CN106298729B - 封装结构及其制作方法 - Google Patents
封装结构及其制作方法 Download PDFInfo
- Publication number
- CN106298729B CN106298729B CN201510437673.8A CN201510437673A CN106298729B CN 106298729 B CN106298729 B CN 106298729B CN 201510437673 A CN201510437673 A CN 201510437673A CN 106298729 B CN106298729 B CN 106298729B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- patterned
- chip
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 title abstract 4
- 239000002184 metal Substances 0.000 claims abstract description 166
- 229910052751 metal Inorganic materials 0.000 claims abstract description 166
- 239000010410 layer Substances 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012792 core layer Substances 0.000 claims abstract description 24
- 239000000084 colloidal system Substances 0.000 claims abstract description 16
- 238000009826 distribution Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 21
- 238000012856 packing Methods 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000001816 cooling Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 2
- 239000004744 fabric Substances 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract 3
- 238000012545 processing Methods 0.000 description 12
- 238000002360 preparation method Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Micromachines (AREA)
- Measuring Fluid Pressure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种封装结构及其制作方法，封装结构包括基板、芯片及封装胶体。基板包括核心层、防焊层、第一及第二图案化金属层。核心层包括相对的第一及第二表面。第一及第二图案化金属层分别设置于第一及第二表面。第二图案化金属层包括多个焊垫及金属垫。焊垫具有第一厚度，金属垫的最大厚度大于第一厚度。防焊层覆盖第二表面且局部暴露出焊垫与金属垫。防焊层的最大厚度与金属垫的最大厚度相等。芯片设置于第一表面并电性连接第一图案化金属层。金属垫在第二表面上的分布范围与芯片在第二表面的正投影重叠。封装胶体设置在第一表面上并覆盖芯片及第一图案化金属层。本发明可有效提高封装结构的结构可靠度以及制程的良率。
Description
技术领域
本发明是关于一种封装结构及其制作方法，且特别是关于一种芯片的封装结构及其制作方法。
背景技术
集成电路(Integrated Circuits,简称IC)在我们的日常生活当中，几乎可以说已达到无所不在的地步。为符合电子装置的高速处理化、多功能化、集成化及小型轻量化等多方面的要求，半导体制程技术也不断朝向微型化及高密度化发展，而基板的线路设计也随着芯片功能的发展与封装的需求而日亦复杂。然而，随着基板的微型化及其线路的复杂化，也连带使得现有的基板在制程上遭遇许多新的问题。随着电子装置的信号接点的数目逐渐增加，早期所使用以针格阵列(PGA)作为信号传输界面的构装基板已经不敷使用，因此发展出平面栅格阵列(Land Grid Array，简称LGA)作为构装基板的信号传输界面。LGA类型的封装结构所使用的接点是LGA基板的底面的许多平面阵列排列的垫形端子。
图2示出现有的一种LGA类型的封装结构的剖面示意图。封装结构50包括基板500、防焊层550、芯片600以及封装胶体700。基板500包括核心层510、第一图案化金属层520以及第二图案化金属层530，第一图案化金属层520以及第二图案化金属层530分别设置在核心层510的上下两表面。第二金属层530可包括多个具有信号传输功能的焊垫532及金属垫534。芯片600设置于核心层510的上表面并与第一图案化金属层520电性连接，而防焊层550则覆盖核心层510的下表面且具有多个开口550a，其分别局部暴露出第二图案化金属层530的焊垫532及金属垫534，如此，焊垫532可作为封装结构50与外部电子元件电性连接用的垫形接点，而金属垫534位于芯片600的下方，一方面可支撑芯片600，一方面可作为散热垫用，为能有效消散芯片600在运作时产生的热能，防焊层550局部暴露出金属垫534的开口550a通常应越大越好，以使金属垫534所裸露出的面积尽可能扩大。
然而，设置在核心层510的上表面的芯片600在进行打导线处理或封胶处理时，由于核心层510的下表面的防焊层550以及位于芯片600下方的金属垫534的厚度不一，也就是防焊层550的底面与金属垫534的底面之间具有高度差，防焊层550在底面处提供了支撑，但在暴露出金属垫534的开口550a处却无法提供支撑，导致基板500在承受打线或封胶的正向应力时，其下方所受到的支撑力不均而产生翘曲(Warpage)的现象，进而使芯片600因正向瞬间压力及下方的支承载件(即基板500)产生翘曲而导致形变，甚至发生如图2所示的脆裂的现象，造成芯片600损伤，降低现有的封装结构50的可靠度。
发明内容
本发明提供一种封装结构及其制作方法，其可提升封装结构的结构可靠度以及制程良率。
本发明的封装结构包括基板、芯片以及封装胶体。基板包括核心层、第一图案化金属层、第二图案化金属层以及防焊层。核心层包括第一表面以及相对第一表面的第二表面。第一图案化金属层设置于第一表面。第二图案化金属层设置于第二表面。第二图案化金属层包括多个焊垫及金属垫。焊垫具有第一厚度，而金属垫的最大厚度大于第一厚度。防焊层覆盖第二表面并具有第一开口以及多个第二开口。第一开口局部暴露出金属垫，第二开口分别局部暴露出焊垫。防焊层的最大厚度与金属垫的最大厚度相等。芯片设置在第一表面上并电性连接第一图案化金属层。第一开口的分布范围与芯片在第二表面上的正投影至少局部重叠。封装胶体设置在第一表面上，并覆盖芯片以及第一图案化金属层。
本发明的封装结构的制作方法包括下列步骤：首先，提供基材，基材包括核心层、第一金属层以及第二金属层，核心层包括相对的第一表面以及第二表面，第一金属层与第二金属层分别设置于第一表面与第二表面，接着，对第一金属层与第二金属层进行图案化处理，以分别形成第一图案化金属层与第二图案化金属层，第二图案化金属层包括多个焊垫及金属垫。焊垫具有第一厚度，而金属垫的最大厚度大于第一厚度。接着，形成防焊层，防焊层覆盖第二表面并具有第一开口以及多个第二开口。第一开口局部暴露出金属垫，第二开口分别局部暴露出焊垫，防焊层的最大厚度与金属垫的最大厚度相等，接着，设置芯片在第一表面上。芯片电性连接第一图案化金属层，且第一开口的分布范围与芯片在第二表面上的正投影至少局部重叠。接着，形成封装胶体在第一表面上，封装胶体覆盖芯片以及第一图案化金属层。
基于上述，本发明的封装结构及其制作方法通过两段图案化处理形成具有多个焊垫及金属垫的第二图案化金属层，其中，金属垫的最大厚度大于焊垫的厚度，且等同于防焊层的最大厚度，以使金属垫背离第二表面的底表面与防焊层背离第二表面的下表面为共平面。如此，在进行打线接合以及封胶处理时，通过金属垫的底表面与防焊层的下表面共平面的配置，可在基板与芯片承受正向应力时提供均匀的支撑，因而可避免应力集中于金属垫的边缘处(即第一开口的边界处)所导致的基板翘曲和芯片龟裂的问题。因此，本发明确实可有效提高封装结构的结构可靠度以及制程的良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是本发明的一实施例的一种封装结构的制作方法的流程剖面示意图；
图2示出现有的一种LGA类型的封装结构的剖面示意图。
附图标记说明：
10、50：封装结构；
100、500：基板；
105：基材；
110、510：核心层；
112：第一表面；
114：第二表面；
120、520：第一图案化金属层；
120a：第一金属层；
130、530：第二图案化金属层；
130a：第二金属层；
132、532：焊垫；
132a：焊垫部；
134、534：金属垫；
134a：金属垫部；
134b：主体部；
134c：凸缘部；
134d：底表面；
136：开孔；
140：导通柱；
150、550：防焊层；
150a：第一开口；
150b：第二开口；
152：下表面；
200、600：芯片；
300、700：封装胶体；
400：导线；
550a：开口；
T1：第一厚度；
T2、T3：最大厚度；
A1：分布范围；
P1：正投影。
具体实施方式
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图的各实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本发明。并且，在下列各实施例中，相同或相似的元件将采用相同或相似的标号。
图1A至图1F是本发明的一实施例的一种封装结构的制作方法的流程剖面示意图。本实施例的封装结构的制作方法包括下列步骤。首先，提供如图1A所示的基材105。基材105包括核心层110、第一金属层120a以及第二金属层130a，其中，核心层110包括第一表面112以及相对于第一表面112的第二表面114，第一金属层120a与第二金属层130a则分别设置在第一表面112与第二表面114上。此外，基材105还包括多个导通柱140，其形成方法为先形成多个通孔于核心层110，其中，通孔可例如贯穿核心层110以连通第一金属层120a与第二金属层130a。接着，对通孔进行电镀处理，以形成多个导通柱140，其中，导通柱140电性连接第一金属层120a与第二金属层130a。
接着，请同时参照图1B以及图1C，对第一金属层120a与第二金属层130a进行图案化处理，以分别形成如图1C所示的第一图案化金属层120与第二图案化金属层130。详细而言，对第二金属层130a进行图案化处理的步骤可包括：首先，对第二金属层130a进行第一图案化处理，以形成如图1B所示的彼此连接的多个焊垫部132a以及金属垫部134a，其中，金属垫部134a的厚度大于焊垫部132a的厚度。接着，再对上述的第二金属层130a进行第二图案化处理，以形成多个开孔136在金属垫部134a与焊垫部132a之间以及焊垫部132a彼此之间，以定义出如图1C所示彼此分离的焊垫132以及金属垫134。并且，可于此同时对第一金属层120a进行图案化处理，以形成如图1C所示的第一图案化金属层120。在本实施例中，焊垫132具有第一厚度T1，而金属垫134的最大厚度T2大于第一厚度T1。进一步而言，金属垫134具有凸缘部134c和主体部134b，凸缘部134c环绕主体部134b，且凸缘部134c相对于第二表面114具有第一高度，而此第一高度即等于焊垫132的第一厚度T1；主体部134b相对于第二表面114具有第二高度，此第二高度即等于金属垫134的最大厚度T2。在本实施例中，对第一金属层120a进行的图案化处理可与对第二金属层130a进行的第二图案化处理同时进行，当然，本发明并不以此为限，在其他实施例中，对第一金属层120a进行的图案化处理也可与第二图案化处理分开进行。
接着，请参照图1D，形成防焊层150。防焊层150覆盖第二表面114，并具有第一开口150a以及多个第二开口150b，第一开口150a局部暴露出金属垫134，而第二开口150b则分别局部暴露出焊垫132。具体而言，防焊层150覆盖金属垫134的凸缘部134c，而第一开口150a暴露出主体部134b背离第二表面114的底表面134d。防焊层150的最大厚度T3与金属垫134的最大厚度T2相等。换句话说，金属垫134的主体部134b的底表面134d与防焊层150背离第二表面114的下表面152为共平面。此外，在本实施例中，防焊层150还可如图1D所示进一步覆盖核心层110的第一表面112且局部暴露出第一图案化金属层120。如此，即形成如图1D所示的基板100。
接着，请参照图1E，设置芯片200在第一表面112上并电性连接芯片200与第一图案化金属层120。详细而言，芯片200设置在位于第一表面112的防焊层150上，并电性连接被防焊层150所暴露出的第一图案化金属层120。在本实施例中，芯片200可例如通过多条导线400而电性连接至第一图案化金属层120，也就是利用打线接合的方式与基板100电性连接，当然，本发明并不局限于此。在其他实施例中，芯片200也可通过覆晶接合的方式与基板100电性连接。具体而言，局部暴露出金属垫134的第一开口150a的分布范围A1与芯片200在第二表面114上的正投影P1至少局部重叠。更具体而言，第一开口150a的分布范围A1可如图1E所示位于芯片200在第二表面114上的正投影P1的范围内，也就是说，芯片200在第二表面114上的正投影P1可完全覆盖第一开口150a的分布范围A1。在此情况下，通过金属垫134的主体部134b的底表面134d与防焊层150的下表面152为共平面的配置，使得基板100承受正向应力时，其下方的支撑力较为均匀，可避免应力集中在金属垫134的边缘处(即第一开口150a的边界处)而导致的基板100翘曲及芯片200龟裂的情形。在本实施例中，金属垫134可为散热垫，使芯片200所产生的热能可经由金属垫134散逸至外界。
接着，请参照图1F，形成封装胶体300在第一表面112上，其中，封装胶体300覆盖芯片200以及第一图案化金属层120。在形成封装胶体300以覆盖芯片200时，基板100及芯片200承受封装胶体300所施加的正向应力，此时，通过金属垫134的底表面134d与防焊层150的下表面152为共平面的配置，可提供基板100均匀的支撑，因而可避免应力集中导致基板100翘曲及芯片200龟裂的现象。如此，封装结构10的制作即大致完成。
就结构上来说，依上述制作方法所形成的封装结构10可如图1F所示包括基板100、芯片200以及封装胶体300。基板100包括核心层110、第一图案化金属层120、第二图案化金属层130以及防焊层150。核心层110包括相对的第一表面112以及第二表面114。第一图案化金属层120及第二图案化金属层130分别设置于第一表面112及第二表面114。第二图案化金属层130包括多个焊垫132及金属垫134，其中，金属垫134的最大厚度T2大于焊垫132的第一厚度T1，而防焊层150则覆盖第二表面114，且具有第一开口150a以及多个第二开口150b，其中，第一开口150a局部暴露出金属垫134，而第二开口150b分别局部暴露出焊垫132。防焊层150的最大厚度T3与金属垫134的最大厚度T2相等。也就是说，金属垫134背离第二表面114的底表面134d与防焊层150背离第二表面114的下表面152为共平面。芯片200则设置于第一表面112上并电性连接第一图案化金属层120。第一开口150a的分布范围A1与芯片200在第二表面114上的正投影P1至少局部重叠。封装胶体300形成在第一表面112上，并覆盖芯片200以及第一图案化金属层120。
综上所述，本发明的封装结构及其制作方法通过两段图案化处理形成具有多个焊垫及金属垫的第二图案化金属层，其中，金属垫的最大厚度大于焊垫的厚度，且等于防焊层的最大厚度，以使金属垫背离第二表面的底表面与防焊层背离第二表面的下表面为共平面。如此，在进行打线接合以及封胶处理时，通过金属垫的底表面与防焊层的下表面共平面的配置，可在基板与芯片承受正向应力时提供均匀的支撑，因而可避免应力集中的问题，进而可减少基板翘曲及芯片龟裂的现象发生。因此，本发明确实可有效提高封装结构的结构可靠度以及制程的良率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种封装结构，其特征在于，包括：
基板，包括：
核心层，包括第一表面以及相对所述第一表面的第二表面；
第一图案化金属层，设置于所述第一表面；
第二图案化金属层，设置于所述第二表面，所述第二图案化金属层包括多个焊垫及金属垫，该些焊垫具有第一厚度，所述金属垫的最大厚度大于所述第一厚度；以及
防焊层，覆盖所述第二表面并具有第一开口以及多个第二开口，所述第一开口局部暴露出所述金属垫，该些第二开口分别局部暴露出该些焊垫，且所述防焊层的最大厚度与所述金属垫的最大厚度相等；
芯片，设置在所述第一表面上并电性连接所述第一图案化金属层，所述第一开口的分布范围与所述芯片在所述第二表面上的正投影至少局部重叠；以及
封装胶体，设置在所述第一表面上，并覆盖所述芯片以及所述第一图案化金属层，其中所述金属垫背离所述第二表面的底表面与所述防焊层背离所述第二表面的下表面为共平面。
2.根据权利要求1所述的封装结构，其特征在于，所述金属垫具有凸缘部和主体部，所述凸缘部相对于所述第二表面具有第一高度，所述第一高度等于所述第一厚度，所述主体部相对于所述第二表面具有第二高度，所述第二高度等于所述金属垫的最大厚度。
3.根据权利要求2所述的封装结构，其特征在于，所述防焊层覆盖所述金属垫的所述凸缘部且所述第一开口暴露出所述主体部背离所述第二表面的所述底表面。
4.根据权利要求1所述的封装结构，其特征在于，所述第一开口的分布范围位于所述芯片在所述第二表面上的正投影内。
5.根据权利要求1所述的封装结构，其特征在于，所述金属垫为散热垫。
6.根据权利要求1所述的封装结构，其特征在于，所述防焊层还覆盖所述第一表面且局部暴露出所述第一图案化金属层，所述芯片设置在所述防焊层上并电性连接暴露出的所述第一图案化金属层。
7.根据权利要求1所述的封装结构，其特征在于，所述基板还包括多个导通柱，设置于所述核心层以电性连接所述第一图案化金属层与所述第二图案化金属层。
8.一种封装结构的制作方法，其特征在于，包括：
提供基材，所述基材包括核心层、第一金属层以及第二金属层，所述核心层包括相对的第一表面以及第二表面，所述第一金属层与所述第二金属层分别设置于所述第一表面与所述第二表面；
对所述第一金属层与所述第二金属层进行图案化处理，以分别形成第一图案化金属层与第二图案化金属层，所述第二图案化金属层包括多个焊垫及金属垫，该些焊垫具有第一厚度，所述金属垫的最大厚度大于所述第一厚度；
形成防焊层，所述防焊层覆盖所述第二表面，并具有第一开口以及多个第二开口，所述第一开口局部暴露出所述金属垫，该些第二开口分别局部暴露出该些焊垫，且所述防焊层的最大厚度与所述金属垫的最大厚度相等；
设置芯片在所述第一表面上，所述芯片电性连接所述第一图案化金属层，且所述第一开口的分布范围与所述芯片在所述第二表面上的正投影至少局部重叠；以及
形成封装胶体在所述第一表面上，所述封装胶体覆盖所述芯片以及所述第一图案化金属层，其中所述金属垫背离所述第二表面的底表面与所述防焊层背离所述第二表面的下表面为共平面。
9.根据权利要求8所述的封装结构的制作方法，其特征在于，对所述第二金属层进行所述图案化处理的步骤还包括：
对所述第二金属层进行第一图案化处理，以形成彼此连接的金属垫部以及多个焊垫部；以及
对所述第二金属层进行第二图案化处理，以形成多个开孔于所述金属垫部与该些焊垫部之间，以定义出彼此分离的所述金属垫以及该些焊垫，其中所述金属垫具有凸缘部和主体部，所述凸缘部相对于所述第二表面具有第一高度，所述第一高度等于所述第一厚度，所述主体部相对于所述第二表面具有第二高度，所述第二高度等于所述金属垫的最大厚度。
10.根据权利要求9所述的封装结构的制作方法，其特征在于，所述防焊层覆盖所述金属垫的所述凸缘部且所述第一开口暴露出所述主体部背离所述第二表面的所述底表面。
11.根据权利要求8所述的封装结构的制作方法，其特征在于，所述第一开口的分布范围位于所述芯片在所述第二表面上的正投影内。
12.根据权利要求8所述的封装结构的制作方法，其特征在于，所述金属垫为散热垫。
13.根据权利要求8所述的封装结构的制作方法，其特征在于，所述防焊层还覆盖所述第一表面且局部暴露出所述第一图案化金属层，所述芯片设置在所述防焊层上并电性连接暴露出的所述第一图案化金属层。
14.根据权利要求8所述的封装结构的制作方法，其特征在于，还包括：
形成多个通孔于所述核心层，该些通孔连通所述第一金属层与所述第二金属层；以及
对该些通孔进行电镀处理，以形成多个导通柱，该些导通柱电性连接所述第一金属层与所述第二金属层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104115051 | 2015-05-12 | ||
| TW104115051A TWI562311B (en) | 2015-05-12 | 2015-05-12 | Package structure and manufactruing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298729A CN106298729A (zh) | 2017-01-04 |
| CN106298729B true CN106298729B (zh) | 2019-03-05 |
Family
ID=57651192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510437673.8A Active CN106298729B (zh) | 2015-05-12 | 2015-07-23 | 封装结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106298729B (zh) |
| TW (1) | TWI562311B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11581261B2 (en) | 2018-06-12 | 2023-02-14 | Novatek Microelectronics Corp. | Chip on film package |
| US10937713B2 (en) * | 2018-06-12 | 2021-03-02 | Novatek Microelectronics Corp. | Chip on film package |
| TWI720796B (zh) * | 2020-01-21 | 2021-03-01 | 南茂科技股份有限公司 | 半導體封裝結構及其製造方法 |
| CN111584435B (zh) * | 2020-05-14 | 2023-11-24 | 南通通富微电子有限公司 | 基板、芯片封装结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3649881A (en) * | 1970-08-31 | 1972-03-14 | Rca Corp | High-power semiconductor device assembly |
| CN1400657A (zh) * | 2001-07-26 | 2003-03-05 | 株式会社电装 | 压铸的功率器件及其制造方法 |
| CN1649098A (zh) * | 2004-01-30 | 2005-08-03 | 株式会社电装 | 半导体器件 |
| CN102130094A (zh) * | 2009-12-28 | 2011-07-20 | 联发科技股份有限公司 | 集成电路芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
-
2015
- 2015-05-12 TW TW104115051A patent/TWI562311B/zh active
- 2015-07-23 CN CN201510437673.8A patent/CN106298729B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3649881A (en) * | 1970-08-31 | 1972-03-14 | Rca Corp | High-power semiconductor device assembly |
| CN1400657A (zh) * | 2001-07-26 | 2003-03-05 | 株式会社电装 | 压铸的功率器件及其制造方法 |
| CN1649098A (zh) * | 2004-01-30 | 2005-08-03 | 株式会社电装 | 半导体器件 |
| CN102130094A (zh) * | 2009-12-28 | 2011-07-20 | 联发科技股份有限公司 | 集成电路芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI562311B (en) | 2016-12-11 |
| TW201640635A (zh) | 2016-11-16 |
| CN106298729A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838967B2 (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips | |
| CN101517738B (zh) | 半导体装置，用于该半导体装置的引线框架产品以及用于制造该半导体装置的方法 | |
| JP5619276B2 (ja) | 誘電体塊上に端子を有するマイクロ電子パッケージ | |
| CN101252096B (zh) | 芯片封装结构以及其制作方法 | |
| CN107978569B (zh) | 芯片封装结构及其制造方法 | |
| CN106298729B (zh) | 封装结构及其制作方法 | |
| KR20120091691A (ko) | 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법 | |
| KR20040036643A (ko) | 리드프레임, 수지봉입형 반도체장치 및 그 제조방법 | |
| JP2013105840A (ja) | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 | |
| CN104319269B (zh) | 多级引线框架 | |
| TW201939702A (zh) | 封裝結構 | |
| CN101477980B (zh) | 具有减小尺寸的堆叠晶片水平封装 | |
| CN106158792A (zh) | 半导体封装及其制造方法 | |
| CN100390983C (zh) | 芯片封装体 | |
| TWI673845B (zh) | 薄膜覆晶封裝結構 | |
| JP2008227410A (ja) | 半導体装置およびその製造方法 | |
| KR20110124482A (ko) | 리드 프레임 및 그 제조 방법 | |
| US20150084171A1 (en) | No-lead semiconductor package and method of manufacturing the same | |
| CN104167369B (zh) | 芯片封装结构的制作方法 | |
| CN110265384B (zh) | 封装结构 | |
| CN103137498B (zh) | 半导体封装结构及其制作方法 | |
| CN108461405B (zh) | 线路载板及其制造方法 | |
| KR101036354B1 (ko) | 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법 | |
| CN101859712B (zh) | 混合式承载器及其制造方法 | |
| JP3699966B2 (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |