CN108461405B - 线路载板及其制造方法 - Google Patents

线路载板及其制造方法 Download PDF

Info

Publication number
CN108461405B
CN108461405B CN201710093630.1A CN201710093630A CN108461405B CN 108461405 B CN108461405 B CN 108461405B CN 201710093630 A CN201710093630 A CN 201710093630A CN 108461405 B CN108461405 B CN 108461405B
Authority
CN
China
Prior art keywords
layer
circuit
circuit layer
solder mask
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710093630.1A
Other languages
English (en)
Other versions
CN108461405A (zh
Inventor
黄昱程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Liding Semiconductor Technology Shenzhen Co ltd
Original Assignee
Qi Ding Technology Qinhuangdao Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qi Ding Technology Qinhuangdao Co Ltd filed Critical Qi Ding Technology Qinhuangdao Co Ltd
Priority to CN201710093630.1A priority Critical patent/CN108461405B/zh
Priority to TW106114228A priority patent/TWI658557B/zh
Publication of CN108461405A publication Critical patent/CN108461405A/zh
Application granted granted Critical
Publication of CN108461405B publication Critical patent/CN108461405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种线路载板，包括一绝缘层、分别位于所述绝缘层两侧表面的第一线路层、第二线路层、以及位于所述第一线路层一侧表面包覆所述第一线路层的第一防焊层、位于所述第二线路层一侧表面包覆所述第二线路层的第二防焊层，所述绝缘层中部间断而形成一第一间隔部，所述第二防焊层对应所述第一间隔部形成一第二间隔部，所述第一间隔部和第二间隔部相互贯通且共同形成一容置区，一芯片设置于所述容置区中与所述第一线路层电连接。

Description

线路载板及其制造方法
技术领域
本发明涉及一种线路载板，特别涉及一种薄型可弯折的线路载板及其制造方法。
背景技术
如今，为了满足各种电子设备的功能多元化发展，线路载板以其轻薄、线路密度高等优势得到了广泛的应用。
通常地，薄型线路载板由于其厚度较薄，因此在制程中容易造成弯折或者翘曲等现象，而且在后续的封装制程中同样容易产生此问题。因此，对于薄型线路载板来说，如何避免其制程中产生弯折或者翘曲等现象显得尤为重要。
发明内容
有鉴于此，本发明提供一种厚度较薄制程良率高的线路载板及其制造方法。
一种线路载板，包括一绝缘层、分别位于所述绝缘层两侧表面的第一线路层、第二线路层、以及位于所述第一线路层一侧表面包覆所述第一线路层的第一防焊层、位于所述第二线路层一侧表面包覆所述第二线路层的第二防焊层，所述绝缘层中部间断而形成一第一间隔部，所述第二防焊层对应所述第一间隔部形成一第二间隔部，所述第一间隔部和第二间隔部相互贯通且共同形成一容置区，一芯片设置于所述容置区中与所述第一线路层电连接。
附图说明
图1所示为本发明一实施例中所述线路载板示意图。
图2-19所示为本发明所述线路载板的制造方法示意图。
主要元件符号说明
Figure BDA0001229695110000011
Figure BDA0001229695110000021
如下具体实施方式将上述附图进一步说明本发明。
具体实施方式
下面将本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
本文中所使用的方位词“第一”、“第二”均是以使用时所述第一基板的位置定义，而并不限定。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
如图1所示，本发明所述线路载板100包括一绝缘层10、分别位于所述绝缘层10两侧表面的第一线路层20、第二线路层30、位于所述第一线路层20一侧表面包覆所述第一线路层20的第一防焊层40、以及位于所述第二线路层30一侧表面包覆所述第二线路层30的第二防焊层50。
所述绝缘层10由可弯折的热固型的防焊油墨组成，其厚度较薄且具有较好的柔性。在本发明实施例中，所述绝缘层10的厚度位于15-50微米之间。所述绝缘层10具有第一表面101及与所述第一表面101相对的第二表面102。所述绝缘层10上开设有贯穿第一表面101、第二表面102的的若干导电孔103。在本发明实施例中，所述导电孔103的横截面呈梯形，其孔径自第一表面101朝向第二表面102方向逐渐增加。所述绝缘层10中部间断而形成一第一间隔部104。
所述第一线路层20设置于所述绝缘层10的第一表面101上。所述第一线路层20具有多个焊垫21。所述焊垫21相应地位于所述第一间隔部104处且不位于所述第一间隔部104之内。
所述第二线路层30设置于所述绝缘层10的第二表面102上。所述第二线路层30通过所述导电孔103与所述第一线路层20电连接。
所述第一防焊层40由绝缘材料制成，其包覆所述第一线路层20。
所述第二防焊层50同为绝缘材料，其可与所述第一防焊层40的材料相同。所述第二防焊层50填充于所述第二线路层30中，所述第二防焊层50上开设有多个焊接孔501,用于填充焊料而形成焊球80。
第二防焊层50对应所述绝缘层10的第一间隔部104均断开而形成一第二间隔部501，所述第一间隔部104、以及所述第二间隔部501共同形成一容置区150。
进一步地，还包括一设置于所述容置区中的芯片60。所述芯片60的电极与所述第一线路层20的多个焊垫21对应电连接。
进一步地，所述容置区150中进一步填充有封装胶体70。所述封装胶体70包覆所述芯片60。
在本发明所述线路载板100中，所述绝缘层10由可弯折的热固型的防焊油墨组成，其厚度较薄且具有较好的柔性，因此不但可减小绝缘层10自身的厚度，而且增加了线路载板100的柔性，避免形成所述第一线路层20、第二线路层30时候发生翘曲、弯折等现象。进一步地，本发明所述线路载板100通过开设形成容置区，使得所述芯片60设置于所述容置区内与第一线路层20电连接，从而进一步地降低了线路载板100的厚度。
如图2-19所示，本发明所述线路载板100的制造方法，包括如下步骤：
步骤一：如图2所示，提供一第一承载板200。
所述第一承载板200包括一第一基底210以及设置于所述第一基底210一侧表面的第一覆铜层220。所述第一承载板200的厚度位于150-300μm之间。所述第一覆铜层220的厚度小于所述第一基底210的厚度。
步骤二：如图3所示，在所述第一承载板200的第一覆铜层220上形成第一感光层300，并通过曝光显影技术使得所述第一感光层300上形成若干第一缺口310。
步骤三：如图4所示，在所述第一缺口310中镀设一厚度均匀的第一金属层20a。
步骤四：如图5所示，清除所述第一感光层300，从而使得所述第一金属层20a完全暴露而形成第一线路层20。
所述第一线路层20具有多个焊垫21。
步骤五：如图6所示，在所述第一线路层20上形成一第一防焊层40。
所述第一防焊层40为绝缘材料，其包覆所述第一线路层20。
步骤六：如图7所示，在所述第一防焊层40外依次压合形成一热隔离膜400、第二承载板500。
所述热隔离膜400位于所述第一防焊层40与所述第二承载板500之间。所述第二承载板500包括第二基底510以及形成于所述第二基底510两侧表面的第二覆铜层520。所述第二承载板500的材质与所述第一承载板200的材质相同。所述第二覆铜层520的厚度小于所述第二基底510的厚度。
步骤七：如图8所示，将所述第一承载板200从所述第一线路层20、第一防焊层40分离。
步骤八：如图9所示，进一步蚀刻所述第一线路层20，从而使得所述第一线路层20的外表面低于所述第一防焊层40的外表面。
步骤九：如图10所示，在所述第一线路层20外形成一绝缘层10。
所述绝缘层10由可弯折的热固型的防焊油墨组成，其厚度较薄而且具有较好的柔性。在本发明实施例中，所述绝缘层10的厚度位于15-50微米之间。所述绝缘层10具有第一表面101及与第一表面101相对的第二表面102。所述绝缘层10中部隔断形成一第一间隔部104。
步骤十：如图11所示，通过激光在所述绝缘层10上开设形成多个导电孔103。
所述导电孔103的横截面呈梯形，其孔径自第一表面101朝向第二表面102方向逐渐增加。
在本步骤中，依据制程需要，开设形成所述导电孔103之前还进一步可以包括在所述绝缘层10的第二表面102上形成一层导电结合层。
步骤十一：如图12所示，在所述绝缘层10的第二表面压合形成一第二感光层600。
所述第二感光层600包覆所述绝缘层10的第二表面102以及所述间隔部104。
步骤十二：如图13所示，通过曝光显影技术，使得所述第二感光层600上形成若干第二缺口601。
步骤十三：如图14所示，在所述第二缺口601中镀设形成第二金属层30a。
步骤十四：如图15所示，清除所述第二感光层600从而完全暴露出所述第二金属层30a而形成第二线路层30。
步骤十五：如图16所示，在所述第二线路层30外形成第二防焊层50，以及使得所述第二防焊层50对应所述第一间隔部104位置开设形成第二间隔部501。
所述第二防焊层50填充于所述第二线路层30上，且所述第二防焊层50上包括多个焊接孔501。所述第二间隔部501以及所述第一间隔部104相互贯通且共同形成一容置区150。
步骤十六：如图17所示，在所述容置区150中设置一芯片60，所述芯片60与所述第一线路层20的焊垫21电连接。
步骤十七：如图18所示，在所述容置区中填充封装胶体70以包覆所述芯片60，以及在所述第二防焊层50的焊接孔501中镀设形成焊球80。
步骤十八：如图19所示，将所述第二承载板500与所述第一防焊层40分离，从而制得本发明所述线路载板100。
在本发明所述线路载板100的制造方法中，通过在所述第一承载板200和第二承载板500而镀设形成第一线路层20和第二线路层30，因此可以制作更为细化的第一线路层20和第二线路层30。另外，所述绝缘层10采用可弯折的热固型的防焊油墨组成，其厚度较薄而且柔性较好，因此不但可减小绝缘层10自身的厚度，同时避免了所述第一承载板200、第二承载板500在拆除或分离时因应力集中而造成第一线路层20、第二线路层30发生翘、弯折等现象。
进一步地，本发明所述线路载板100通过开设形成容置区，使得所述芯片60设置于所述容置区内与第一线路层20电连接，从而进一步地降低了线路载板100的厚度。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明的权利要求的保护范围。

Claims (10)

1.一种线路载板，包括一绝缘层、分别位于所述绝缘层两侧表面的第一线路层、第二线路层、以及位于所述第一线路层一侧表面包覆所述第一线路层的第一防焊层、位于所述第二线路层一侧表面包覆所述第二线路层的第二防焊层，其特征在于：所述绝缘层中部间断而形成一第一间隔部，所述第二防焊层对应所述第一间隔部形成一第二间隔部，所述第一间隔部和第二间隔部相互贯通且共同形成一容置区，一芯片设置于所述容置区中与所述第一线路层电连接，所述第一线路层朝向所述第二线路层的表面低于所述第一防焊层朝向所述第二线路层的表面，以使所述第一线路层完全嵌入所述第一防焊层，且所述绝缘层对应所述第一线路层的区域朝背离所述第二线路层的方向凸起。
2.如权利要求1所述线路载板，其特征在于：所述第一线路层具有多个焊垫，所述芯片通过所述焊垫与所述第一线路层电连接。
3.如权利要求1所述线路载板，其特征在于：所述绝缘层由可弯折的热固型防焊油墨组成，所述绝缘层的厚度位于15-50μm之间。
4.如权利要求1所述线路载板，其特征在于：所述绝缘层具有第一表面及与所述第一表面相对的第二表面，所述第一线路层设置于所述绝缘层的第一表面上，所述第二线路层设置于所述绝缘层的第二表面上，所述绝缘层上开设有贯穿第一表面、第二表面的的若干导电孔。
5.如权利要求4所述线路载板，其特征在于：所述第二线路层通过所述导电孔与所述第一线路层电连接。
6.如权利要求1所述线路载板，其特征在于：所述第二防焊层填充于所述第二线路层中，所述第二防焊层上开设有多个焊接孔,用于填充焊料而形成焊球。
7.如权利要求1所述线路载板，其特征在于：所述容置区中进一步填充有封装胶体，所述封装胶体包覆所述芯片。
8.一种线路载板的制造方法，包括如下步骤：
提供一第一承载板，所述第一承载板包括一第一基底以及设置于所述第一基底一侧表面的第一覆铜层；
在所述第一承载板的第一覆铜层上形成第一感光层，并通过曝光显影技术使得所述第一感光层上形成若干第一缺口；
在所述第一缺口中镀设一厚度均匀的第一金属层；
清除所述第一感光层，从而使得所述第一金属层完全暴露而形成第一线路层；
在所述第一线路层上形成一第一防焊层；
在所述第一防焊层外依次压合形成一层热隔离膜、第二承载板，所述第二承载板包括第二基底以及形成于所述第二基底两侧表面的第二覆铜层；
将所述第一承载板从所述第一线路层、第一防焊层上分离；
进一步蚀刻所述第一线路层，从而使得所述第一线路层的外表面低于所述第一防焊层的外表面；
在所述第一线路层外形成一绝缘层，所述绝缘层中部隔断形成一第一间隔部；
通过激光在所述绝缘层上开设形成多个导电孔；
在所述绝缘层的第二表面压合形成一第二感光层；
通过曝光显影技术，使得所述第二感光层上形成若干第二缺口；
在所述第二缺口中镀设形成第二金属层；
清除所述第二感光层从而完全暴露出所述第二金属层而形成第二线路层；
在所述第二线路层外形成第二防焊层，使得所述第二防焊层对应所述第一间隔部位置开设形成第二间隔部，所述第二间隔部以及所述第一间隔部相互贯通且共同形成一容置区，所述第二防焊层上包括多个焊接孔；
在所述容置区中设置一芯片，使得所述芯片与所述第一线路层电连接；
在所述容置区中填充封装胶体以包覆所述芯片，以及在所述第二防焊层的焊接孔中镀设形成焊球；
将所述第二承载板与所述第一防焊层分离。
9.如权利要求8所述线路载板的制造方法，其特征在于：所述第一承载板的厚度位于150-300μm之间，且所述第一覆铜层的厚度小于所述第一基底的厚度。
10.如权利要求8所述线路载板的制造方法，其特征在于：所述绝缘层由可弯折的热固型防焊油墨组成，所述绝缘层的厚度位于15-50μm之间。
CN201710093630.1A 2017-02-21 2017-02-21 线路载板及其制造方法 Active CN108461405B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710093630.1A CN108461405B (zh) 2017-02-21 2017-02-21 线路载板及其制造方法
TW106114228A TWI658557B (zh) 2017-02-21 2017-04-28 線路載板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710093630.1A CN108461405B (zh) 2017-02-21 2017-02-21 线路载板及其制造方法

Publications (2)

Publication Number Publication Date
CN108461405A CN108461405A (zh) 2018-08-28
CN108461405B true CN108461405B (zh) 2020-04-10

Family

ID=63228847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710093630.1A Active CN108461405B (zh) 2017-02-21 2017-02-21 线路载板及其制造方法

Country Status (2)

Country Link
CN (1) CN108461405B (zh)
TW (1) TWI658557B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265365A (zh) * 2019-06-12 2019-09-20 江门建滔电子发展有限公司 一种高耐热封装载板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789383A (zh) * 2009-01-23 2010-07-28 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
TW201113312A (en) * 2009-07-06 2011-04-16 Showa Denko Kk Thermosetting composition for protective film for wiring board
CN103687344A (zh) * 2012-09-26 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 电路板制作方法
CN104241219A (zh) * 2014-08-26 2014-12-24 日月光半导体制造股份有限公司 元件嵌入式封装结构和其制造方法
CN104244582A (zh) * 2013-06-13 2014-12-24 宏启胜精密电子(秦皇岛)有限公司 埋入式高密度互连印刷电路板及其制作方法
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
CN106298692A (zh) * 2015-04-24 2017-01-04 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557540B1 (ko) * 2004-07-26 2006-03-03 삼성전기주식회사 Ｂｇａ 패키지 기판 및 그 제작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789383A (zh) * 2009-01-23 2010-07-28 欣兴电子股份有限公司 具有凹穴结构的封装基板的制作方法
TW201113312A (en) * 2009-07-06 2011-04-16 Showa Denko Kk Thermosetting composition for protective film for wiring board
CN103687344A (zh) * 2012-09-26 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 电路板制作方法
CN104244582A (zh) * 2013-06-13 2014-12-24 宏启胜精密电子(秦皇岛)有限公司 埋入式高密度互连印刷电路板及其制作方法
CN104332412A (zh) * 2013-07-22 2015-02-04 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装结构以及封装基板的制作方法
CN104241219A (zh) * 2014-08-26 2014-12-24 日月光半导体制造股份有限公司 元件嵌入式封装结构和其制造方法
CN106298692A (zh) * 2015-04-24 2017-01-04 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法

Also Published As

Publication number Publication date
TW201832337A (zh) 2018-09-01
TWI658557B (zh) 2019-05-01
CN108461405A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
US8823187B2 (en) Semiconductor package, semiconductor package manufacturing method and semiconductor device
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US9258899B2 (en) Method of fabricating a wiring board
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
KR20070078711A (ko) 배선 기판 및 반도체 장치
KR101070098B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20130170148A1 (en) Package carrier and manufacturing method thereof
JP2008085089A (ja) 樹脂配線基板および半導体装置
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
JP2005150718A (ja) 超薄型半導体パッケージ及びその製造方法
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
US10062623B2 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
JP2010093292A (ja) 回路装置
WO2017006391A1 (ja) 半導体装置
US7714417B2 (en) Substrate for mounting semiconductor element and method of manufacturing the same
CN108461405B (zh) 线路载板及其制造方法
US20080000874A1 (en) Printed wiring board and method of manufacturing the same
JP2010135347A (ja) 配線基板およびその製造方法
JP2007214568A (ja) 回路基板構造
JP4467540B2 (ja) 回路装置
JP2007081150A (ja) 半導体装置及び基板
JPS58134450A (ja) 半導体装置およびその製造方法
JP2016225398A (ja) 半導体装置
KR101617023B1 (ko) 금속 포스트를 구비하는 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210707

Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240206

Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Country or region after: China

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Country or region before: China

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

TR01 Transfer of patent right