CN106291501A - 高速并行信号处理***及其处理方法 - Google Patents

Abstract

本发明公开一种高速并行信号处理***，该***包含：高速并行采样模块，其采样回波信号；降采样免混频优化模块，其对回波信号进行降采样和正交混频获取采样信号；多相滤波优化模块，其将采样信号抽取为奇、偶两组，分别进行滤波后进行点对点相加；频域分块并行脉冲压缩模块，其对信号进行分块，并行进行快速傅里叶变换和复乘处理后点对点相加，进行离散傅里叶逆变换。本发明通过对信号进行并行采样，实现了大时宽带宽信号的高精度、高速率采样；实现了对高速、大量数据的并行处理。

Description

高速并行信号处理***及其处理方法

技术领域

本发明涉及高速数据采集及信号预处理技术领域，具体涉及一种以FPGA为开发平台的高速并行信号处理***及其处理方法。

背景技术

对现有技术进行了国内外数据库的检索，授权专利CN105279136A“基于多核DSP多路信号的实时并行频域分析方法与***”，公开日期2016年1月27日，介绍了以多核DSP为平台实现多路信号的实时并行处理方法，该方法能够实现信号的并行处理，但是在信号带宽需求增大的情况下，需要更多的DSP核，而DSP成本高，并且单个核仍然为串行工作方式，在高速率大带宽条件下不能满足需求，低于本发明所能达到的范围；

对现有技术进行了国内外数据库的检索，授权专利CN105048966A“一种千兆赫兹高速采样信号的多相数字下变频方法”，公开日期2015年11月11日，介绍了高速采样信号多相分解为多个低采样率的子信号序列，再进行正交混频和多相滤波处理的方法，该方法降低了高速采样信号正交数字下变频处理的复杂度。但对高速采样信号进行多相分解时，需要较为复杂的控制逻辑，并且该方法更适用于高倍抽取需求，而对普通正交采样的2倍抽取，其多相分解只分成2组，复杂效用改善并不明显。

对现有技术进行了国内外数据库的检索，授权专利CN104954061A“一种高速采样低速处理***及方法”，公开日期2015年09月30日，介绍了高速采样速率转换为低速采样速率，并且运用了特定正交混频机理，使得信号的采样数率降低一半，达到降低信号速率的目的。但该方法的采样速度最高只能达到200MHz，高于此频率时会给处理带来压力，并无并行处理等解决措施。

以上方法在高达GHz采样及后续信号处理方法上都存在不足部分，需要一种高达GHz采样、并有合适的接收装置来实时处理大量的采样数据，同时不会给硬件平台带来更多成本及复杂程度。

为了获得高的距离分辨率和作用距离，高分辨雷达面临着大带宽信号采集和实时处理问题。随着信号时宽带宽积的提高，对采样频率和信号处理速度提出了较高的要求，运算量及资源需求随之增加，传统的结构很难进行实时处理，已经不能满足当下需求。

发明内容

本发明提供一种高速并行信号处理***及其处理方法，实现了大时宽带宽信号的高精度、高速率采样，实现了对高速、大量数据的并行处理。

为实现上述目的，本发明提供一种高速并行信号处理***，其特点是，该***包含：

高速并行采样模块，其接收并采样回波信号；

降采样免混频优化模块，其接收高速并行采样模块采样的回波信号，对回波信号进行降采样和正交混频获取采样信号；

多相滤波优化模块，其接收降采样免混频优化模块输出的采样信号，抽取为奇、偶两组，分别进行滤波后进行点对点相加；

频域分块并行脉冲压缩模块，其接收多相滤波优化模块处理后的采样信号，先对信号进行分块，再并行进行快速傅里叶变换和复乘处理后点对点相加，最后进行离散傅里叶逆变换，完成分块并行脉冲压缩。

上述的降采样免混频优化模块包含：

数据合并模块，其输入端连接高速并行采样模块，接收采样的回波信号进行数据合并；

正交混频模块，其输入端连接数据合并模块，对数据合并后得到的采样信号进行正交混频；

两倍降采样模块，其输入端连接正交混频模块，对完成正交混频的采样信号进行两倍降采样。

上述的多相滤波优化模块包含：

数据分组模块，其输入端接收降采样免混频优化模块的输出，对经过降采样免混频优化模块处理的采样信号进行数据分块，分为奇、偶两组；

并行FIR滤波模块，其输入端连接数据分组模块，并行对数据分块得的两组采样信号进行FIR滤波；

第一点对点相加模块，其输入端连接并行FIR滤波模块，对经过滤波的两组采样信号进行点对点相加。

上述的频域分块并行脉冲压缩模块包含：

数据分块模块，其输入端接收多相滤波优化模块的输出，将多相滤波优化模块输出的采样信号分块成两组；

并行快速傅里叶变换模块，其接收数据分块模块分块的两组采样信号，并行进行快速傅里叶变换；

并行复乘模块，其接收并行快速傅里叶变换模块的输出，并行对两组采样信号进行复乘；

第二点对点相加模块，其接收并行复乘模块的输出，对分块的两组采样信号进行点对点相加；

离散傅里叶逆变换模块，其接收第二点对点相加模块的输出，对相加后的采样信号进行离散傅里叶逆变换。

上述的高速并行采样模块采用ADC采样芯片。

上述的降采样免混频优化模块、多相滤波优化模块和频域分块并行脉冲压缩模块组合于FPGA处理芯片。

一种上述的高速并行信号处理***的处理方法，其特点是，该处理方法包含：

高速并行采样模块高速采样回波信号；

降采样免混频优化模块对回波信号进行数据合并、正交混频和降采样处理，获取采样信号；

多相滤波优化模块对采样信号进行数据分块，分为奇、偶两组，并行进行FIR滤波后点对点相加；

频域分块并行脉冲压缩模块先对多相滤波后的信号进行分块成两组，两组采样信号并行进行快速傅里叶变换和复乘处理后点对点相加，最后进行离散傅里叶逆变换，完成分块并行脉冲压缩。

上述降采样免混频优化模块对回波信号的处理方法包含：

数据合并模块接收高速并行采样模块采样的回波信号进行数据合并；

正交混频模块对数据合并模块数据合并后得到的采样信号进行正交混频；

两倍降采样模块对完成正交混频的采样信号进行两倍降采样。

上述多相滤波优化模块对采样信号的处理方法包含：

数据分组模块对经过降采样免混频优化模块处理的采样信号进行数据分块，分为奇、偶两组；

并行FIR滤波模块对数据分块得到的两组采样信号并行进行FIR滤波；

第一点对点相加模块对经过FIR滤波的两组采样信号进行点对点相加。

上述频域分块并行脉冲压缩模块对采样信号的处理方法包含：

数据分块模块接收多相滤波优化模块输出的采样信号，对采样信号进行分块分成两组；

并行快速傅里叶变换模块对两组采样信号并行进行快速傅里叶变换；

并行复乘模块并行对两组采样信号进行复乘：

第二点对点相加模块对分块的两组采样信号进行点对点相加；

离散傅里叶逆变换模块对相加后的采样信号进行离散傅里叶逆变换。

本发明高速并行信号处理***及其处理方法和现有技术相比，其优点在于，本发明通过对ADC采样芯片及信号处理FPGA芯片的选型，搭建信号并行采样模式，对信号进行并行采样，实现了大时宽带宽信号的高精度、高速率采样；

本发明通过对数字下变频、多相滤波及脉冲压缩等信号预处理方法的组合与优化，形成以高速并行采样结构、降采样免混频优化结构、多相滤波优化结构，实现了对高速、大量数据的并行处理；

本发明频域分块脉冲压缩结构的处理方法保证脉压有效输出点的同时，以优化的结构特点节约了硬件存储资源及乘法器资源等，减少了计算冗余和计算量，提高了整个运算的效率，达到大带宽信号实时处理的目的。

附图说明

图1为本发明高速并行信号处理***的总体结构示意框图；

图2是本发明ADC并行采样与FPGA连接关系示意图；

图3是本发明四通道ADC采样时序图；

图4是本发明四通道数据正交混频过程示意图；

图5是本发明多相滤波器滤波优化模块的示意图；

图6是本发明并行正交混频优化模块的示意图；

图7是本发明频域并行分块脉压过程示意图。

具体实施方式

以下结合幅图，进一步说明本发明的具体实施例。

为了获得高的距离分辨率和作用距离，高分辨雷达面临着大带宽信号采集和实时处理问题。随着信号时宽带宽积的提高，对采样频率和信号处理速度提出了较高的要求，运算量及资源需求随之增加，传统的结构很难进行实时处理，已经不能满足当下需求。本专利提出的高速并行信号处理***能够有效的解决这一问题。

本发明基于对信号采样定理及信号预处理结构的分析，通过选型ADC采样芯片及FPGA处理芯片，将高速采样、数字正交下变频、多相滤波以及脉冲压缩等预处理方法进行组合处理，在结构上进一步优化，形成并行采样及并行实时处理结构，实现基于FPGA的高速并行信号处理***。整个并行处理***包括高速并行采样结构、降采样免混频优化结构、多相滤波优化结构以及频域分块并行脉冲压缩结构。

如图1所示，为一种基于FPGA的高速并行信号处理***的实施例，主要实现对500MH带宽的回波进行1.2GHz高速采样、采样后数据的并行处理。根据采样定理、正交混频模式以及多相滤波原理，结合并行AD采样特点，对信号预处理步骤进行优化与整合，设计出高速信号并行处理方法。该高速并行信号处理***包含：高速并行采样模块110，连接高速并行采样模块110输出端的降采样免混频优化模块120、连接降采样免混频优化模块120输出端的多相滤波优化模块130、连接多相滤波优化模块130输出端的频域分块并行脉冲压缩模块140。

其中，高速并行采样模块110采用ADC芯片作为并行采样模块采样芯片。降采样免混频优化模块120、多相滤波优化模块130、频域分块并行脉冲压缩模块140组合于FPGA处理芯片。

高速并行采样模块110包含采样模块111，用于接收并采样回波信号。

降采样免混频优化模块120用于接收高速并行采样模块110采样的回波信号，对回波信号进行降采样和正交混频获取采样信号。降采样免混频优化模块120包含：数据合并模块121、正交混频模块122、两倍降采样模块123。

数据合并模块121输入端连接高速并行采样模块110，接收采样的回波信号进行数据合并。

数据合并包含：由于高速并行采样模块110(ADC芯片)输出模式是DDR模式，在随路时钟的上升沿和下降沿各输出采样数据。本专利中ADC芯片输出4通道数据，每通道2路，即共8路数据。数据合并是指：在FPGA处理芯片中，通过4个IDDR对此8路数据进行收数，每个IDDR在上升沿和下降沿分别采数，将上升沿和下降沿的数据合成一个通道数据，最终形成4通道数据，为正交混频模块提供数据源。

正交混频模块122输入端连接数据合并模块121，对数据合并模块121数据合并后得到的采样信号进行正交混频。

两倍降采样(抽取)模块123输入端连接正交混频模块122，对完成正交混频的采样信号进行两倍降采样。

多相滤波优化模块130用于接收降采样免混频优化模块120输出的采样信号，抽取为奇、偶两组，分别进行滤波后进行点对点相加。多相滤波优化模块130包含数据分组模块131、并行FIR滤波模块132、第一点对点相加模块133。

数据分组模块131输入端接收降采样免混频优化模块120的两倍降采样(抽取)模块123输出，对经过降采样免混频优化模块120处理的采样信号进行数据分块，分为奇、偶两组。

并行FIR滤波模块132输入端连接数据分组模块131，并行对数据分块得的两组采样信号进行FIR(有限长单位冲激响应)滤波。

第一点对点相加模块133输入端连接并行FIR滤波模块132，对经过滤波的两组采样信号进行点对点相加。

频域分块并行脉冲压缩模块140用于接收多相滤波优化模块130处理后的采样信号，先对信号进行分块，再并行进行快速傅里叶变换和复乘处理后点对点相加，最后进行离散傅里叶逆变换，完成分块并行脉冲压缩。

频域分块并行脉冲压缩模块140包含：数据分块模块141、并行快速傅里叶变换模块142、并行复乘模块143、第二点对点相加模块144、离散傅里叶逆变换模块145。

数据分块模块141输入端接收多相滤波优化模块130的第一点对点相加模块133的输出，将多相滤波优化模块130输出的采样信号分块成两组。

并行快速傅里叶变换模块142接收数据分块模块141分块的两组采样信号，并行进行快速傅里叶变换。

并行复乘模块143接收并行快速傅里叶变换模块142的输出和相应的匹配因子146，并行对两组采样信号进行复乘。

第二点对点相加模块144接收并行复乘模块143的输出，对分块的两组采样信号进行点对点相加。

离散傅里叶逆变换模块145接收第二点对点相加模块144的输出，对相加后的采样信号进行离散傅里叶逆变换。

频域分块并行脉冲压缩模块140还包含有时序控制模块147，其输出端连接数据分块模块141和第二点对点相加模块144。

如图2所示，并行采样模块采样芯片是E2V的EV10AQ190，该芯片满足4路10位精度1.2Gsps采样率。设计采样通道由4路10-bit ADC Cores组成，通过SPI配置为四通道工作模式，每通道0.3Gsps采样率，四通道合成1.2Gsps采样率。

并行采集数据在存储、传输和处理上以往利用DSP内部硬件乘法器加软件控制来实现，工作在串行指令执行方式下，由此工作速度和效率受到很大影响，不能进行信号的实时处理。目前FPGA接口带宽大、处理速度快、逻辑控制强，选取FPGA芯片作为高速并行处理平台最为合适。芯片采用K7系列的XC7K325T。该芯片的IO带宽能达几百MB/s的数据流，内部集成硬件乘法器、RAM存储器等，性能高，能够满足大带宽高速采样及并行处理需求。

如图3所示，ADC芯片以DDR方式输出，时钟上升输出第1个数，下降沿输出第4个数。内部采样时钟150MHz，上升沿及下降沿合成1.2G。

FPGA通过IDDR收数，上升沿输出，在各自时钟下并行写入4个FIFO中。20位写进FIFO，10位读出。时钟域转换的同时，位数的转换。

如图4所示，正交混频模块122是对并行采样数据进行混频到基带的一个过程。采样率f_s＝1.2GHz与中心频率f₀＝900MHz满足(n为整数)的关系，那么混频因子实部简化为1,0,-1,0；混频因子虚部简化为0,1,0,-1。根据混频因子的特点，可采样对原信号进行符号修正的方式完成混频过程。

可以看出，正交混频后的I路数据是对采样通道1的数据进行正符号变换、0、通道3的负符号变换、0；正交混频后的Q路数据为：0、采样通道2的数据进行负符号变换、0、通道4的负符号变换。

如图5所示，结合后续的多相滤波原理，需要将混频完成的数据抽取为奇、偶两路，再分别进行滤波，最后再点对点累加。由正交混频特点可以看出，I路数据第偶数列数据全部为0，那么进行多相滤波时，只对第奇数列进行FIR滤波即可得到I路滤波结果；同理，Q路数据第奇数列数据全部为0，那么进行多相滤波时，只对第偶数列进行FIR滤波即可得到Q路滤波结果。

基于以上分析，在本实施例的FPGA实现中，可以将正交混频与多相滤波数据分组合并处理。如图6所示，获取滤波后I路数据：时钟第1拍时，读取FIFO1中第1个数据，送入I路滤波模块；时钟第2拍时，读取FIFO3中第1个数据并取反，送入I路滤波模块；时钟第3拍时，读取FIFO1中第2个数据，送入I路滤波模块；时钟第4拍时，读取FIFO3中第2个数据并取反，送入I路滤波模块；依次交替操作，得到I路滤波数据；同理，获取滤波后Q路数据：时钟第1拍时，读取FIFO2中第1个数据并，送入Q路滤波模块；时钟第2拍时，读取FIFO4中第1个数据，送入Q路滤波模块；时钟第3拍时，读取FIFO2中第2个数据并取反，送入Q路滤波模块；时钟第4拍时，读取FIFO4中第2个数据，送入Q路滤波模块；依次交替操作，得到Q路滤波数据；通过时序控制模块对4组FIFO进行简单的数据分时读取并取反操作，生成I、Q两组数据并行进入滤波模块，大大简化处理过程的同时，也节约了乘法器、滤波器等硬件资源。

多相滤波优化模块130是对正交混频后的I路、Q路进行简化滤波处理。多相滤波器是将降采样与滤波相结合的一种处理方法。若进行2倍降采样，那么在做滤波前，将信号分成奇偶两组，滤波因子同步分成奇偶两组，将奇数组信号进行FIR滤波，选用偶数组滤波因子；将偶数组信号进行FIR滤波，选用奇数组滤波因子；最后将奇偶两组滤波结果进行点对点相加，得到2倍抽取后的滤波结果。而本发明中，结合正交混频特点，信号分组后，其中有一组全部为0，那么只进行一组信号的FIR滤波，就完成了2倍抽取后的滤波结果。这样节省了乘法器、加法器以及存储空间等硬件资源。

传统的频域脉冲压缩是将信号及匹配滤波因子变换到频域，再进行复乘，最后再进行IFFT，由频域变换到时域。但对大带宽信号做以上处理时，存在数据率高、点数大、运算量大，因而实时性难以保证。

频域分块并行脉冲压缩模块140是解决高速采样大带宽信号处理时普通脉压***不能实时处理的问题。本发明中涉及参数：采样率f_s＝1.2GHz；信号带宽500MHz；信号中心频率f₀＝900MHz；脉冲宽度T＝3us；取T’＝3.5us数据进行信号预处理，对信号进行分块脉压处理。可以看出，采样后数据经过预处理可进行2倍抽取，一个脉冲内采样点数为L’＝f_s×T’＝42000点；经过正交下混频与多相滤波以后，信号点数为L＝21000点，匹配滤波点数为M＝18000，设置分块数为C＝2，则每块脉压点数为N＝L-M/2＝12000点，匹配滤波系数为M/2＝9000点。

如图7所示，将信号及匹配滤波因子分成2块后，2块FFT及复乘并行处理。2块复乘结束后相加，得到一块16384点数据，再做IFFT，完成分块并行脉冲压缩。此方法保证脉压有效输出点的同时，分块并行处理，减少了计算冗余和计算量，提高了整个运算的效率。

本发明还公开了基于FPGA的一种高速并行信号处理***的处理方法，该处理方法包含以下步骤：

S1、高速并行采样模块高速采样回波信号。

S2、降采样免混频优化模块对回波信号进行数据合并、正交混频和降采样处理，获取采样信号。

S2.1、数据合并模块接收高速并行采样模块采样的回波信号进行数据合并。

S2.2、正交混频模块对正交混频模块数据合并后得到的采样信号进行正交混频。

S2.3、两倍降采样模块对完成正交混频的采样信号进行两倍降采样。

S3、多相滤波优化模块对采样信号进行数据分块，分为奇、偶两组，并行进行FIR滤波后点对点相加。

S3.1、数据分组模块对经过降采样免混频优化模块处理的采样信号进行数据分块，分为奇、偶两组；

S3.2、并行FIR滤波模块对数据分块得的两组采样信号并行进行FIR滤波。

S3.3、第一点对点相加模块对经过FIR滤波的两组采样信号进行点对点相加。

S4、频域分块并行脉冲压缩模块先对多相滤波后的信号进行分块成两组，两组采样信号并行进行快速傅里叶变换和复乘处理后点对点相加，最后进行离散傅里叶逆变换，完成分块并行脉冲压缩。

S4.1、数据分块模块接收多相滤波优化模块输出的采样信号，对采样信号进行分块分成两组。

S4.2、并行快速傅里叶变换模块对两组采样信号并行进行快速傅里叶变换。

S4.3、并行复乘模块并行对两组采样信号进行复乘。

S4.4、第二点对点相加模块对分块的两组采样信号进行点对点相加。

S4.5、离散傅里叶逆变换模块对相加后的采样信号进行离散傅里叶逆变换。

综上所述，与传统方法相比，本发明实现了高速大带宽信号实时处理的同时，以优化的结构特点节约了硬件存储资源及乘法器资源等。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种高速并行信号处理***，其特征在于，该***包含：

高速并行采样模块，其接收并采样回波信号；

降采样免混频优化模块，其接收高速并行采样模块采样的回波信号，对回波信号进行降采样和正交混频获取采样信号；

多相滤波优化模块，其接收降采样免混频优化模块输出的采样信号，抽取为奇、偶两组，分别进行滤波后进行点对点相加；

频域分块并行脉冲压缩模块，其接收多相滤波优化模块处理后的采样信号，先对信号进行分块，再并行进行快速傅里叶变换和复乘处理后点对点相加，最后进行离散傅里叶逆变换，完成分块并行脉冲压缩。

2.如权利要求1所述的高速并行信号处理***，其特征在于，所述的降采样免混频优化模块包含：

数据合并模块，其输入端连接高速并行采样模块，接收采样的回波信号进行数据合并；

正交混频模块，其输入端连接数据合并模块，对数据合并后得到的采样信号进行正交混频；

两倍降采样模块，其输入端连接正交混频模块，对完成正交混频的采样信号进行两倍降采样。

3.如权利要求1所述的高速并行信号处理***，其特征在于，所述的多相滤波优化模块包含：

数据分组模块，其输入端接收降采样免混频优化模块的输出，对经过降采样免混频优化模块处理的采样信号进行数据分块，分为奇、偶两组；

并行FIR滤波模块，其输入端连接数据分组模块，并行对数据分块得的两组采样信号进行FIR滤波；

第一点对点相加模块，其输入端连接并行FIR滤波模块，对经过滤波的两组采样信号进行点对点相加。

4.如权利要求1所述的高速并行信号处理***，其特征在于，所述的频域分块并行脉冲压缩模块包含：

数据分块模块，其输入端接收多相滤波优化模块的输出，将多相滤波优化模块输出的采样信号分块成两组；

并行快速傅里叶变换模块，其接收数据分块模块分块的两组采样信号，并行进行快速傅里叶变换；

并行复乘模块，其接收并行快速傅里叶变换模块的输出，并行对两组采样信号进行复乘：

第二点对点相加模块，其接收并行复乘模块的输出，对分块的两组采样信号进行点对点相加；

离散傅里叶逆变换模块，其接收第二点对点相加模块的输出，对相加后的采样信号进行离散傅里叶逆变换。

5.如权利要求1所述的高速并行信号处理***，其特征在于，所述的高速并行采样模块采用ADC采样芯片。

6.如权利要求1所述的高速并行信号处理***，其特征在于，所述的降采样免混频优化模块、多相滤波优化模块和频域分块并行脉冲压缩模块组合于FPGA处理芯片。

7.一种如权利要求1至6中任意一项权利要求所述的高速并行信号处理***的处理方法，其特征在于，该处理方法包含：

高速并行采样模块高速采样回波信号；

降采样免混频优化模块对回波信号进行数据合并、正交混频和降采样处理，获取采样信号；

多相滤波优化模块对采样信号进行数据分块，分为奇、偶两组，并行进行FIR滤波后点对点相加；

频域分块并行脉冲压缩模块先对多相滤波后的信号进行分块成两组，两组采样信号并行进行快速傅里叶变换和复乘处理后点对点相加，最后进行离散傅里叶逆变换，完成分块并行脉冲压缩。

8.如权利要求7所述的处理方法，其特征在于，所述降采样免混频优化模块对回波信号的处理方法包含：

数据合并模块接收高速并行采样模块采样的回波信号进行数据合并；

正交混频模块对正交混频模块数据合并后得到的采样信号进行正交混频；

两倍降采样模块对完成正交混频的采样信号进行两倍降采样。

9.如权利要求7所述的处理方法，其特征在于，所述多相滤波优化模块对采样信号的处理方法包含：

数据分组模块对经过降采样免混频优化模块处理的采样信号进行数据分块，分为奇、偶两组；

并行FIR滤波模块对数据分块得到的两组采样信号并行进行FIR滤波；

第一点对点相加模块对经过FIR滤波的两组采样信号进行点对点相加。

10.如权利要求7所述的处理方法，其特征在于，所述频域分块并行脉冲压缩模块对采样信号的处理方法包含：

数据分块模块接收多相滤波优化模块输出的采样信号，对采样信号进行分块分成两组；

并行快速傅里叶变换模块对两组采样信号并行进行快速傅里叶变换；

并行复乘模块并行对两组采样信号进行复乘；

第二点对点相加模块对分块的两组采样信号进行点对点相加；

离散傅里叶逆变换模块对相加后的采样信号进行离散傅里叶逆变换。