CN106206719A - Mos晶体管及其形成方法 - Google Patents
Mos晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106206719A CN106206719A CN201510224853.8A CN201510224853A CN106206719A CN 106206719 A CN106206719 A CN 106206719A CN 201510224853 A CN201510224853 A CN 201510224853A CN 106206719 A CN106206719 A CN 106206719A
- Authority
- CN
- China
- Prior art keywords
- side wall
- halo
- semiconductor substrate
- ion
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种MOS晶体管及其形成方法，MOS晶体管的形成方法包括：提供半导体衬底，所述半导体衬底表面具有栅极结构，所述栅极结构两侧具有偏移侧墙；对所述栅极结构两侧的半导体衬底进行轻掺杂漏注入，形成轻掺杂区；在所述偏移侧墙表面形成间隙侧墙；在所述栅极结构两侧的半导体衬底形成源漏区；在所述源漏区表面形成阻挡层，所述阻挡层用于阻挡离子注入所述源漏区；采用刻蚀工艺去除所述偏移侧墙和间隙侧墙形成开口；对所述开口暴露的半导体衬底进行第一晕环注入形成第一晕环区。所述MOS晶体管的形成方法，可以提高MOS晶体管性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种MOS晶体管及其形成方法。
背景技术
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一，MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底上的轻掺杂区和位于栅极结构两侧半导体衬底上的源漏区。
形成所述MOS晶体管的方法为：提供半导体衬底，在所述半导体衬底表面形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层以及栅介质层表面的栅电极层；在所述栅极结构侧壁表面形成偏移侧墙，以偏移侧墙和栅极结构为掩膜，对栅极结构两侧的半导体衬底进行轻掺杂漏(LightlyDoped Drain，LDD)注入，形成轻掺杂区；在偏移侧墙表面形成间隙侧墙；以栅极结构、偏移侧墙和间隙侧墙为掩膜，对栅极结构两侧的半导体衬底进行源漏区注入工艺，形成源漏区。
随着特征尺寸进一步缩小，现有技术形成的MOS晶体管的性能和可靠性较差。
发明内容
本发明解决的问题是提供一种MOS晶体管及其形成方法，提高MOS晶体管的性能。
为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有栅极结构，所述栅极结构两侧具有偏移侧墙；对所述栅极结构两侧的半导体衬底进行轻掺杂漏注入，形成轻掺杂区；在所述偏移侧墙表面形成间隙侧墙；在所述栅极结构两侧的半导体衬底形成源漏区；在所述源漏区表面形成阻挡层，所述阻挡层用于阻挡离子注入源漏区；采用刻蚀工艺去除所述偏移侧墙和间隙侧墙形成开口；对所述开口暴露的半导体衬底进行第一晕环注入形成第一晕环区。
进一步的，所述第一晕环注入的角度为0度～10度。
可选的，所述第一晕环注入的方向垂直于所述半导体衬底。
可选的，所述第一晕环区的纵向深度至少大于所述轻掺杂区的纵向深度。
可选的，所述第一晕环区的纵向深度为10nm～50nm。
在去除所述偏移侧墙和所述间隙侧墙形成开口的过程中，所述刻蚀工艺对所述偏移侧墙和所述间隙侧墙的刻蚀速率大于所述刻蚀工艺对所述阻挡层的刻蚀速率。
可选的，在对所述偏移侧墙和所述间隙侧墙进行所述刻蚀形成开口的过程中，所述偏移侧墙和所述阻挡层的刻蚀选择比为4:1～10:1，所述间隙侧墙和所述阻挡层的刻蚀选择比为4:1～10:1。
可选的，所述刻蚀工艺刻蚀所述偏移侧墙和间隙侧墙的材料为氮化硅，所述刻蚀工艺刻蚀所述阻挡层的材料为氧化硅。
可选的，所述阻挡层的厚度为50nm～100nm。
进一步的，还包括：在所述轻掺杂漏注入之前或之后，以所述偏移侧墙为掩膜对所述栅极结构两侧的半导体衬底进行第二晕环注入形成包围所述轻掺杂区的第二晕环区。
可选的，所述第二晕环注入的离子能量为20KeV～40KeV，剂量为1E13tom/cm2～5E13tom/cm2，离子注入角度为20度～35度。
可选的，当待形成的晶体管为PMOS管时，所述第一晕环注入和所述第二晕环注入的离子为N型离子。
当待形成的晶体管为NMOS管时，所述第一晕环注入和所述第二晕环注入的离子为P型离子。
可选的，所述第一晕环注入采用的离子为砷离子，离子注入能量为25KeV～50KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
可选的，所述第一晕环注入采用的离子是磷离子，离子注入能量为2KeV～5KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
可选的，所述第一晕环注入采用的离子是硼离子，离子注入能量为5KeV～10KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
可选的，所述第一晕环注入采用的离子是二氟化硼离子，离子注入能量为25KeV～50KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
本发明还提供了一种采用上述任一项方法形成的MOS晶体管，包括：半导体衬底，所述半导体衬底表面具有栅极结构；位于所述栅极结构两侧半导体衬底内的源漏区；位于所述源漏区表面的阻挡层；位于所述阻挡层和所述栅极结构之间的开口；位于所述开口暴露的半导体衬底内的与所述开口对应的第一晕环区；位于所述栅极结构两侧半导体衬底内的轻掺杂区，所述第一晕环区包围所述轻掺杂区的侧壁。
可选的，还包括：位于所述栅极结构两侧包围所述轻掺杂区的第二晕环区，所述第二晕环区的横向深度小于所述第一晕环区的横向深度。
本发明具有以下优点：
由于在第一晕环注入之前刻蚀掉所述偏移侧墙和所述间隙侧墙形成开口，然后对所述开口暴露的半导体衬底进行第一晕环注入形成第一晕环区，所述第一晕环注入不会受到所述偏移侧墙和所述间隙侧墙的阻挡，所以所述第一晕环区进入栅极结构底部沟道区域的横向尺寸增加，所述第一晕环区对轻掺杂区和源漏区的穿通效应的抑制作用增强。另一方面，在进行第一晕环注入过程中，由于阻挡层的阻挡，所述第一晕环注入的离子不会进入所述阻挡层下方对应的源漏区，所述源漏区底部的PN结在靠近半导体衬底一侧的掺杂离子浓度很大程度上降低，减小了源漏区的结电容，降低了MOS晶体管的漏电流。即本发明提供的MOS晶体管的形成方法，能够同时有效的降低结电容和穿通效应，从而提高了MOS晶体管的性能。
进一步的，所述第一晕环注入采用垂直于半导体衬底的方向进行，简化了所述第一晕环注入过程中对角度的控制；另外，在注入剂量和能量一定的条件下，采用垂直于半导体衬底的方向进行第一晕环注入，可以增加注入的深度，增加了所述第一晕环区的纵向深度，能够有效的抑制穿通效应。
进一步的，在进行所述轻掺杂漏注入形成轻掺杂区之前或之后，以偏移侧墙为掩膜对半导体衬底进行了第二晕环注入，形成了包围所述轻掺杂区的第二晕环区。所述第二晕环注入可以进一步抑制热载流子注入效应和击穿效应，提高器件的性能。另外，由于第一晕环区包围轻掺杂区的纵向侧壁和至少部分源漏区的纵向侧壁，且第一晕环区进入栅极结构底部沟道的横向尺寸增加，所以不需要通过提高所述第二晕环区注入的浓度形成重掺杂的第二晕环区以增加所述第二晕环区的面积，在所述第二晕环区中可以进行低浓度的离子掺杂。采用低浓度第二晕环区可以减小MOS晶体管的结电容。
即本发明提供的MOS晶体管的形成方法，能够同时有效的降低结电容和穿通效应，从而提高了MOS晶体管的性能。
本发明提供的MOS晶体管中，在所述阻挡层和所述栅极结构之间具有开口，在所述开口暴露的半导体衬底内具有与所述开口对应的第一晕环区，所述第一晕环区包围所述栅极结构两侧半导体衬底内的轻掺杂区的侧壁，且所述第一晕环区在栅极结构底部沟道区域的横向尺寸较大，所述第一晕环区对轻掺杂区和源漏区的穿通效应的抑制作用增强。另外，在源漏区表面具有阻挡层，所述第一晕环区不占据所述阻挡层下方对应的源漏区的区域，所述源漏区底部的PN结在靠近半导体衬底一侧的掺杂离子浓度很大程度上降低，源漏区的结电容减小，MOS晶体管的漏电流降低。
进一步的，所述MOS晶体管还具有位于所述栅极结构两侧包围所述轻掺杂区的第二晕环区，所述第二晕环区的横向深度小于所述第一晕环区的横向深度。所述第二晕环区可以进一步抑制热载流子注入效应和击穿效应，提高MOS晶体管的性能。
附图说明
图1至图4是本发明一实施例MOS晶体管的形成过程的剖面结构示意图；
图5至图12是本发明另一实施例中MOS晶体管的形成过程的结构示意图；
图13和图16是本发明又一实施例中MOS晶体管的形成过程的结构示意图。
具体实施方式
现有技术形成的MOS晶体管随着特征尺寸进一步缩小时，晶体管的性能和可靠性较差。
图1至图4为本发明一实施例MOS晶体管的形成过程的剖面结构示意图。
参考图1，提供半导体衬底100，在所述半导体衬底100表面形成栅极结构110，所述栅极结构110包括位于半导体衬底100表面的栅介质层111以及栅介质层111表面的栅电极层112。
参考图2，在所述栅极结构110侧壁表面形成偏移侧墙121,以所述偏移侧墙121和栅极结构110为掩膜，对栅极结构110两侧的半导体衬底100进行轻掺杂漏(Lightly Doped Drain，LDD)注入，形成轻掺杂区130。
请依旧参考图2，以所述偏移侧墙121和栅极结构110为掩膜，对栅极结构110两侧的半导体衬底100进行晕环注入,形成包围所述轻掺杂区130的晕环区131。所述晕环注入在所述轻掺杂漏注入之前或之后进行。
所述晕环注入的作用是用于防止穿通(punch though，即源漏的耗尽层连通)和短沟道效应(SCE)。
当待形成的MOS晶体管为N型晶体管时，所述轻掺杂漏注入的离子类型为N型，所述晕环注入的离子类型为P型，当待形成的MOS晶体管为P型晶体管时，所述轻掺杂漏注入的离子类型为P型，所述晕环注入的离子类型为N型。
请参考图3，在偏移侧墙121表面形成间隙侧墙122，以栅极结构110、偏移侧墙121和间隙侧墙122为掩膜，对栅极结构110两侧的半导体衬底100进行源漏区注入工艺，形成源漏区140。
为了有效发挥所述晕环区的作用，需要增加所述晕环注入的剂量和能量，以使得所述晕环区在后续退火中扩大区域(参考图4)，增加包围所述源漏区和所述轻掺杂区的面积，从而提高对所述源漏区和所述轻掺杂区的横向抑制作用。
另外，参考图4，在MOS晶体管形成的过程中，源漏区140的掺杂离子种类与MOS晶体管的掺杂阱的导电类型不同，而晕环区131的掺杂离子种类与MOS晶体管的导电类型相同，因此，在源漏区140和晕环区131之间会形成PN结，由此形成了寄生负载电容(即结电容)，在此称为第一结电容；同时，轻掺杂漏注入的掺杂离子种类与MOS晶体管的掺杂阱的导电类型不同，在轻掺杂区130和晕环区131之间会形成第二结电容。由于第一结电容远大于第二结电容，所以第一结电容的大小主要影响所述MOS晶体管的结电容的大小。结电容对MOS晶体管的性能有重要影响，减小MOS晶体管结电容能够降低结漏电。
为了有效减小MOS晶体管结电容，要求最大限度的降低所述第一结电容两边的掺杂离子浓度，可以通过调节所述晕环注入的离子浓度和能量，如减小晕环区131的掺杂离子浓度和降低离子注入能量，但是这又会降低晕环区131包围源漏区140和轻掺杂区130的面积，从而降低了晕环区131对轻掺杂区130和源漏区140穿通效应的抑制。
可见上述MOS晶体管性能差的原因在于不能同时有效的降低结电容和穿通效应。
本发明提供了另一实施例的MOS晶体管的形成方法，提供半导体衬底，所述半导体衬底表面具有栅极结构，所述栅极结构两侧具有偏移侧墙；对所述栅极结构两侧的半导体衬底进行轻掺杂漏注入，形成轻掺杂区；在所述偏移侧墙表面形成间隙侧墙；在所述栅极结构两侧的半导体衬底中形成源漏区；在所述源漏区表面形成阻挡层，所述阻挡层用于阻挡离子注入到源漏区；采用刻蚀工艺去除所述偏移侧墙和所述间隙侧墙形成开口；对所述开口暴露的半导体衬底进行第一晕环注入形成第一晕环区。
一方面，所述第一晕环注入不会受到所述偏移侧墙和所述间隙侧墙的阻挡，所以所述第一晕环区进入栅极结构底部沟道区域的横向尺寸增加，第一晕环区对轻掺杂区和源漏区的穿通效应的抑制作用增强。
另一方面，在进行第一晕环注入过程中，由于阻挡层的阻挡，所述第一晕环注入的离子不会进入所述阻挡层下方对应的源漏区，所述源漏区底部的PN结在靠近半导体衬底一侧的掺杂离子浓度很大程度上降低，减小了源漏区的结电容，降低了MOS晶体管的漏电流。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此的描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为了便于说明，所述示意图只是实例，其再次不应限制本发明保护的范围。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
请参考图5，提供半导体衬底200，所述半导体衬底200表面具有栅极结构210，所述栅极结构两侧具有偏移侧墙220。
所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；所述半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底200可以是体材料也可以是复合结构如绝缘体上硅；所述半导体衬底200还可以是其它半导体材料，这里不再一一举例。本实施例中，所述半导体衬底200的材料为硅。
所述栅极结构210包括栅介质层211、位于所述栅介质层211上的栅电极层212。
本实施例中，所述栅介质层211的材料为氧化硅，所述栅电极层212的材料为多晶硅。在其它实施例中，所述栅介质层211和所述栅电极层212构成伪栅极，后栅工艺中，去除所述伪栅极，在原来伪栅极位置形成高介电常数栅介质层和金属栅极，形成高K(K大于3.9)金属栅极结构，有利于提高晶体管的击穿电压，减小漏电流，提高晶体管性能。
形成所述栅极结构210的方法为：在所述半导体衬底200上沉积栅介质材料层和栅电极材料层，以图形化的掩膜层为掩膜对所述栅介质材料层和栅电极材料层刻蚀形成栅极结构，所述图形化的掩膜层定义栅极结构210的位置。本实施例中，采用等离子体增强化学气相沉积形成所述栅介质材料层，采用低压力化学气相沉积法沉积所述栅电极材料层。
栅极结构210表面可以形成硬掩膜层(未图示)，所述硬掩膜层可以在后续工艺中保护栅极结构210。
本实施例中，还包括：在半导体衬底200内形成浅沟槽隔离结构(未图示)，所述浅沟槽隔离结构隔离相邻的有源区。
所述半导体衬底200还可以根据待形成的MOS晶体管的类型掺杂不同的杂质离子，用于调节MOS晶体管的阈值电压。本实施例中，当待形成N型MOS晶体管时，半导体衬底200掺杂P型离子；在本发明的其它实施例中，当待形成P型MOS晶体管时，半导体衬底200掺杂N型离子。
偏移侧墙220的作用是作为后续轻掺杂漏注入的掩膜，保护栅极结构210在后续工艺中不受到损伤，并且通过偏移侧墙220的厚度可以调整后续形成的轻掺杂区和栅极结构210之间的距离；同时，在后续刻蚀掉偏移侧墙220的过程中影响形成的开口位置。
形成偏移侧墙220的方法为：采用沉积工艺在半导体衬底200和栅极结构210上沉积偏移侧墙材料层，然后采用等离子体干法刻蚀工艺刻蚀所述偏移侧墙材料层形成偏移侧墙。所述沉积偏移侧墙材料层的沉积工艺为原子层沉积工艺、等离子体增强化学气相沉积、低压力化学气相沉积法、超高真空化学气相沉积法或高密度等离子体化学气相沉积法。
偏移侧墙220的材料可以为氮化硅，氮氧化硅、氧化硅或低K材料等介质材料。后续工艺中需要对所述偏移侧墙220进行刻蚀以形成开口，在刻蚀所述偏移侧墙220形成开口的过程中，所述偏移侧墙220的材料相比后续形成的源漏区表面的阻挡层材料具有高的刻蚀选择比。本实施例中，所述偏移侧墙220的材料为氮化硅。
参考图6，对栅极结构210两侧的半导体衬底200进行轻掺杂漏注入，形成轻掺杂区230。
所述轻掺杂区230用于降低源漏区的横向电场强度，减小热载流子效应。
其中，当所述MOS晶体管为N型时，所述轻掺杂漏注入采用的是N型离子，所述N型离子包括As或P；当所述MOS晶体管为P型时，所述轻掺杂漏注入采用的是P型离子，例如B，In等。
所述轻掺杂区230的形成工艺为：以栅极结构210和偏移侧墙220为掩膜，在栅极结构210两侧的半导体衬底200内注入杂质离子，形成轻掺杂区230；所述离子注入的能量为1KeV～4KeV，剂量为2E14atom/cm2～1E15atom/cm2，注入夹角为0度～10度。
本实施例中，在形成轻掺杂区230之后进行退火处理，激活掺杂离子和消除注入缺陷。在其它实施例中，可以在后续形成源漏区之后一并进行退火处理，或者后续形成源漏区和第一晕环区之后一并进行退火处理。
参考图7，在所述偏移侧墙220表面形成间隙侧墙221。
间隙侧墙221的作用是在后续刻蚀掉间隙侧墙221的过程中影响形成的开口位置，进而定义后续形成的第一晕环区的位置；同时，间隙侧墙221可以作为后续源漏区离子注入的掩膜，保护栅极结构210不受到损伤，并且通过间隙侧墙221的厚度可以调整后续形成的源漏区和栅极结构210之间的距离。
形成间隙侧墙221的方法为：采用沉积工艺在半导体衬底200和栅极结构210上沉积间隙侧墙材料层，刻蚀间隙侧墙材料层形成间隙侧墙。所述沉积间隙侧墙材料层的沉积工艺为原子层沉积工艺、等离子体增强化学气相沉积、低压力化学气相沉积法、超高真空化学气相沉积法或高密度等离子体化学气相沉积法。刻蚀所述间隙侧墙材料层的工艺为各向异性刻蚀工艺，例如等离子体干法刻蚀。
后续工艺中需要对间隙侧墙221进行刻蚀以形成开口，在刻蚀间隙侧墙221形成开口的过程中，间隙侧墙221的材料相比后续在栅极结构210两侧的源漏区表面形成的阻挡层材料具有高的刻蚀选择比。间隙侧墙221的材料可以为氮化硅，氮氧化硅或低K材料等介质材料。本实施例中，所述间隙侧墙221的材料为氮化硅。
请继续参考图7，在栅极结构210两侧的半导体衬底200中形成源漏区231。
其中，当所述MOS晶体管为N型时，源漏区231中掺杂离子采用的是N型离子，所述N型离子包括As或P；当所述MOS晶体管为P型时，源漏区231区中掺杂离子采用的是P型离子，例如B，In等。
源漏区231的形成工艺为：以栅极结构210、偏移侧墙220和间隙侧墙221为掩膜，在栅极结构210两侧的半导体衬底200内注入杂质离子，形成源漏区231。对源漏区进行离子注入的工艺为：注入的离子剂量为1E13atom/cm2～2E15atom/cm2，注入角度为0度～10度。
在其它实施例中，可以采用嵌入式源漏区，具体的，形成所述嵌入式源漏区的过程包括：形成覆盖所述栅极结构和部分半导体衬底的掩膜层，所述掩膜层暴露出所述栅极结构两侧的半导体衬底；以所述掩膜层为掩膜，采用各向异性干法刻蚀工艺刻蚀所述半导体衬底，形成凹槽，在凹槽中填充应力材料，在所述应力材料中进行源漏区离子注入，形成源漏区。所述嵌入式源漏区可以在MOS晶体管的沟道区域引入应力，提高晶体管的性能。
具体的，当待形成N型MOS晶体管时，所述应力材料为SiC，所述掺杂离子为N型离子，例如As、P等；当待形成P型MOS晶体管，所述应力材料为SiGe，所述掺杂离子为P型离子，所述P型离子包括B，In。
本实施例中，在形成所述源漏区231后进行退火处理，激活掺杂离子和消除注入缺陷。在其它实施例中，可以在形成后续的第一晕环区之后一并进行退火处理。
参考图8，在源漏区231表面形成阻挡层240，阻挡层240用于阻挡离子注入到源漏区231。
采用沉积工艺，如原子层沉积工艺、等离子体增强化学气相沉积、低压力化学气相沉积法、超高真空化学气相沉积法或高密度等离子体化学气相沉积法，沉积阻挡层材料层，所述阻挡层材料层覆盖栅极结构210、间隙侧墙221、偏移侧墙220，半导体衬底200，然后对所述阻挡材料层进行平坦化工艺如机械化学研磨，直至暴露出栅极结构210的顶部表面；在其它实施例中，当所述栅极结构210表面有掩膜层时，沉积形成的所述阻挡层材料层高于所述掩膜层顶部，再对所述阻挡层材料层平坦化直至暴露出栅极结构210顶部表面。
后续工艺中需要对间隙侧墙221和偏移侧墙220进行刻蚀以形成开口，在刻蚀间隙侧墙221和偏移侧墙220形成开口的过程中，阻挡层240的材料相比偏移侧墙220和间隙侧墙221的材料具有不同的刻蚀选择比，具体的，偏移侧墙220和间隙侧墙221的刻蚀速率远大于阻挡层240的刻蚀速率，使得在后续刻蚀间隙侧墙221和偏移侧墙220形成开口的过程中保留所述阻挡层240。本实施例中，阻挡层240的材料为氧化硅。
由于在源漏区231表面形成了阻挡层240，所述阻挡层240可以阻挡后续在第一晕环注入的过程中将离子注入到源漏区231，源漏区231与半导体衬底200掺杂阱形成的结电容有效的减小，从而降低了MOS晶体管源漏区的结电容，减小了结漏电。
所述阻挡层240的厚度为50nm～100nm。
参考图9，采用刻蚀工艺去除偏移侧墙220(参考图8)和间隙侧墙221(参考图8)。
去除偏移侧墙220和间隙侧墙221后，形成开口250，所述开口250暴露出间隙侧墙221和栅极结构210之间的半导体衬底表面以及间隙侧墙221和栅极结构210的侧壁。
所述刻蚀偏移侧墙220和间隙侧墙221形成开口250的工艺包括湿法刻蚀工艺和干法刻蚀工艺；由于偏移侧墙220、间隙侧墙221和阻挡层240具有不同的刻蚀速率，可以选择合适的刻蚀工艺进行刻蚀去除偏移侧墙220、间隙侧墙221，而保留阻挡层240。
在对偏移侧墙220和间隙侧墙221刻蚀形成开口250的过程中，偏移侧墙220和阻挡层240的刻蚀选择比为4:1～10:1，间隙侧墙221和阻挡层240的刻蚀选择比为4:1～10:1。
本实施例中，在对刻蚀偏移侧墙220和间隙侧墙221刻蚀形成开口250的过程中，选择偏移侧墙220、间隙侧墙221的材料为氮化硅，阻挡层240的材料为氧化硅。
在本实施例中，采用四甲基氢氧化铵(TMAH)溶液或者氨(NH3)水溶液进行湿法刻蚀去除偏移侧墙220，间隙侧墙221，其中，所述四甲基氢氧化铵(TMAH)溶液的浓度为3％～30％，所述氨(NH3)水溶液的浓度为3％～30％。
在另一实施例中，采用磷酸溶液刻蚀偏移侧墙220、间隙侧墙221，刻蚀温度为100℃～200℃，磷酸溶液的浓度为85％～88％。
在又一实施例中，采用干法刻蚀工艺刻蚀偏移侧墙220，间隙侧墙221，刻蚀气体包括含氟基的气体，比如CF4、CHF3、CH2F2、C2F2、C3F8中的一种或几种；刻蚀气体流量为20标准毫升每分钟～1000标准毫升每分钟，偏置功率为150瓦～200瓦，刻蚀腔室的压力为2毫托～200毫托。
参考图10、图11、图12，对所述开口250暴露的半导体衬底200进行第一晕环注入形成第一晕环区260。
由于在第一晕环注入之前刻蚀掉了偏移侧墙220(参考图8)和间隙侧墙221(参考图8)，所述第一晕环注入不会受到偏移侧墙220和间隙侧墙221的阻挡，有效的增加了所述第一晕环区260进入栅极结构210底部沟道的横向尺寸，增加了对轻掺杂区230和源漏区231的横向抑制作用；由于没有偏移侧墙220和间隙侧墙221的阻挡，所述第一晕环注入可以采用近似垂直于半导体衬底200的注入角度，具体的，第一晕环注入的角度为0～10度，所述角度为第一晕环注入的方向与半导体衬底法线的夹角。在本实施例中，采用垂直于半导体衬底200的方向进行第一晕环注入。
需要说明的是，当采用垂直于半导体衬底200的方向进行第一晕环注入时，所述第一晕环注入的角度不会受到阻挡层240的影响，简化了第一晕环注入过程中对角度的控制；另外，采用垂直于半导体衬底200的方向进行第一晕环注入，在注入剂量和能量一定的条件下，可以增加注入的深度，增加了第一晕环区260的纵向深度。
其中，当所述MOS晶体管为N型MOS晶体管时，所述第一晕环注入采用的是P型离子，例如B，In等；当所述MOS晶体管为P型MOS晶体管时，所述第一晕环注入采用的是N型离子，所述N型离子包括As或P。
当所述MOS晶体管为P型MOS晶体管时，在一实施例中，所述第一晕环注入采用的离子是砷离子，离子注入能量为25KeV～50KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2；在另一实施例中，所述第一晕环注入采用的离子是磷离子，离子注入能量为2KeV～5KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
当所述MOS晶体管为N型MOS晶体管时，在一实施例中，所述第一晕环注入采用的离子是硼离子，离子注入能量为5KeV～10KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2；在另一实施例中，所述第一晕环注入采用的离子是二氟化硼离子，离子注入能量为25KeV～50KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
由于阻挡层240的阻挡作用，在所述第一晕环注入的过程中，调节离子注入的能量和剂量对源漏区底部的结电容不会有影响，调节离子注入的能量和剂量使第一晕环区260包围所述轻掺杂区230的纵向侧壁和至少部分源漏区231的纵向侧壁，即所述第一晕环区260的纵向深度至少大于所述轻掺杂区230的纵向深度，使得第一晕环区260可以抑制所述轻掺杂区230和源漏区231的穿通效应。
在一个实施例中，参考图10，第一晕环区260的纵向深度大于源漏区231的纵向深度。
在另一个实施例中，参考图11，第一晕环区260的纵向深度等于源漏区231的纵向深度。
在又一个实施例中，参考图12，第一晕环区260的纵向深度小于所述源漏区231的纵向深度且大于所述轻掺杂区230的纵向深度。
所述第一晕环区260的纵向深度为10nm～50nm。
上述形成的第一晕环区260包围轻掺杂区230的纵向侧壁和至少部分源漏区231的纵向侧壁，且第一晕环区260进入栅极结构210底部沟道的横向尺寸增加，有效的增加了第一晕环区260对轻掺杂区230和源漏区231的穿通效应的抑制作用。
另一方面，在进行第一晕环注入过程中，由于阻挡层240的阻挡，所述第一晕环注入的离子不会进入阻挡层240下方对应的源漏区231，源漏区231底部的PN结在靠近半导体衬底一侧的掺杂离子浓度很大程度上降低，减小了源漏区231的结电容，降低了MOS晶体管的漏电流。
需要说明的是，虽然在源漏区231靠近栅极结构的纵向侧壁的区域，源漏区231和第一晕环区260之间也会形成结电容，但是所述形成的结电容的面积较小，对MOS晶体管总结电容大小影响较小。总体上，采用上述第一晕环区260形成的MOS晶体管的结电容可以有效的降低。
即上述MOS晶体管的形成方法，有效的抑制穿通效应并降低了结电容。
本实施例中，在形成第一晕环区260之后进行退火处理，激活掺杂离子和消除注入缺陷。
本发明提供了又一实施例的MOS晶体管的形成方法，提供半导体衬底，所述半导体衬底表面具有栅极结构，所述栅极结构两侧具有偏移侧墙；对所述栅极结构两侧的半导体衬底进行轻掺杂漏注入，形成轻掺杂区；以所述偏移侧墙为掩膜对所述半导体衬底进行第二晕环注入，形成包围所述轻掺杂区的第二晕环区；在所述偏移侧墙表面形成间隙侧墙；在所述栅极结构两侧的半导体衬底中形成源漏区；在所述源漏区表面形成阻挡层，所述阻挡层用于阻挡离子注入到源漏区；采用刻蚀工艺去除所述偏移侧墙和所述间隙侧墙形成开口；对所述开口暴露的半导体衬底进行第一晕环注入形成第一晕环区。
参考图13，提供半导体衬底300，半导体衬底300表面具有栅极结构310，栅极结构310两侧具有偏移侧墙320；对栅极结构两侧的半导体衬底300进行轻掺杂漏注入，形成轻掺杂区330。
所述栅极结构310包括位于半导体衬底上300的栅介质层311和位于栅介质层上的栅电极层312。
本实施例提供的半导体衬底300、栅极结构310、偏移侧墙320、轻掺杂区330与图8中的半导体衬底200、栅极结构210、偏移侧墙220、轻掺杂区230的形成工艺一致，在此不再详述。
参考图13，以偏移侧墙320为掩膜对半导体衬底300进行第二晕环注入，形成包围轻掺杂区330的第二晕环区332。
所述第二晕环注入可以进一步抑制热载流子注入效应和击穿效应，提高器件的性能。
需要说明的是，所述第二晕环注入可以在所述轻掺杂漏注入之前或之后进行。
其中，当所述MOS晶体管为N型时，所述第二晕环注入采用的是P型离子，例如B，In等；当所述MOS晶体管为P型时，所述第二晕环注入采用的是N型离子，N型离子包括As或P。
所述第二晕环注入的离子的能量为20KeV～40KeV，剂量为1E13atom/cm2～5E13atom/cm2，注入角度为20度～35度。
本实施例中，在形成轻掺杂区330和第二晕环区332之后一并进行退火，激活掺杂离子和消除注入缺陷。在其它实施例中，可以选择在形成轻掺杂区330和第二晕环区332之后分别进行退火处理。
参考图13，在所述偏移侧墙320表面形成间隙侧墙321，在栅极结构310两侧的半导体衬底300中形成源漏区331。
本实施例形成间隙侧墙321、源漏区331的工艺与图8中的间隙侧墙221、源漏区231的形成工艺一致，在此不再详述。
参考图14，在源漏区331表面形成阻挡层340，所述阻挡层340用于阻挡离子注入到源漏区331；去除偏移侧墙320和间隙侧墙321形成开口350；对开口350暴露的半导体衬底300进行第一晕环注入形成第一晕环区360。
本实施例中，阻挡层340的形成工艺与图8中的阻挡层240的形成工艺一致，在此不再详述。
本实施例中，去除偏移侧墙320和间隙侧墙321形成开口350的工艺与图9中去除偏移侧墙220和间隙侧墙221形成开口250的工艺一致，在此不再详述。
本实施例中形成第一晕环区360的工艺与图10中第一晕环区260形成工艺一致，在此不再详述。
参考图14，本实施例中，第一晕环区360的纵向深度大于源漏区331的纵向深度；参考图15，在另一实施例中，第一晕环区360的纵向深度小于源漏区331的纵向深度且大于轻掺杂区330的纵向深度；参考图16，在另一实施例中，第一晕环区360的纵向深度等于源漏区331的纵向深度。
需要说明的是，所述第二晕环区332是以偏移侧墙320为掩膜对栅极结构310两侧的半导体衬底300进行第二晕环注入形成的，而所述第一晕环区360是对去除偏移侧墙320和间隙侧墙321后形成的开口350暴露的半导体衬底进行第一晕环注入形成的，因此第一晕环区360进入栅极结构310底部的横向尺寸比第二晕环区332进入栅极结构310底部的横向尺寸大。
所述第二晕环注入可以进一步抑制热载流子注入效应和击穿效应，提高器件的性能。另外，由于第一晕环区360包围轻掺杂区330的纵向侧壁和至少部分源漏区331的纵向侧壁，且第一晕环区360进入栅极结构310底部沟道的横向尺寸增加，所以不需要通过提高所述第二晕环区注入的浓度形成重掺杂的第二晕环区以增加所述第二晕环区的面积，在所述第二晕环区中可以进行低浓度的离子掺杂。采用低浓度第二晕环区可以减小MOS晶体管的结电容。
本发明提供了另一实施例的MOS晶体管，包括：半导体衬底，半导体衬底表面具有栅极结构；位于所述栅极结构两侧半导体衬底内的源漏区；位于所述源漏区表面的阻挡层；位于所述阻挡层和所述栅极结构之间的开口；位于所述开口暴露的半导体衬底内的与所述开口对应的第一晕环区；位于所述栅极结构两侧半导体衬底内的轻掺杂区，所述第一晕环区包围所述轻掺杂区的侧壁。
请参考图10至图12，本实施例中，MOS晶体管包括半导体衬底200，半导体衬底200表面具有栅极结构210；位于栅极结构210两侧半导体衬底200内的源漏区231；位于源漏区231表面的阻挡层240；位于阻挡层240和栅极结构210之间的开口250；位于开口250暴露的半导体衬底200内的与开口250对应第一晕环区260；位于栅极结构两侧半导体衬底内的轻掺杂区230，第一晕环区260包围轻掺杂区230的侧壁。
需要说明的是，本实施例中，在形成所述MOS晶体管的前段工艺中，在栅极结构210两侧的半导体衬底200上形成有偏移侧墙，在所述偏移侧墙表面形成有间隙侧墙，所述开口250是通过去除所述偏移侧墙和间隙侧墙后形成的。所述第一晕环区260是通过对开口250暴露的半导体衬底200进行第一晕环注入形成的区域。
本实施例中的MOS晶体管中，在所述阻挡层和所述栅极结构之间具有开口，在所述开口暴露的半导体衬底内具有与所述开口对应的第一晕环区，所述第一晕环区包围所述栅极结构两侧半导体衬底内的轻掺杂区的侧壁，且所述第一晕环区在栅极结构底部沟道区域的横向尺寸较大，所述第一晕环区对轻掺杂区和源漏区的穿通效应的抑制作用增强。另外，在源漏区表面具有阻挡层，所以所述第一晕环区不占据所述阻挡层下方对应的源漏区的区域，所述源漏区底部的PN结在靠近半导体衬底一侧的掺杂离子浓度很大程度上降低，源漏区的结电容减小，MOS晶体管的漏电流降低。
本发明提供了又一实施例的MOS晶体管，包括：半导体衬底，半导体衬底表面具有栅极结构；位于所述栅极结构两侧半导体衬底内的源漏区；位于所述源漏区表面的阻挡层；位于所述阻挡层和所述栅极结构之间的开口；位于所述开口暴露的半导体衬底内的与所述开口对应的第一晕环区；位于所述栅极结构两侧半导体衬底内的轻掺杂区，所述第一晕环区包围所述轻掺杂区的侧壁；位于所述栅极结构两侧包围所述轻掺杂区的第二晕环区；所述第二晕环区的横向深度小于所述第一晕环区的横向深度。
请参考图14至图16，本实施例中，MOS晶体管包括半导体衬底300，半导体衬底300表面具有栅极结构310；位于栅极结构310两侧半导体衬底内的源漏区331；位于源漏区331表面的阻挡层340，位于阻挡层340和栅极结构310之间的开口350；位于开口350暴露的半导体衬底300内的第一晕环区360；位于栅极结构310两侧半导体衬底300内的轻掺杂区330，第一晕环区360包围轻掺杂区330的侧壁；位于栅极结构310两侧包围轻掺杂区330的第二晕环区332；所述第二晕环区332的横向深度小于第一晕环区360的横向深度。
需要说明的是，本实施例中，在形成上述MOS晶体管的前段工艺中，在栅极结构310两侧的半导体衬底300上形成有偏移侧墙，在所述偏移侧墙表面形成有间隙侧墙，所述开口350是通过去除所述偏移侧墙和间隙侧墙后形成的。所述第一晕环区360是通过对开口350暴露的半导体衬底300进行第一晕环注入形成的区域。
本实施例中，所述MOS晶体管具有位于所述栅极结构两侧包围所述轻掺杂区的第二晕环区，所述第二晕环区的横向深度小于所述第一晕环区的横向深度。所述第二晕环区可以进一步抑制热载流子注入效应和击穿效应，提高MOS晶体管的性能。
综上所述，本发明提供具有以下有益效果：
由于在第一晕环注入之前刻蚀掉所述偏移侧墙和所述间隙侧墙形成开口，然后对所述开口暴露的半导体衬底进行第一晕环注入形成第一晕环区，所述第一晕环注入不会受到所述偏移侧墙和所述间隙侧墙的阻挡，所以所述第一晕环区进入栅极结构底部沟道区域的横向尺寸增加，第一晕环区对轻掺杂区和源漏区的穿通效应的抑制作用增强。另一方面，在进行第一晕环注入过程中，由于阻挡层的阻挡，所述第一晕环注入的离子不会进入所述阻挡层下方对应的源漏区，所述源漏区底部的PN结在靠近半导体衬底一侧的掺杂离子浓度很大程度上降低，减小了源漏区的结电容，降低了MOS晶体管的漏电流。即本发明提供的MOS晶体管的形成方法，能够同时有效的降低结电容和穿通效应，从而提高了MOS晶体管的性能。
进一步的，所述第一晕环注入采用垂直于半导体衬底的方向进行，不会受到阻挡层的影响，简化了所述第一晕环注入过程中对角度的控制；另外，在注入剂量和能量一定的条件下，采用垂直于半导体衬底的方向进行第一晕环注入，可以增加注入的深度，增加了第一晕环区的纵向深度，有效的抑制穿通效应。
进一步的，在进行所述轻掺杂漏注入形成轻掺杂区之前或之后，以偏移侧墙为掩膜对半导体衬底进行了第二晕环注入，形成了包围所述轻掺杂区的第二晕环区。所述第二晕环注入可以进一步抑制热载流子注入效应和击穿效应，提高器件的性能。另外，由于第一晕环区包围轻掺杂区的纵向侧壁和至少部分源漏区的纵向侧壁，且第一晕环区进入栅极结构底部沟道的横向尺寸增加，所以不需要通过提高所述第二晕环区注入的浓度形成重掺杂的第二晕环区以增加所述第二晕环区的面积，在所述第二晕环区中可以进行低浓度的离子掺杂。采用低浓度第二晕环区可以减小MOS晶体管的结电容。
本发明提供的MOS晶体管中，在所述阻挡层和所述栅极结构之间具有开口，在所述开口暴露的半导体衬底内具有与所述开口对应的第一晕环区，所述第一晕环区包围所述栅极结构两侧半导体衬底内的轻掺杂区的侧壁，且所述第一晕环区在栅极结构底部沟道区域的横向尺寸较大，所述第一晕环区对轻掺杂区和源漏区的穿通效应的抑制作用增强。另外，在源漏区表面具有阻挡层，所述第一晕环区不占据所述阻挡层下方对应的源漏区的区域，所述源漏区底部的PN结在靠近半导体衬底一侧的掺杂离子浓度很大程度上降低，源漏区的结电容减小，MOS晶体管的漏电流降低。
进一步的，所述MOS晶体管具有位于所述栅极结构两侧包围所述轻掺杂区的第二晕环区，所述第二晕环区的横向深度小于所述第一晕环区的横向深度。所述第二晕环区可以进一步抑制热载流子注入效应和击穿效应，提高MOS晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种MOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有栅极结构，所述栅极结构两侧具有偏移侧墙；
对所述栅极结构两侧的半导体衬底进行轻掺杂漏注入，形成轻掺杂区；
在所述偏移侧墙表面形成间隙侧墙；
在所述栅极结构两侧的半导体衬底形成源漏区；
在所述源漏区表面形成阻挡层，所述阻挡层用于阻挡离子注入到所述源漏区；
采用刻蚀工艺去除所述偏移侧墙和所述间隙侧墙形成开口；
对所述开口暴露的半导体衬底进行第一晕环注入，形成第一晕环区。
2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第一晕环注入的角度为0度～10度。
3.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述第一晕环注入的方向垂直于所述半导体衬底。
4.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第一晕环区的纵向深度至少大于所述轻掺杂区的纵向深度。
5.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述第一晕环区的纵向深度为10nm～50nm。
6.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，在去除所述偏移侧墙和所述间隙侧墙形成开口的过程中，所述刻蚀工艺对所述偏移侧墙和所述间隙侧墙的刻蚀速率大于所述刻蚀工艺对所述阻挡层的刻蚀速率。
7.根据权利要求6所述的MOS晶体管的形成方法，其特征在于，所述刻蚀工艺对偏移侧墙和所述阻挡层的刻蚀选择比为4:1～10:1，所述刻蚀工艺对间隙侧墙和所述阻挡层的刻蚀选择比为4:1～10:1。
8.根据权利要求7所述的MOS晶体管的形成方法，其特征在于，所述偏移侧墙和间隙侧墙的材料为氮化硅，所述阻挡层的材料为氧化硅。
9.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述阻挡层的厚度为50nm～100nm。
10.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括：在所述轻掺杂漏注入之前或之后，以所述偏移侧墙为掩膜对所述栅极结构两侧的半导体衬底进行第二晕环注入形成包围所述轻掺杂区的第二晕环区。
11.根据权利要求10所述的MOS晶体管的形成方法，其特征在于，所述第二晕环注入的离子能量为20KeV～40KeV，剂量为1E13atom/cm2～5E13atom/cm2，离子注入角度为20度～35度。
12.根据权利要求10所述的MOS晶体管的形成方法，其特征在于，当待形成的晶体管为PMOS管时，所述第一晕环注入和所述第二晕环注入的离子为N型离子。
13.根据权利要求10所述的MOS晶体管的形成方法，其特征在于，当待形成的晶体管为NMOS管时，所述第一晕环注入和所述第二晕环注入的离子为P型离子。
14.根据权利要求12所述的MOS晶体管的形成方法，其特征在于，所述第一晕环注入采用的离子为砷离子，离子注入能量为25KeV～50KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
15.根据权利要求12所述的MOS晶体管的形成方法，其特征在于，所述第一晕环注入采用的离子是磷离子，离子注入能量为2KeV～5KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
16.根据权利要求13所述的MOS晶体管的形成方法，其特征在于，所述第一晕环注入采用的离子是硼离子，离子注入能量为5KeV～10KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
17.根据权利要求13所述的MOS晶体管的形成方法，其特征在于，所述第一晕环注入采用的离子是二氟化硼离子，离子注入能量为25KeV～50KeV，离子注入剂量为1E13tom/cm2～1E14atom/cm2。
18.根据权利要求1～17的任意一项形成的MOS晶体管，包括：半导体衬底，所述半导体衬底表面具有栅极结构；位于所述栅极结构两侧半导体衬底内的源漏区；位于所述源漏区表面的阻挡层；位于所述阻挡层和所述栅极结构之间的开口；位于所述开口暴露的半导体衬底内的与所述开口对应的第一晕环区；位于所述栅极结构两侧半导体衬底内的轻掺杂区，所述第一晕环区包围所述轻掺杂区的侧壁。
19.根据权利要求18所述的MOS晶体管，其特征在于，还包括：位于所述栅极结构两侧包围所述轻掺杂区的第二晕环区，所述第二晕环区的横向深度小于所述第一晕环区的横向深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510224853.8A CN106206719B (zh) | 2015-05-05 | 2015-05-05 | Mos晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510224853.8A CN106206719B (zh) | 2015-05-05 | 2015-05-05 | Mos晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206719A true CN106206719A (zh) | 2016-12-07 |
| CN106206719B CN106206719B (zh) | 2019-08-27 |
Family
ID=57457870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510224853.8A Active CN106206719B (zh) | 2015-05-05 | 2015-05-05 | Mos晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206719B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585546A (zh) * | 2017-09-29 | 2019-04-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110364570A (zh) * | 2018-04-09 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法和半导体结构 |
| CN111463285A (zh) * | 2020-04-10 | 2020-07-28 | 上海华力集成电路制造有限公司 | P型fet及其制造方法 |
| CN112750784A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 改善分栅快闪存储器串扰失效的工艺制造方法 |
| CN112928067A (zh) * | 2021-01-22 | 2021-06-08 | 上海华虹宏力半导体制造有限公司 | Cmos集成器件的制造方法 |
| CN113223962A (zh) * | 2020-01-21 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN113937005A (zh) * | 2021-12-16 | 2022-01-14 | 广州粤芯半导体技术有限公司 | 金属氧化物半导体晶体管的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5595919A (en) * | 1996-02-20 | 1997-01-21 | Chartered Semiconductor Manufacturing Pte Ltd. | Method of making self-aligned halo process for reducing junction capacitance |
| US6114211A (en) * | 1998-11-18 | 2000-09-05 | Advanced Micro Devices, Inc. | Semiconductor device with vertical halo region and methods of manufacture |
| US6297117B1 (en) * | 2001-02-12 | 2001-10-02 | Advanced Micro Devices, Inc. | Formation of confined halo regions in field effect transistor |
-
2015
- 2015-05-05 CN CN201510224853.8A patent/CN106206719B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5595919A (en) * | 1996-02-20 | 1997-01-21 | Chartered Semiconductor Manufacturing Pte Ltd. | Method of making self-aligned halo process for reducing junction capacitance |
| US6114211A (en) * | 1998-11-18 | 2000-09-05 | Advanced Micro Devices, Inc. | Semiconductor device with vertical halo region and methods of manufacture |
| US6297117B1 (en) * | 2001-02-12 | 2001-10-02 | Advanced Micro Devices, Inc. | Formation of confined halo regions in field effect transistor |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585546A (zh) * | 2017-09-29 | 2019-04-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110364570A (zh) * | 2018-04-09 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法和半导体结构 |
| CN110364570B (zh) * | 2018-04-09 | 2023-04-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法和半导体结构 |
| CN113223962A (zh) * | 2020-01-21 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN113223962B (zh) * | 2020-01-21 | 2023-09-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法 |
| CN111463285A (zh) * | 2020-04-10 | 2020-07-28 | 上海华力集成电路制造有限公司 | P型fet及其制造方法 |
| CN111463285B (zh) * | 2020-04-10 | 2023-06-09 | 上海华力集成电路制造有限公司 | P型fet及其制造方法 |
| CN112750784A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 改善分栅快闪存储器串扰失效的工艺制造方法 |
| CN112928067A (zh) * | 2021-01-22 | 2021-06-08 | 上海华虹宏力半导体制造有限公司 | Cmos集成器件的制造方法 |
| CN112928067B (zh) * | 2021-01-22 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | Cmos集成器件的制造方法 |
| CN112750784B (zh) * | 2021-01-22 | 2024-03-12 | 上海华虹宏力半导体制造有限公司 | 改善分栅快闪存储器串扰失效的工艺制造方法 |
| CN113937005A (zh) * | 2021-12-16 | 2022-01-14 | 广州粤芯半导体技术有限公司 | 金属氧化物半导体晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206719B (zh) | 2019-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206719A (zh) | Mos晶体管及其形成方法 | |
| CN102664165B (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
| CN103426769B (zh) | 半导体器件制造方法 | |
| CN102623341B (zh) | 一种mos晶体管的制造方法 | |
| CN105448916B (zh) | 晶体管及其形成方法 | |
| CN103426768B (zh) | 半导体器件制造方法 | |
| CN104362095B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| CN108074973A (zh) | 半导体结构及其形成方法 | |
| CN108630548A (zh) | 鳍式场效应管及其形成方法 | |
| CN104269358A (zh) | 半导体器件的制备方法 | |
| CN101593772B (zh) | Mos晶体管及其形成方法 | |
| CN101740514B (zh) | Mos晶体管及其制作方法 | |
| CN107785425B (zh) | 半导体器件及其形成方法 | |
| CN106158657B (zh) | Mos晶体管的形成方法 | |
| CN106206691A (zh) | 晶体管的形成方法 | |
| CN101431024B (zh) | 一种分开优化源/漏极的方法 | |
| CN108281485B (zh) | 半导体结构及其形成方法 | |
| CN104332409B (zh) | 基于深n阱工艺隔离隧穿场效应晶体管的制备方法 | |
| CN101572235B (zh) | N型轻掺杂区域的形成方法及半导体器件的制造方法 | |
| CN110718464B (zh) | 半导体结构及其形成方法 | |
| CN106548943A (zh) | 晶体管及其形成方法 | |
| CN106328527B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN102446767A (zh) | Nmos晶体管的制造方法 | |
| CN109427584A (zh) | 一种半导体器件的制造方法及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |