CN106206617A - 基于低温多晶硅的阵列基板及其制作方法 - Google Patents

基于低温多晶硅的阵列基板及其制作方法 Download PDF

Info

Publication number
CN106206617A
CN106206617A CN201610763642.6A CN201610763642A CN106206617A CN 106206617 A CN106206617 A CN 106206617A CN 201610763642 A CN201610763642 A CN 201610763642A CN 106206617 A CN106206617 A CN 106206617A
Authority
CN
China
Prior art keywords
elongated slot
layer
metal level
display area
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610763642.6A
Other languages
English (en)
Inventor
张嘉伟
曾霜华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610763642.6A priority Critical patent/CN106206617A/zh
Publication of CN106206617A publication Critical patent/CN106206617A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种基于低温多晶硅的阵列基板的制作方法，包括：制作绝缘层；在所述绝缘层上制作金属层，并在所述金属层上刻蚀形成第一图案；在所述第一图案上涂布一层平坦层，并沿所述平坦层的长度方向在所述平坦层上挖出包括贯穿其厚度方向的长槽的第二图案；在所述平坦层上覆盖一层透明导电层，并刻蚀出第三图案。本发明还公开了一种基于低温多晶硅的阵列基板。本发明通过在平坦层上制作出具有贯穿其厚度方向的长槽的第二图案，使得阵列基板的公共电极层与漏极之间能够更方便、可靠地制作出连接二者的下沉部分，增加了下沉部分与漏极之间的接触面积，减小了接触阻抗，降低源极、漏极与公共电极的接触不良率，进而改善了显示效果。

Description

基于低温多晶硅的阵列基板及其制作方法
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种基于低温多晶硅的阵列基板及其制作方法。
背景技术
在LTPS(Low Temperature Poly-silicon，低温多晶硅)元件制作中，需要通过源极、漏极接触ITO(Indium-Tin Oxide，氧化铟锡)来供给公共电极电压信号。目前传统的设计方式中，通过在平坦层上开孔作为公共电极走线，源极、漏极与ITO的接触阻抗较大，使得输入公共电极的电压更多被源极、漏极与ITO接触阻抗消耗掉，或者由于蚀刻不均或其他异常造成源极、漏极与ITO接触不良，使得有效显示区实际公共电极电压较低造成显示不良。
发明内容
鉴于现有技术存在的不足，本发明提供了一种基于低温多晶硅的阵列基板及其制作方法，可以减小源极、漏极与公共电极的接触阻抗，降低源极、漏极与公共电极的接触不良率，进而改善显示效果。
为了实现上述的目的，本发明采用了如下的技术方案：
一种基于低温多晶硅的阵列基板的制作方法，包括：
制作绝缘层；
在所述绝缘层上制作金属层，并在所述金属层上刻蚀形成第一图案；
在所述第一图案上涂布一层平坦层，并沿所述平坦层的长度方向在所述平坦层上挖出包括贯穿其厚度方向的长槽的第二图案；
在所述平坦层上覆盖一层透明导电层，并刻蚀出第三图案。
作为其中一种实施方式，所述金属层为钛或铝。
优选地，所述长槽开设在非显示区域，且所述长槽为一个，且与非显示区域的所述金属层的形状相同。
或者，所述长槽开设在非显示区域，且所述长槽为多个，间隔设置在非显示区域的所述金属层的延伸方向上。
或者，所述长槽开设在非显示区域，且所述长槽为多个，且每个所述长槽与非显示区域的所述金属层的形状相同，并排设置在非显示区域的所述金属层的宽度方向上。
本发明的另一目的在于提供一种基于低温多晶硅的阵列基板，包括在非显示区域自下而上依次设置的绝缘层、金属层、平坦层和透明导电层，所述平坦层包括贯穿其厚度方向的长槽，所述透明导电层包括形成在所述长槽内、贴合在所述金属层表面的下沉部分。
作为其中一种实施方式，所述金属层为钛或铝。
优选地，所述长槽开设在非显示区域，且所述长槽为一个，且与非显示区域的所述金属层的形状相同。
或者，所述长槽开设在非显示区域，且所述长槽为多个，间隔设置在非显示区域的所述金属层的延伸方向上。
或者，所述长槽开设在非显示区域，且所述长槽为多个，且每个所述长槽与非显示区域的所述金属层的形状相同，并排设置在非显示区域的所述金属层的宽度方向上。
本发明通过在平坦层上制作出具有贯穿其厚度方向的长槽的第二图案，使得阵列基板的公共电极层与漏极之间能够更方便、可靠地制作出连接二者的下沉部分，增加了下沉部分与漏极之间的接触面积，减小了接触阻抗，降低源极、漏极与公共电极的接触不良率，进而改善了显示效果。
附图说明
图1为本发明实施例的金属层制作工艺示意图。
图2为本发明实施例的金属层制作后的局部断面示意图。
图3为本发明实施例的平坦层制作工艺示意图。
图4为本发明实施例的平坦层制作后的局部断面示意图。
图5为本发明实施例的透明导电层制作工艺示意图。
图6为本发明实施例的透明导电层制作后的局部断面示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参阅图1～6，本发明实施例的基于低温多晶硅的阵列基板的制作方法包括：
制作绝缘层10；
在绝缘层10上制作金属层20，并在金属层20上刻蚀形成第一图案(如图1和图2)；
在第一图案上涂布一层平坦层30，并沿平坦层30的长度方向在平坦层30上挖出包括贯穿其厚度方向的长槽300的第二图案(如图3和图4)；
在平坦层30上覆盖一层透明导电层40，并刻蚀出第三图案(如图5和图6)。
优选地，金属层20为钛或铝，金属层20上刻蚀形成第一图案后即为低温多晶硅薄膜晶体管的漏极，透明导电层40即为透明导电ITO，作为公共电极。可以理解的是，绝缘层10下部具有玻璃基板，同时还可设置有栅电极等。
本实施例的长槽300开设在非显示区域，并且长槽300只有一个，其形状与非显示区域的金属层20的形状相同，即绕显示区域延伸。由于整个平坦层30只在其宽度中部开设有一条沟道状的长槽300，其上部的透明导电层40刻蚀制程会很顺畅，不会出现刻蚀不均或其他异常而造成接触不良，因此可以很好地改善制作工艺。
在其他实施方式中，长槽300开设也在非显示区域，但长槽300设置有多个，间隔设置在非显示区域的金属层20的延伸方向上，例如，对应金属层20的每条边，平坦层30上开设有一条贯穿对应边的长度方向的长槽300。或者，长槽300开设在非显示区域，且长槽300为多个，但每个长槽300与非显示区域的金属层20的形状相同，并排设置在非显示区域的金属层20的宽度方向上，即在金属层20的宽度方向开设多条细长的长槽300。但这两种工艺仍然无法与上述优选实施例相比，透明导电层40的蚀刻仍有可能出现刻蚀不均的现象。
因此，根据上述制作方法，本发明实施例的的阵列基板具有在非显示区域自下而上依次设置的绝缘层10、金属层20、平坦层30和透明导电层40，平坦层30包括贯穿其厚度方向的长槽300，透明导电层40包括形成在长槽300内、贴合在金属层20表面的下沉部分400。
正是由于减少了长槽300的数量、增大的单个长槽300的面积，使得透明导电层40的刻蚀过程中不容易出现残留、不均或缺口等现象，透明导电层40具有贯穿该长槽300并贴合在金属层20表面的下沉部分400(如图6)。长槽300与现有技术相比面积更大，有效地减小了公共电极与漏极的接触阻抗，保证了点灯画面的正常。
综上所述，本发明通过在平坦层上制作出具有贯穿其厚度方向的长槽的第二图案，使得阵列基板的公共电极层与漏极之间能够更方便、可靠地制作出连接二者的下沉部分，增加了下沉部分与漏极之间的接触面积，减小了接触阻抗，降低源极、漏极与公共电极的接触不良率，进而改善了显示效果。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种基于低温多晶硅的阵列基板的制作方法，其特征在于，包括：
制作绝缘层(10)；
在所述绝缘层(10)上制作金属层(20)，并在所述金属层(20)上刻蚀形成第一图案；
在所述第一图案上涂布一层平坦层(30)，并沿所述平坦层(30)的长度方向在所述平坦层(30)上挖出包括贯穿其厚度方向的长槽(300)的第二图案；
在所述平坦层(30)上覆盖一层透明导电层(40)，并刻蚀出第三图案。
2.根据权利要求1所述的基于低温多晶硅的阵列基板的制作方法，其特征在于，所述金属层(20)为钛或铝。
3.根据权利要求1或2所述的基于低温多晶硅的阵列基板的制作方法，其特征在于，所述长槽(300)开设在非显示区域，且所述长槽(300)为一个，且与非显示区域的所述金属层(20)的形状相同。
4.根据权利要求1或2所述的基于低温多晶硅的阵列基板的制作方法，其特征在于，所述长槽(300)开设在非显示区域，且所述长槽(300)为多个，间隔设置在非显示区域的所述金属层(20)的延伸方向上。
5.根据权利要求1或2所述的基于低温多晶硅的阵列基板的制作方法，其特征在于，所述长槽(300)开设在非显示区域，且所述长槽(300)为多个，且每个所述长槽(300)与非显示区域的所述金属层(20)的形状相同，并排设置在非显示区域的所述金属层(20)的宽度方向上。
6.一种基于低温多晶硅的阵列基板，其特征在于，包括在非显示区域自下而上依次设置的绝缘层(10)、金属层(20)、平坦层(30)和透明导电层(40)，所述平坦层(30)包括贯穿其厚度方向的长槽(300)，所述透明导电层(40)包括形成在所述长槽(300)内、贴合在所述金属层(20)表面的下沉部分(400)。
7.根据权利要求6所述的基于低温多晶硅的阵列基板，其特征在于，所述金属层(20)为钛或铝。
8.根据权利要求6或7所述的基于低温多晶硅的阵列基板，其特征在于，所述长槽(300)开设在非显示区域，且所述长槽(300)为一个，且与非显示区域的所述金属层(20)的形状相同。
9.根据权利要求6或7所述的基于低温多晶硅的阵列基板，其特征在于，所述长槽(300)开设在非显示区域，且所述长槽(300)为多个，间隔设置在非显示区域的所述金属层(20)的延伸方向上。
10.根据权利要求6或7所述的基于低温多晶硅的阵列基板，其特征在于，所述长槽(300)开设在非显示区域，且所述长槽(300)为多个，且每个所述长槽(300)与非显示区域的所述金属层(20)的形状相同，并排设置在非显示区域的所述金属层(20)的宽度方向上。
CN201610763642.6A 2016-08-29 2016-08-29 基于低温多晶硅的阵列基板及其制作方法 Pending CN106206617A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610763642.6A CN106206617A (zh) 2016-08-29 2016-08-29 基于低温多晶硅的阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610763642.6A CN106206617A (zh) 2016-08-29 2016-08-29 基于低温多晶硅的阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN106206617A true CN106206617A (zh) 2016-12-07

Family

ID=58088953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610763642.6A Pending CN106206617A (zh) 2016-08-29 2016-08-29 基于低温多晶硅的阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN106206617A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345977A (ja) * 1998-06-02 1999-12-14 Denso Corp 半導体装置
CN102096251A (zh) * 2006-09-27 2011-06-15 夏普株式会社 有源矩阵基板及具备该有源矩阵基板的液晶显示装置
CN102683193A (zh) * 2012-03-30 2012-09-19 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
CN102693939A (zh) * 2011-03-24 2012-09-26 索尼公司 显示装置、显示装置的制造方法和电子设备
CN103165626A (zh) * 2011-12-12 2013-06-19 松下液晶显示器株式会社 显示板和显示装置
CN203134796U (zh) * 2012-12-26 2013-08-14 厦门天马微电子有限公司 一种阵列基板及其平板显示器
CN103278989A (zh) * 2013-05-03 2013-09-04 合肥京东方光电科技有限公司 一种显示面板及其制作方法、液晶显示器
US20150034955A1 (en) * 2013-07-31 2015-02-05 Mitsubishi Electric Corporation Thin film transistor array substrate
US20150076501A1 (en) * 2013-09-18 2015-03-19 Mitsubishi Electric Corporation Thin film transistor array substrate
CN105116655A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制造方法
CN204945589U (zh) * 2015-10-14 2016-01-06 信利半导体有限公司 一种阵列基板及显示装置
CN105259723A (zh) * 2015-11-24 2016-01-20 武汉华星光电技术有限公司 用于液晶面板的阵列基板及其制作方法
CN105514033A (zh) * 2016-01-12 2016-04-20 武汉华星光电技术有限公司 阵列基板的制作方法
CN205318069U (zh) * 2015-12-30 2016-06-15 京东方科技集团股份有限公司 一种阵列基板和显示装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345977A (ja) * 1998-06-02 1999-12-14 Denso Corp 半導体装置
CN102096251A (zh) * 2006-09-27 2011-06-15 夏普株式会社 有源矩阵基板及具备该有源矩阵基板的液晶显示装置
CN102693939A (zh) * 2011-03-24 2012-09-26 索尼公司 显示装置、显示装置的制造方法和电子设备
CN103165626A (zh) * 2011-12-12 2013-06-19 松下液晶显示器株式会社 显示板和显示装置
CN102683193A (zh) * 2012-03-30 2012-09-19 京东方科技集团股份有限公司 晶体管的制作方法、晶体管、阵列基板以及显示装置
CN203134796U (zh) * 2012-12-26 2013-08-14 厦门天马微电子有限公司 一种阵列基板及其平板显示器
CN103278989A (zh) * 2013-05-03 2013-09-04 合肥京东方光电科技有限公司 一种显示面板及其制作方法、液晶显示器
US20150034955A1 (en) * 2013-07-31 2015-02-05 Mitsubishi Electric Corporation Thin film transistor array substrate
US20150076501A1 (en) * 2013-09-18 2015-03-19 Mitsubishi Electric Corporation Thin film transistor array substrate
CN105116655A (zh) * 2015-09-22 2015-12-02 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其制造方法
CN204945589U (zh) * 2015-10-14 2016-01-06 信利半导体有限公司 一种阵列基板及显示装置
CN105259723A (zh) * 2015-11-24 2016-01-20 武汉华星光电技术有限公司 用于液晶面板的阵列基板及其制作方法
CN205318069U (zh) * 2015-12-30 2016-06-15 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN105514033A (zh) * 2016-01-12 2016-04-20 武汉华星光电技术有限公司 阵列基板的制作方法

Similar Documents

Publication Publication Date Title
CN105527767B (zh) 一种阵列基板以及液晶显示器
CN104020620B (zh) 显示面板及其阵列基板
CN106873212A (zh) 包括盒内式触摸板的背板基板、液晶显示装置及制造方法
CN105785676B (zh) 阵列基板及液晶显示装置
CN105607366B (zh) 防静电器件及其制造方法、基板
CN104201152A (zh) 制作显示面板的方法
CN108919541A (zh) 触控阵列基板、液晶显示面板和液晶显示装置
CN103681488A (zh) 阵列基板及其制作方法，显示装置
CN105319792B (zh) 阵列基板及液晶显示面板
CN107561804B (zh) 阵列基板及其制作方法与液晶显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN105470266B (zh) Ffs型阵列基板及其制作方法
CN106783896A (zh) 一种阵列基板、显示面板和显示装置
CN103413811A (zh) 阵列基板及其制造方法、显示装置
CN201438464U (zh) 一种顶栅结构薄膜晶体管
CN109300995A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN104183607A (zh) 阵列基板及其制造方法、显示装置
CN105655408A (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN100504561C (zh) 像素结构、其制作方法及多域垂直配向型液晶显示装置
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法
KR102232258B1 (ko) 표시 기판 및 그의 제조방법
CN105514034A (zh) Tft基板的制作方法
CN104766868A (zh) 阵列基板及显示面板
CN102053436B (zh) 液晶显示装置及其制造方法
CN101207140B (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161207