CN106206282A - 半导体器件上形成场氧化层的制备方法 - Google Patents
半导体器件上形成场氧化层的制备方法 Download PDFInfo
- Publication number
- CN106206282A CN106206282A CN201510214320.1A CN201510214320A CN106206282A CN 106206282 A CN106206282 A CN 106206282A CN 201510214320 A CN201510214320 A CN 201510214320A CN 106206282 A CN106206282 A CN 106206282A
- Authority
- CN
- China
- Prior art keywords
- silicon
- pad oxide
- layer
- field oxide
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
本发明提供一种半导体器件上形成场氧化层的制备方法，该方法包括：在半导体硅基底的表面上形成垫氧化层之后，在垫氧化层的表面上沉积氮化硅，形成氮化硅层；在氮化硅层的表面上涂覆光阻，形成光阻层；对光阻层、氮化硅层和垫氧化层进行光刻和刻蚀；利用各向同性的干法刻蚀对硅基底进行处理，形成弧形硅槽，并去除光阻层，其中，弧形硅槽延伸至垫氧化层的下方；在弧形硅槽的表面上形成场氧化层。从而在场氧化层的表面不会形成场氧化层凹槽，后续步骤中的多晶硅不会残留在场氧化层的表面，半导体器件不产生短路，提高了半导体器件的性能的稳定性。
Description
技术领域
本发明涉及半导体工艺领域，尤其涉及一种半导体器件上形成场氧化层的制备方法。
背景技术
半导体器件是工业制作中的常用器件，其它电子元件需要设置在半导体器件上。在半导体器件的制作过程中，需要在半导体器件上形成场氧化层，设置在半导体器件上的电子元件相互之间需要场氧化层进行隔离。
现有技术中提供的半导体器件上形成场氧化层的制备方法为：在半导体硅基底上依次形成了垫氧化层、氮化硅层和光阻层并完成刻蚀之后，采用各向异性的干法刻蚀对硅基底进行处理，图1为现有半导体器件上形成场氧化层的过程中形成的硅槽的剖面示意图，如图1所示，在硅基底1上形成硅槽2，硅槽2的侧壁垂直于硅槽2的底面；之后，图2为现有半导体器件上形成的场氧化层的剖面示意图，如图2所示，在硅槽2表面形成场氧化层3，场氧化层形成了平行于硅基底的第一氧化层部分4，以及高于第一氧化层部分4的第二氧化层部分5。
然而现有技术中，第一氧化层部分4和第二氧化层部分5之间会形成一个场氧化层凹槽6，由于半导体器件在形成场氧化层之后，还需要进行光刻和刻蚀，在刻蚀过程中，会有多晶硅进入到场氧化层凹槽6中而不容易被去除掉，由于多晶硅导电，从而会造成半导体器件产生短路，进而影响了半导体器件的性能的稳定性。
发明内容
本发明提供一种半导体器件上形成场氧化层的制备方法，用以解决现有方法会形成场氧化层凹槽，后续步骤中的多晶硅会进入场氧化层凹槽中，从而造成半导体器件产生短路，进而影响了半导体器件的性能的稳定性的问题。
本发明提供一种半导体器件上形成场氧化层的制备方法，包括：
在半导体硅基底的表面上形成垫氧化层之后，在所述垫氧化层的表面上沉积氮化硅，形成氮化硅层；
在所述氮化硅层的表面上涂覆光阻，形成光阻层；
对所述光阻层、所述氮化硅层和所述垫氧化层进行光刻和刻蚀；
利用各向同性的干法刻蚀对所述硅基底进行处理，形成弧形硅槽，并去除光阻层，其中，所述弧形硅槽延伸至所述垫氧化层的下方；
在所述弧形硅槽的表面上形成场氧化层。
本发明提供的半导体器件上形成场氧化层的制备方法，在半导体硅基底的表面上依次形成垫氧化层、氮化硅层、光阻层之后，对光阻层、氮化硅层和垫氧化层进行光刻和刻蚀；再利用各向同性的干法刻蚀对硅基底进行处理，形成弧形硅槽，并去除光阻层，其中，弧形硅槽延伸至垫氧化层的下方；然后，在弧形硅槽的表面上形成场氧化层。从而形成的场氧化层的表面上不会有场氧化层凹槽，后续过程中多晶硅不会残留在场氧化层上，避免了半导体器件产生短路的现象，提高了半导体器件的性能的稳定性。
附图说明
图1为现有半导体器件上形成场氧化层的过程中形成的硅槽的剖面示意图；
图2为现有半导体器件上形成的场氧化层的剖面示意图；
图3为本发明实施例一提供的半导体器件上形成场氧化层的制备方法的流程示意图；
图4为实施例一的步骤101执行过程中半导体器件的剖面示意图；
图5为实施例一的步骤102执行过程中半导体器件的剖面示意图；
图6为实施例一的步骤103执行过程中半导体器件的剖面示意图；
图7为实施例一的步骤104执行过程中半导体器件的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图3为本发明实施例一提供的半导体器件上形成场氧化层的制备方法的流程示意图，为了对本实施例中的方法进行清楚***的描述，如图3所示，包括：
步骤101、在半导体硅基底的表面上形成垫氧化层之后，在垫氧化层的表面上沉积氮化硅，形成氮化硅层。
在本实施例中，具体的，图4为实施例一的步骤101执行过程中半导体器件的剖面示意图，图4所示，半导体硅基底用标号11表示，半导体硅基底11包括衬底和设置在衬底表面上的外延层，外延层为一层或多层半导体薄膜；垫氧化层用标号12表示，氮化硅层用标号13表示。
在反应炉中通入氧气，在高温环境的900摄氏度～1100摄氏度下，硅基底11的表面与氧气发生反应，生成二氧化硅，从而在半导体硅基底11的表面上形成垫氧化层12；可以通过控制通入的样气的量，来控制生成的垫氧化层12的厚度。
其中，垫氧化层12的厚度为200埃～500埃之间，垫氧化层12是二氧化硅层。
然后，采用低压化学气相沉积方法，在反应炉中通入二氯硅烷(SiH2Cl2)和氨气(NH3)气体，在高温800摄氏度左右的条件下，两种气体发生化学反应，生成氮化硅，氮化硅沉积在垫氧化层12的表面上，形成氮化硅层13。
其中，氮化硅层13的厚度为1000埃～3000埃。
步骤102、在氮化硅层的表面上涂覆光阻，形成光阻层；对光阻层、氮化硅层和垫氧化层进行光刻和刻蚀。
在本实施例中，具体的，图5为实施例一的步骤102执行过程中半导体器件的剖面示意图，图5所示，光阻层用标号14表示。
首先在氮化硅层13的表面上涂覆一层光阻，形成光阻层14，并且涂有光阻层14的硅基底11成为有源层。
其中，光柱采用光刻胶，光阻层14是光刻胶层。
然后，对光阻层14、氮化硅层13和垫氧化层12进行光刻，光刻的具体步骤除了涂覆光阻层14之外，还需要对半导体器件进行曝光显影，只保留部分光阻层14，然后向硅基底11中注入离子。再以保留的部分光阻层14为掩膜，对氮化硅层13和垫氧化层12进行刻蚀，从而露出硅基底11的部分上表面。
步骤103、利用各向同性的干法刻蚀对硅基底进行处理，形成弧形硅槽，并去除光阻层，其中，弧形硅槽延伸至垫氧化层的下方。
在本实施例中，具体的，图6为实施例一的步骤103执行过程中半导体器件的剖面示意图，图6所示，弧形硅槽用标号15表示，弧形硅槽的第一部分用标号16表示，弧形硅槽的第二部分用标号17表示。
以保留的部分光阻层为掩膜，利用各向同性的干法刻蚀对硅基底进行处理，在各向同性的干法刻蚀会对暴露出的硅基底11的上表面进行刻蚀，同时会向侧面对硅基底11进行刻蚀，从而在硅基底11的表面上形成一个弧形硅槽15。弧形硅槽15的第一部分16较为平滑，并且弧形硅槽15延伸至垫氧化层12的下方，位于垫氧化层12的下方的第二部位17为弧形，弧形可以是一个90度的扇形。根据半导体器件的具体需要，调整刻蚀硅基底11的厚度。
然后，再去除保留的部分光阻层，其中，可以利用浓硫酸溶液，去除保留的部分光阻层。
步骤104、在弧形硅槽的表面上形成场氧化层。
在本实施例中，具体的，图7为实施例一的步骤104执行过程中半导体器件的剖面示意图，图7所示，场氧化层用标号18表示，场氧化层上的标注位置用标号19表示。
在反应炉中通入氧气，在高温环境的900摄氏度～1100摄氏度的条件下，弧形硅槽中的硅与氧气发生反应，生成二氧化硅，从而在弧形硅槽的表面上形成场氧化层18；在此过程中，弧形硅槽较为平整的一部分上的场氧化层会逐渐向上增厚，弧形硅槽延伸至垫氧化层的下方的一部分会向侧面以及上方增厚，从而使得顶起垫氧化层12和氮氧化硅层13；由于氮氧化硅层13和场氧化层18都是二氧化硅层，从而，场氧化层会与位于弧形硅槽上方的垫氧化层融为一体。可以通过控制融入的氧气的量，以及控制反应时间，来控制场氧化层18的厚度。
其中，场氧化层18的厚度为5000埃～40000埃。
由于步骤103中形成的硅槽是弧形硅槽，弧形硅槽的第一部分较为平滑，并且弧形硅槽延伸至垫氧化层的下方，位于垫氧化层的下方的第二部位为弧形。在生成场氧化层18的过程中，弧形硅槽的第一部分和第二部分都会向上方增厚，同时第二部分会想侧面增厚，由于整个硅槽没有大于等于90度的角，从而生成的场氧化层18的表面也没有大于等于90度的角，场氧化层上的标注位置处19不会产生场氧化层凹槽，即场氧化层18的表面上不会有场氧化层凹槽。
本实施例通过在半导体硅基底的表面上依次形成垫氧化层、氮化硅层、光阻层之后，对光阻层、氮化硅层和垫氧化层进行光刻和刻蚀；再利用各向同性的干法刻蚀对硅基底进行处理，形成弧形硅槽，其中，弧形硅槽延伸至垫氧化层的下方；然后去除光阻层，并在弧形硅槽的表面上形成场氧化层。从而形成的场氧化层的表面上不会有场氧化层凹槽，在后续对半导体器件进行多晶硅刻蚀的过程中，多晶硅不会残留在场氧化层的表面上，避免了由于多晶硅导电造成的半导体器件产生短路的现象，提高了半导体器件的性能的稳定性；并且，在后续对半导体器件进行光刻的过程中，光阻不会残留在场氧化层的表面上，不会导致半导体器件表面脏污，从而不会影响半导体器件的性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种半导体器件上形成场氧化层的制备方法，其特征在于，包括：
在半导体硅基底的表面上形成垫氧化层之后，在所述垫氧化层的表面上沉积氮化硅，形成氮化硅层；
在所述氮化硅层的表面上涂覆光阻，形成光阻层；
对所述光阻层、所述氮化硅层和所述垫氧化层进行光刻和刻蚀；
利用各向同性的干法刻蚀对所述硅基底进行处理，形成弧形硅槽，并去除光阻层，其中，所述弧形硅槽延伸至所述垫氧化层的下方；
在所述弧形硅槽的表面上形成场氧化层。
2.根据权利要求1所述的方法，其特征在于，所述在半导体硅基底的表面上形成垫氧化层，包括：
在900摄氏度～1100摄氏度的高温环境下，氧气与所述硅基底的表面发生反应，生成垫氧化层。
3.根据权利要求1所述的方法，其特征在于，所述在所述垫氧化层的表面上沉积氮化硅，形成氮化硅层，包括：
在高温条件下，二氯硅烷气体和氨气发生化学反应，生成的氮化硅沉积在所述垫氧化层的表面，形成垫氧化层。
4.根据权利要求1所述的方法，其特征在于，所述去除光阻层，包括：
利用浓硫酸溶液，去除所述光阻层。
5.根据权利要求1所述的方法，其特征在于，所述光阻层是光刻胶层。
6.根据权利要求1所述的方法，其特征在于，所述垫氧化层的厚度为200埃～500埃；
所述垫氧化层是二氧化硅层。
7.根据权利要求1所述的方法，其特征在于，所述氮化硅层的厚度为1000埃～3000埃。
8.根据权利要求1所述的方法，其特征在于，所述在所述弧形硅槽的表面上形成场氧化层，包括：
在900摄氏度～1100摄氏度的高温环境下，氧气与所述弧形硅槽的表面发生反应，生成场氧化层。
9.根据权利要求1-8任一所述的方法，其特征在于，所述场氧化层的厚度为5000埃～40000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510214320.1A CN106206282A (zh) | 2015-04-29 | 2015-04-29 | 半导体器件上形成场氧化层的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510214320.1A CN106206282A (zh) | 2015-04-29 | 2015-04-29 | 半导体器件上形成场氧化层的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206282A true CN106206282A (zh) | 2016-12-07 |
Family
ID=57457566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510214320.1A Pending CN106206282A (zh) | 2015-04-29 | 2015-04-29 | 半导体器件上形成场氧化层的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206282A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111524801A (zh) * | 2020-04-17 | 2020-08-11 | 华虹半导体(无锡)有限公司 | 高压场板的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926724A (en) * | 1995-12-02 | 1999-07-20 | Hyundai Electronics Industries Co., Ltd. | Device isolation technology |
| CN101202251A (zh) * | 2007-10-31 | 2008-06-18 | 无锡中微晶园电子有限公司 | 用于绝缘体上的硅槽刻蚀方法 |
| CN101350327A (zh) * | 2007-07-17 | 2009-01-21 | 上海华虹Nec电子有限公司 | 局部硅氧化隔离结构的制备方法 |
-
2015
- 2015-04-29 CN CN201510214320.1A patent/CN106206282A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926724A (en) * | 1995-12-02 | 1999-07-20 | Hyundai Electronics Industries Co., Ltd. | Device isolation technology |
| CN101350327A (zh) * | 2007-07-17 | 2009-01-21 | 上海华虹Nec电子有限公司 | 局部硅氧化隔离结构的制备方法 |
| CN101202251A (zh) * | 2007-10-31 | 2008-06-18 | 无锡中微晶园电子有限公司 | 用于绝缘体上的硅槽刻蚀方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111524801A (zh) * | 2020-04-17 | 2020-08-11 | 华虹半导体(无锡)有限公司 | 高压场板的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943520B2 (en) | Hole pattern forming method and semiconductor device manufacturing method | |
| JP4737953B2 (ja) | 半導体装置の製造方法 | |
| CN101752208A (zh) | 半导体高压终端结构及其制造方法 | |
| US9899222B2 (en) | Trench structure on SiC substrate and method for fabricating thereof | |
| CN107403721A (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| CN105632885A (zh) | 半导体结构的形成方法 | |
| CN107528215B (zh) | 半导体元件的制造方法、半导体元件 | |
| CN103035506B (zh) | Rfldmos隔离介质层深沟槽的刻蚀方法 | |
| CN106206282A (zh) | 半导体器件上形成场氧化层的制备方法 | |
| JP2011114216A (ja) | 半導体装置の製造方法 | |
| CN103972058A (zh) | 自对准双层图形半导体结构的制作方法 | |
| CN100541733C (zh) | 硅片浅沟槽隔离刻蚀的方法 | |
| CN104157553A (zh) | 双重图形化形成方法 | |
| JP2010098101A (ja) | 半導体装置の製造方法 | |
| CN103996603A (zh) | 自对准双层图形半导体结构的制作方法 | |
| CN106129810A (zh) | 半导体装置的制造方法、半导体装置 | |
| CN108987274A (zh) | 半导体装置及其制造方法 | |
| CN105826267B (zh) | 半导体元件及其制作方法 | |
| US20130130503A1 (en) | Method for fabricating ultra-fine nanowire | |
| KR20170042044A (ko) | 실리콘나이트라이드막의 건식식각방법 | |
| US9490143B1 (en) | Method of fabricating semiconductors | |
| KR20020050697A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2020096155A5 (zh) | ||
| CN103177955B (zh) | 一种实现可剥离侧壁的制程方法 | |
| CN104810263A (zh) | 栅氧化层的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |
|
| RJ01 | Rejection of invention patent application after publication |