CN106201436B - 基于双耦合斐波那契振荡环的真随机数生成器 - Google Patents

基于双耦合斐波那契振荡环的真随机数生成器 Download PDF

Info

Publication number
CN106201436B
CN106201436B CN201610664871.2A CN201610664871A CN106201436B CN 106201436 B CN106201436 B CN 106201436B CN 201610664871 A CN201610664871 A CN 201610664871A CN 106201436 B CN106201436 B CN 106201436B
Authority
CN
China
Prior art keywords
xor
fibonacci
xor gate
random number
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610664871.2A
Other languages
English (en)
Other versions
CN106201436A (zh
Inventor
董丽华
张鑫
曾勇
胡予濮
药国莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201610664871.2A priority Critical patent/CN106201436B/zh
Publication of CN106201436A publication Critical patent/CN106201436A/zh
Application granted granted Critical
Publication of CN106201436B publication Critical patent/CN106201436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于双耦合斐波那契振荡环的真随机数发生器，主要解决现有技术中真随机数发生器的产生真随机数速率低和随机性差的问题。其包括振荡电路和采样电路，该振荡电路由若干个斐波那契振荡环构成，每个斐波那契振荡环包括若干异或门、同或门和若干反向器，异或门和同或门数量相等，异或门、同或门及反向器的个数及其连接方式由设计时采用的反馈多项式确定。该振荡电路用于产生随机振荡信号；该采样电路由若干个采样子电路构成，用于对振荡电路产生的随机振荡信号进行采样，所有采样子电路的输出经过异或生成速率在100Mbit/s以上的真随机数。本发明结构简单、熵源随机性好，可用于保密通信。

Description

基于双耦合斐波那契振荡环的真随机数生成器
技术领域
本发明属于数字电路技术领域，尤其涉及一种真随机数生成器，可用于保密通信。
背景技术
安全性高的真随机数发生器对于密码***是至关重要的，它们经常被用来产生密钥、初始向量和一些对抗密码攻击的随机序列。传统地，一个最常用于产生真随机数的方法是将热噪声放大，如彭海辉、刘新宇、黄洁的专利(专利公开号：CN101727308A)集成电路中真随机数的产生方法，通过对数字电源信号及数字电源信号产生的噪声进行采样，再用DES算法对数据进行处理来获取真随机数；于慧红的专利(专利公开号：CN101751240B)一种利用比较相等电阻热噪声产生随机数的真随机数发生器，采用比较器对相同电阻的热噪声信号进行比较处理得随机数序列。白国强、张晓峰、陈弘毅的专利(专利公开号：CN101819515A)基于环型振荡器的真随机数发生电路及真随机数发生器，利用两个带有输入端的高频环形振荡电路和一个低频环形振荡电路构成真随机数发生电路，再对其进行后处理；王坚、张鸿飞、崔珂、高原、梁昊、金革的专利(专利公开号：CN102375722A)一种真随机数生成方法及发生器，利用多个独立的带外部使能端的高频振荡环产生多路输出信号，从中选取采样信号对其他路信号进行采样异或得到真随机数。
上述一些方法由于使用外部随机源，所以产生的随机数随机性难以得到保障，当攻击者控制了外部随机源时，使用这些随机数是及其不安全的；一些方法是基于反向器组成的振荡环产生随机数的，由于这样的振荡环在一个振荡周期的随机性极小，要获得随机性较高真随机数，必须等待其随机性累加一定程度时才能采样输出，所以此类方法不能产生高速率的真随机数。
发明内容
本发明的目的在于针对上述已有技术的不足，提出一种基于双耦合斐波那契振荡环的真随机数生成器，以提高真随机数的产生速率和安全性。
为实现上述目的，本发明包括：
振荡电路，用于产生具有随机相位偏移的随机振荡信号；
采样电路，用于对振荡电路产生的随机振荡信号进行采样，将连续模拟信号转化为离散数字信号进行输出。
其特征在于：
所述振荡电路，包括：
若干个相同的双耦合斐波那契振荡环构成，其中：
每个双耦合斐波那契振荡环，包括上下两个反相器组、k个异或门XOR和k个同或门XNOR，k的取值根据设计时给定的反馈多项式确定；
每个反向器组由r个反相器串联连接构成，即每个反相器的输出端除最后一个反相器外，均连接到下一个反相器的输入端，r为设计时给定的反馈多项式的次数；
每个异或门XOR和每个同或门XNOR均有三个输入端口和一个输出端口，每个异或门XOR与每个同或门XNOR连接如下：
第j个异或门XOR的第一输入端口与第j+1个异或门XORj+1的输出端口连接，第二输入端口与第j+1个同或门XNORj+1的输出端口连接，第三输入端口与上反向器组中的第cj个反向器的输出端口连接，其中，1≤j≤k-1；
cj的取值根据设计时给定的反馈多项式决定。
第j个同或门XNORj的第一输入端口与第j+1个同或门XNORj+1的输出端口连接，第二输入端口与第j+1个异或门XORj+1的输出端口连接，第三输入端口与下反向器组的第个cj反向器的输出端口连接；
第k个异或门XORk的第一输入端口与上反向器组中的第ck个反向器的输出端口连接，第二输入端口与上反向器组中的第r个反向器的输出端口连接，第三输入端口与自身的输出端口连接；
第k个同或门XNORk的第一输入端口与下反向器组中的第ck个反向器的输出端口连接，第二输入端口与下反向器组中的第r个反向器的输出端口连接，第三输入端口与自身的输出端口连接。
本发明具有如下优点如下：
1.生成的真随机数稳定性强、输出速率高。
本发明由于通过两个独立的斐波那契振荡环中的异或门进行连接来实现两个斐波那契振荡环之间的耦合，能够产生稳定的混沌振荡，利用该稳定的混沌振荡可产生稳定高速的真随机数。
2.本发明由于采用间隔采样样式的采样电路，即在两个距离最远的异或门和两个距离最远的同或门上进行采样，极大降低了采样信号的相关性，从而提高随机性。
3.本发明采用反馈多项式进行设计，由于不同反馈多项式对应着不同双耦合斐波那契振荡环，增加了设计的多样性和灵活性。
附图说明
图1为本发明的原理框图；
图2为本发明的电路结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用于解释本发明，并不用于限定本发明。
参照图1，本发明包括振荡电路、采样电路。其中振荡电路由若干个双耦合斐波那契振荡环构成，用于产生随机振荡信号；采样电路由若干个采样子电路构成，用于对振荡电路产生的随机振荡信号进行采样，该采样电路中采样子电路的输出经过异或作为该采样电路的输出端口，输出真随机数序列。
参照图2，对本发明的振荡电路和采样电路结构描述如下：
所述振荡电路，由若干个双耦合斐波那契振荡环构成，每个双耦合斐波那契振荡环包括：上、下两个反相器组、k个异或门XOR、k个同或门XNOR，k取决于设计时所给反馈多项式；
反馈多项式可以体现出振荡电路所具有的数学特性并且能形象地表示出振荡电路中逻辑门的连接方式。本设计所采用反馈多项式表示为其中fi为反馈多项式的系数，i为自变量x的次数，f0＝fr＝1，当0<i<r时，fi的值为1或0，r为反馈多项式的次数，r为不小于8的整数；
k为0<i<r中，所有反馈多项式系数fi中值为1的个数；
每个反向器组由r个反相器串联连接构成，即每个反相器的输出端除最后一个反相器外，均连接到下一个反相器的输入端；
每个异或门XOR和每个同或门XNOR均有三个输入端口和一个输出端口，且每个异或门XOR与每个同或门XNOR连接如下：
第j个异或门XORj的第一输入端口与第j+1个异或门XORj+1的输出端口连接，第j个异或门XORj的第二输入端口与第j+1个同或门XNORj+1的输出端口连接，第j个异或门XORj的第三输入端口与上反向器组中的第cj个反向器的输出端口连接，其中，1≤j≤k-1；
第j个同或门XNORj的第一输入端口与第j+1个同或门XNORj+1的输出端口连接，第j个同或门XNORj的第二输入端口与第j+1个异或门XORj+1的输出端口连接，第j个同或门XNORj的第三输入端口与下反向器组的第个cj反向器的输出端口连接；
第k个异或门XORk的第一输入端口与上反向器组中的第ck个反向器的输出端口连接，第k个异或门XORk的第二输入端口与上反向器组中的第r个反向器的输出端口连接，第k个异或门XORk的第三输入端口与自身的输出端口连接；
第k个同或门XNORk的第一输入端口与下反向器组中的第ck个反向器的输出端口连接，第k个同或门XNORk的第二输入端口与下反向器组中的第r个反向器的输出端口连接，第k个同或门XNORk的第三输入端口与自身的输出端口连接。
上述cj、ck的取值决于设计时所采用的反馈多项式；
本设计所采用反馈多项式表示为其中fi为反馈多项式的系数，i为自变量x的次数，f0＝fr＝1，当0<i<r时，fi的值为1或0，r为反馈多项式的次数，r为不小于8的整数；
将所有值为1的反馈多项式系数fi的下标i按照从小到大排列成一个序列，可表示为c1、c2、..cj、..ck，其中cj为这个序列中的第j个数的值。
所述采样电路，由若干个采样子电路和一个异或门即第k+2异或门XORk+2构成。
该每个采样子电路包括：四个D触发器，分别是第一D触发器D1、第二D触发器D2、第三D触发器D3、第四D触发器D4和1个异或门即第k+1异或门XORk+1。这四个D触发器分别与振荡电路中的双耦合斐波那契振荡环中的四个异或门相连，即第一触发器D1的输入为第一异或门XOR1的输出，第二触发器D2的输入为第一异或门XNOR1的输出，第三触发器D3的输入为第k异或门XORk的输出，第四触发器D4的输入为第k同或门XNORk的输出；该四个D触发器的输出作为第k+1异或门XORk+1的输入，第k+1异或门XOR k+1的输出作为采样电路子电路的输出，所有采样子电路的输出作为第k+2异或门XOR k+2的输入，第k+2异或门XORk+2输出是整个真随机数发生器的输出，该四个D触发器、第k+1异或门XOR k+1、第k+2异或门XOR k+2均由外部时钟电路提供的时钟CLK来控制，时钟CLK的最大频率为200MHz。
实施例：
本实例中采用反馈多项式：f(x)＝1+x+x3+x5+x13+x16，其等价于反馈多项式中f0＝fr＝1，当0<i<r时，其反馈多项式系数f1＝f3＝f5＝f13＝1，该反馈多项式系数中值为1的系数的个数有4个，即k为4；
将系数值为1的反馈多项式系数fi的下标i按照从小到大排列成的序列c1、c2、..cj、..ck，即为1、3、5、13；
根据以上所给的反馈多项式：f(x)＝1+x+x3+x5+x13+x16，设计振荡电路的每个耦合斐波那契振荡环包括：上、下各有16个反向器的两个反向器组、四个异或门即第一异或门XOR1、第二异或门XOR2、第三异或门XOR3、第四异或门XOR4和四个同或门即第一同或门XNOR1、第二同或门XNOR2、第三同或门XNOR3、第四同或门XNOR4，每个异或门XOR与每个同或门XNOR连接如下：
第一异或门XOR1的第一输入端口与第二异或门XOR2的输出端口连接，第一异或门XOR1的第二输入端口与第二同或门XNOR2的输出端口连接，第一异或门XOR1的第三输入端口与上反向器组中的第1个反向器的输出端口连接；
第一同或门XNOR1的第一输入端口与第二同或门XNOR2的输出端口连接，第一同或门XNOR1的第二输入端口与第二异或门XOR2的输出端口连接，第一同或门XNOR1的第三输入端口与下反向器组中的第1个反向器的输出端口连接；
第二异或门XOR2的第一输入端口与第三异或门XOR3的输出端口连接，第二异或门XOR2的第二输入端口与第三同或门XNOR3的输出端口连接，第二异或门XOR2的第三输入端口与上反向器组中的第3个反向器的输出端口连接；
第二同或门XNOR2的第一输入端口与第三同或门XNOR3的输出端口连接，第二同或门XNOR2的第二输入端口与第三异或门XOR3的输出端口连接，第二同或门XNOR2的第三输入端口与下反向器组中的第3个反向器的输出端口连接；
第三异或门XOR3的第一输入端口与第四异或门XOR4的输出端口连接，第三异或门XOR3的第二输入端口与第四同或门XNOR4的输出端口连接，第三异或门XOR3的第三输入端口与上反向器组中的第5个反向器的输出端口连接；
第三同或门XNOR3的第一输入端口与第四同或门XNOR4的输出端口连接，第三同或门XNOR3的第二输入端口与第四异或门XOR4的输出端口连接，第三同或门XNOR3的第三输入端口与下反向器组中的第5个反向器的输出端口连接；
第四异或门XOR4的第一输入端口与上反向器组中的第13个反向器的输出端口连接，第四异或门XOR4的第二输入端口与上反向器组中的第16个反向器的输出端口连接，第四异或门XOR4的第三输入端口与自身的输出端口连接；
第四同或门XNOR4的第一输入端口与下反向器组中的第13个反向器的输出端口连接，第四同或门XNOR4的第二输入端口与下反向器组中的第16个反向器的输出端口连接，第四同或门XNOR4的第三输入端口与自身的输出端口连接。
采样子电路的四个D触发器在100MHZ频率的外部时钟驱动下分别对振荡电路中的双耦合斐波那契振荡环中的四个异或门进行采样，即第一触发器D1在100MHZ频率的外部时钟驱动下对第一异或门XOR1进行采样，第二触发器D2在100MHZ频率的外部时钟驱动下对第一异或门XNOR1进行采样，第三触发器D3在100MHZ频率的外部时钟驱动下对第四异或门XOR4进行采样，第四触发器D4在100MHZ频率的外部时钟驱动下对第四同或门XNOR4进行采样；该四个D触发器采样结果经过第五异或门XOR5异或作为采样电路子电路的输出，所有采样子电路的输出经过第六异或门XOR6异或输出产生1000组1M的真随机序列。
本发明的效果可通过以下测试进行说明：
1、测试方法：
采用美国国家标准和技术研究所NIST提供的SP800-22随机数检测标准对上述本实例产生的1000组1M的真随机序列的随机性进行检测，该检测标准包含15项检测内容，每一项检测产生的检测结果中包含一个P-value值和一个通过率Propotion值。当P-value值不低于0.001且通过率值不低于0.9806，表示该项检测内容通过。
2、检测结果：
对用本实例产生的1000组1M的真随机序列，用美国国家标准和技术研究所NIST提供的SP800-22随机数检测标准进行检测，结果如表1
表1测试结果
Statistical Test P-value Propotion Result
Frequence 0.659937 0.9902 Pass
BlockFrequence 0.350368 0.9922 Pass
CumulativeSums 0.784843 0.9883 Pass
Runs 0.681807 0.9873 Pass
LongestRun 0.918651 0.9873 Pass
Rank 0.549642 0.9922 Pass
FFT 0.363621 0.9902 Pass
OverlappingTemplate 0.491928 0.9902 Pass
Universal 0.703826 0.9883 Pass
LinearComplexity 0.212153 0.9883 Pass
ApproximateEntropy 0.440591 0.9922 Pass
Serial 0.280016 0.9912 Pass
NonOverlappingTemplate 0.191187 0.9873 Pass
RandomExcursions 0.228806 0.9881 Pass
RandomExcursionsVariant 0.484628 0.9898 Pass
从表1可见，本实例产生的真随机序列每项指标均达到了随机数的要求标准，表明本实例产生的随机数具有良好的随机性。
上述实例仅用具体实施说明本发明的实现方法，在此基础上可以有多种变形，这种基于本发明的结构变化均包含在本发明的保护范围之内。

Claims (9)

1.基于双耦合斐波那契振荡环的真随机数发生器，包括：
振荡电路，用于产生具有随机相位偏移的随机振荡信号；
采样电路，用于对振荡电路产生的随机振荡信号进行采样，将连续模拟信号转化为离散数字信号进行输出；
其特征在于：
所述振荡电路，包括：
若干个相同的双耦合斐波那契振荡环构成，其中：
每个双耦合斐波那契振荡环，包括上下两个反相器组、k个异或门XOR和k个同或门XNOR，k的取值根据设计时给定的反馈多项式确定；
每个反向器组由r个反相器串联连接构成，即每个反相器的输出端除最后一个反相器外，均连接到下一个反相器的输入端，r为设计时给定的反馈多项式的次数；
每个异或门XOR和每个同或门XNOR均有三个输入端口和一个输出端口，每个异或门XOR与每个同或门XNOR连接如下：
第j个异或门XORj的第一输入端口与第j+1个异或门XORj+1的输出端口连接，第二输入端口与第j+1个同或门XNORj+1的输出端口连接，第三输入端口与上反向器组中的第cj个反向器的输出端口连接，其中，1≤j≤k-1，cj的取值根据设计时给定的反馈多项式决定；
第j个同或门XNORj 的第一输入端口与第j+1个同或门XNORj+1的输出端口连接，第二输入端口与第j+1个异或门XORj+1的输出端口连接，第三输入端口与下反向器组的第个cj反向器的输出端口连接；
第k个异或门XORk的第一输入端口与上反向器组中的第ck个反向器的输出端口连接，第二输入端口与上反向器组中的第r个反向器的输出端口连接，第三输入端口与自身的输出端口连接；
第k个同或门XNORk的第一输入端口与下反向器组中的第ck个反向器的输出端口连接，第二输入端口与下反向器组中的第r个反向器的输出端口连接，第三输入端口与自身的输出端口连接，其中ck的取值根据设计时给定的反馈多项式确定。
2.根据权利要求1所述的基于双耦合斐波那契振荡环的真随机数发生器，其特征在于：所述的反馈多项式，其表示为其中fi为反馈多项式的系数，i为自变量x的次数，f0＝fr＝1；当0<i<r时，fi＝1或0，r为不小于8的整数。
3.根据权利要求1所述的基于双耦合斐波那契振荡环的真随机数发生器，其特征在于：k的取值根据设计时给定的反馈多项式确定，其确定如下：
所述的反馈多项式，其表示为其中fi为反馈多项式的系数，i为自变量x的次数，f0＝fr＝1，当0<i<r时，fi的值为1或0，r为不小于8的整数；
k的值为当0<i<r时，所有反馈多项式系数fi中值为1的个数。
4.根据权利要求1所述的基于双耦合斐波那契振荡环的真随机数发生器，其特征在于：cj，ck取值根据设计时给定的反馈多项式确定，其确定如下：
所述的反馈多项式，其表示为其中fi为反馈多项式的第i系数，i为自变量x的次数，f0＝fr＝1，当0<i<r时，fi的值为1或0，r为不小于8的整数；
将所有值为1的反馈多项式系数fi的下标i按照从小到大排列成一个序列，其可表示为c1、c2、..cj、..ck，其中cj表示这个序列中第j个数的值，1≤j≤k-1，k为0<i<r中所有反馈多项式系数fi中值为1的个数。
5.根据权利要求1所述的基于双耦合斐波那契振荡环的真随机数发生器，其特征在于：
所述若干反相器，利用FPGA的基本可编程逻辑单元实现，该逻辑单元由反向查找表LUT和寄存器组成，通过查找表实现反向器纯数字逻辑，通过寄存器保存数字状态。
6.根据权利要求1所述的基于双耦合斐波那契振荡环的真随机数发生器，其特征在于：
所述若干异或门，利用FPGA的基本可编程逻辑单元实现，该逻辑单元由异或查找表LUT和寄存器组成，通过查找表实现异或纯数字逻辑，通过寄存器保存数字状态。
7.根据权利要求1所述的基于双耦合斐波那契振荡环的真随机数发生器，其特征在于：
所述若干同或门，利用FPGA的基本可编程逻辑单元实现，该逻辑单元由同或查找表LUT和寄存器组成，通过查找表实现同或纯数字逻辑，通过寄存器保存数字状态。
8.根据权利要求1所述的基于双耦合斐波那契振荡环的真随机数发生器，其特征在于：所述采样电路由若干个采样子电路构成，每个采样子电路由四个D触发器D1、D2、D3、D4和1个异或门即第k+1异或门XORk+1组成，这四个D触发器分别与振荡电路中的四个异或门相连，即第一触发器D1的输入为第一异或门XOR1的输出，第二触发器D2的输入为第一同或门XNOR1的输出，第三触发器D3的输入为第k个异或门XORk的输出，第四触发器D4的输入为第k同或门XNORk的输出；该四个D触发器D1、D2、D3、D4的输出作为第k+1异或门XORk+1的输入，第k+1个异或门XORk+1的输出作为采样电路子模块的输出。
9.根据权利要求8所述的基于双耦合斐波那契振荡环的真随机数发生器，其特征在于：四个D触发器D1、D2、D3、D4和第k+1异或门XORk+1由相同的时钟来控制，该时钟由外部时钟电路提供。
CN201610664871.2A 2016-08-12 2016-08-12 基于双耦合斐波那契振荡环的真随机数生成器 Active CN106201436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610664871.2A CN106201436B (zh) 2016-08-12 2016-08-12 基于双耦合斐波那契振荡环的真随机数生成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610664871.2A CN106201436B (zh) 2016-08-12 2016-08-12 基于双耦合斐波那契振荡环的真随机数生成器

Publications (2)

Publication Number Publication Date
CN106201436A CN106201436A (zh) 2016-12-07
CN106201436B true CN106201436B (zh) 2018-08-31

Family

ID=57515433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610664871.2A Active CN106201436B (zh) 2016-08-12 2016-08-12 基于双耦合斐波那契振荡环的真随机数生成器

Country Status (1)

Country Link
CN (1) CN106201436B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107918535B (zh) * 2017-11-17 2021-02-19 宁波大学 一种在fpga上实现的亚稳态真随机数发生器
CN108345446B (zh) * 2018-03-08 2021-08-10 太原理工大学 一种高速随机数产生方法及装置
CN111538475B (zh) * 2020-03-25 2023-06-23 上海交通大学 基于fpga的真随机数发生器构建***及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751240A (zh) * 2008-12-04 2010-06-23 北京中电华大电子设计有限责任公司 一种比较相等电阻热噪声的真随机数发生器电路
CN101819515A (zh) * 2010-02-08 2010-09-01 清华大学 基于环型振荡器的真随机数发生电路及真随机数发生器
CN102130667A (zh) * 2011-01-18 2011-07-20 浙江大学 一种数字真随机振荡信号发生器
CN102375722A (zh) * 2010-08-09 2012-03-14 中国科学技术大学 一种真随机数生成方法及发生器
CN103049242A (zh) * 2012-12-04 2013-04-17 清华大学 数字式真随机数发生器电路
CN103885747A (zh) * 2014-02-27 2014-06-25 浙江大学 低功耗随机数发生器
CN105426159A (zh) * 2015-12-22 2016-03-23 上海爱信诺航芯电子科技有限公司 一种基于数字电路的真随机数发生器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751240A (zh) * 2008-12-04 2010-06-23 北京中电华大电子设计有限责任公司 一种比较相等电阻热噪声的真随机数发生器电路
CN101819515A (zh) * 2010-02-08 2010-09-01 清华大学 基于环型振荡器的真随机数发生电路及真随机数发生器
CN102375722A (zh) * 2010-08-09 2012-03-14 中国科学技术大学 一种真随机数生成方法及发生器
CN102130667A (zh) * 2011-01-18 2011-07-20 浙江大学 一种数字真随机振荡信号发生器
CN103049242A (zh) * 2012-12-04 2013-04-17 清华大学 数字式真随机数发生器电路
CN103885747A (zh) * 2014-02-27 2014-06-25 浙江大学 低功耗随机数发生器
CN105426159A (zh) * 2015-12-22 2016-03-23 上海爱信诺航芯电子科技有限公司 一种基于数字电路的真随机数发生器

Also Published As

Publication number Publication date
CN106201436A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
CN106293616B (zh) 基于时延反馈振荡器的真随机数生成器
CN106201436B (zh) 基于双耦合斐波那契振荡环的真随机数生成器
CN103051442B (zh) 采用Feistel-PG结构的密码装置及加密方法
WO2019195953A1 (zh) 一种基于二输入异或门低功耗随机数产生装置
Sun et al. A pipelined CRC calculation using lookup tables
Wong et al. Composite field GF (((22) 2) 2) Advanced Encryption Standard (AES) S-box with algebraic normal form representation in the subfield inversion
CN105138307A (zh) 一种基于相位噪声的可集成真随机数产生方法及装置
CN205015881U (zh) 一种基于相位噪声的可集成真随机数产生装置
Nozaki et al. Performance evaluation of unrolled cipher based Glitch PUF implemented on Virtex-7
CN106293615B (zh) 基于全连网络的真随机数生成器
Fu et al. Low-cost hardware implementation of SM4 based on composite field
Zhao et al. High throughput implementation of SMS4 on FPGA
CN110750233B (zh) 一种基于逻辑门非对称自治布尔网络的随机数发生器
Chen et al. Lightweight design of SM4 algorithm and realization of threshold scheme
CN106325814B (zh) 基于双环耦合振荡电路的真随机数生成器
Oukili et al. FPGA implementation of Data Encryption Standard using time variable permutations
CN105553647A (zh) 基于非线性循环移位寄存器的轻量级流密码技术lsnr2
Limnaios et al. Lightweight efficient simeck32/64 crypto-core designs and implementations, for iot security
Aditya et al. Implementation of High-Performance AES Crypto Processor for Green Communication
Kamble et al. Hardware implementations of LBlock and XXTEA lightweight block ciphers for resource-constrained IoT application
Abd El-Latif et al. Fpga implementation of the pipelined data encryption standard (des) based on variable time data permutation
TW201039231A (en) A normal distributed random number generator by using the CLT and the random number generating method thereof
Pan et al. The Research of Chaos-based SMS Encryption in Mobile Phone
Bahjat et al. Improvement majority function in A5/1 stream cipher algorithm
Sakthivel et al. Low power high throughput reconfigurable stream cipher hardware VLSI architectures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant