CN109087981A - 一种防漏电led芯片及其制作方法 - Google Patents
一种防漏电led芯片及其制作方法 Download PDFInfo
- Publication number
- CN109087981A CN109087981A CN201810999618.1A CN201810999618A CN109087981A CN 109087981 A CN109087981 A CN 109087981A CN 201810999618 A CN201810999618 A CN 201810999618A CN 109087981 A CN109087981 A CN 109087981A
- Authority
- CN
- China
- Prior art keywords
- layer
- exposed region
- insulating layer
- side wall
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 12
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 12
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 12
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 12
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000002035 prolonged effect Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000004615 ingredient Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种防漏电LED芯片,包括发光结构,设于第二半导体层上的透明导电层;设于第一半导体层上的第一电极,设于透明导电层上的第二电极;绝缘层,所述绝缘层覆盖在第一裸露区域的表面和侧壁、第二裸露区域的表面和侧壁、第一电极的侧壁、以及第二电极的侧壁;其中,所述绝缘层包括第一绝缘层和第二绝缘层,第一绝缘层由SiO2制成,第二绝缘层由SiN制成。本发明在发光结构的侧壁设置绝缘层,防止芯片与焊线接触而发生短路漏电。相应地,本发明还提供了一种防漏电LED芯片的制作方法。
Description
技术领域
本发明涉及发光二极管技术领域,尤其涉及一种防漏电LED芯片及其制作方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件,LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。
其中,LED芯片在封装过程中,封装方式、封装材料、封装环境等因素均对LED芯片的性能产生较大的影响。在LED芯片的封装过程中,封装焊线过程中使用的线材一般为金属线材,焊线在制程过程中容易出现塌线,接触到LED芯片的侧边,由于传统LED芯片的侧边没有保护结构,外延层直接裸露出来,因此LED芯片在通电后,焊线塌陷接触LED芯片的侧边形成短路漏电。
现有技术只能通过改变封装过程中的LED芯片的排布设计,尽量避免塌线接触到LED芯片的侧边,无法根本解决塌线接触后芯片漏电的问题。
发明内容
本发明所要解决的技术问题在于,提供一种防漏电LED芯片,在发光结构的侧壁形成保护结构,防止芯片与焊线接触而发生短路漏电。
本发明所要解决的技术问题在于,提供一种防漏电LED芯片的制作方法,在发光结构的侧壁形成保护结构,防止芯片与焊线接触而发生短路漏电。
为了解决上述技术问题,本发明提供了一种防漏电LED芯片的制作方法,包括:
提供发光结构,所述发光结构包括衬底,设于衬底上的外延层,所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层,位于外延层边缘的第一裸露区域,以及与第一裸露区域连通的第二裸露区域,其中,第一裸露区域贯穿第二半导体层、有源层和第一半导体层并延伸至衬底表面,第二裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层;
在第二半导体层上形成透明导电层;
在第一半导体层上形成第一电极,在透明导电层上形成第二电极,得到LED晶圆;
在LED晶圆上形成绝缘层,所述绝缘层覆盖在第一裸露区域的表面和侧壁、第二裸露区域的表面和侧壁、第一电极的侧壁、以及第二电极的侧壁;
其中,所述绝缘层包括第一绝缘层和第二绝缘层,第一绝缘层由SiO2制成,第二绝缘层由SiN制成。
作为上述方案的改进,所述发光结构的制作方法包括:
提供衬底;
在衬底表面形成外延层,所述外延层包括设于衬底上的第一半导体层,设于第一半导体层上的有源层、以及设于有源层上的第二半导体层;
对所述外延层的边缘进行刻蚀,形成贯穿第二半导体层、有源层和第一半导体层并延伸至衬底表面的第一裸露区域;
对靠近第一裸露区域的外延层进行刻蚀,形成贯穿第二半导体层和有源层并延伸至第一半导体层的第二裸露区域。
作为上述方案的改进,第一裸露区域和第二裸露区域的侧壁具有预设的倾斜角度。
作为上述方案的改进,第一裸露区域和第二裸露区域侧壁的倾斜角度为3-15度。
作为上述方案的改进,第一绝缘层的厚度为1000-3000埃,第二绝缘层的厚度为5000-10000埃。
作为上述方案的改进,所述绝缘层的制作方法包括:
采用等离子增强化学气相沉积工艺,通入SiO2,在LED晶圆上沉积形成第一绝缘层,其中,第一绝缘层覆盖在第一裸露区域的表面和侧壁、第二裸露区域的表面和侧壁、第一电极的表面和侧壁、以及第二电极的表面和侧壁。
停止通入SiO2,并通入SiN,在第一绝缘层上沉积形成第二绝缘层;
对第二绝缘层和第一绝缘层进行刻蚀,将第一电极和第二电极裸露出来。
作为上述方案的改进,所述透明导电层的面积小于第二半导体层的面积。
相应地,本发明还提供了一种防漏电LED芯片,包括:
发光结构,所述发光结构包括衬底,设于衬底上的外延层,所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层,位于外延层边缘的第一裸露区域,以及与第一裸露区域连通的第二裸露区域,其中,第一裸露区域贯穿第二半导体层、有源层和第一半导体层并延伸至衬底表面,第二裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层;
设于第二半导体层上的透明导电层;
设于第一半导体层上的第一电极,设于透明导电层上的第二电极;
绝缘层,所述绝缘层覆盖在第一裸露区域的表面和侧壁、第二裸露区域的表面和侧壁、第一电极的侧壁、以及第二电极的侧壁;
其中,所述绝缘层包括第一绝缘层和第二绝缘层,第一绝缘层由SiO2制成,第二绝缘层由SiN制成。
作为上述方案的改进,第一裸露区域和第二裸露区域的侧壁具有预设的倾斜角度。
作为上述方案的改进,第一裸露区域和第二裸露区域侧壁的倾斜角度为3-15度。
实施本发明,具有如下有益效果:
1、本发明将外延层的边缘刻蚀至衬底,并在外延层的侧壁形成绝缘层,其中,绝缘层还延伸覆盖在衬底的表面和电极的侧壁,完全将LED晶圆保护起来,由于衬底本身由绝缘材料制成,因此本发明的芯片在后续封装打线时,即使封装金属线发生塌线而接触芯片的侧壁,也不会发生漏电。具体的,本发明的第一绝缘层首先将LED晶圆的侧壁保护起来,由于第二绝缘层由SiN制成,具有更高的绝缘性,同时第二绝缘层还可以提供阻力,避免焊线弯曲触碰到LED晶圆的边缘,进而避免芯片发生漏电。
2、由于第一绝缘层和第二绝缘层的成分不同,其刻蚀速率也不同。具体的,第二绝缘层的刻蚀速率慢于第一绝缘层的刻蚀速率,因此,绝缘层的表面会出现类似“屋檐状”断桥,有利于光线进行折射,从而提高芯片的出光效率。
附图说明
图1是本发明防漏电LED芯片的制作流程图;
图2a是本发明发光结构的示意图;
图2b是本发明形成透明导电层后的示意图;
图2c是本发明LED晶圆的示意图;
图2d是本发明防漏蓝LED芯片的结构示意图;
图3是本发明发光结构的制作流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详细描述。
参见图1,图1是本发明防漏电LED芯片的制作流程图,本发明提供的一种防漏电LED芯片的制作方法,包括以下步骤:
S101、提供发光结构,所述发光结构包括衬底、第一半导体层、有源层、第二半导体层、第一裸露区域以及第二裸露区域。
参见图2a,所述发光结构包括衬底10,设于衬底10上的外延层,所述外延层包括依次设于衬底10上的第一半导体层21、有源层22和第二半导体层23,位于外延层边缘的第一裸露区域24,以及与第一裸露区域24连通的第二裸露区域25。其中,第一裸露区域24贯穿第二半导体层23、有源层22和第一半导体层21并延伸至衬底10表面,第二裸露区域25贯穿第二半导体层23和有源层22并延伸到第一半导体层21。
参见图3,图3是本发明发光结构的制作流程图,所述发光结构的制作方法包括以下步骤:
S201、提供衬底。
所述衬底10的材料可以为蓝宝石、碳化硅或硅,也可以为其他半导体材料,本发明的衬底10优选为蓝宝石衬底。更优的,所述衬底10为图形化衬底。
S202、形成外延层,所述外延层包括第一半导体层、有源层和第二半导体层。
采用MOCVD设备在衬底10表面形成外延层,所述外延层包括设于衬底10上的第一半导体层21,设于第一半导体层21上的有源层22、以及设于有源层22上的第二半导体层23。
具体的,本发明提供的第一半导体层21为N型氮化镓基层,第二半导体层23为P型氮化镓基层,有源层22为MQW量子阱层。
需要说明的是,在本申请的其他实施例中,所述衬底10与所述第一半导体层21之间设有缓存冲层(图中未示出)。
S203、对所述外延层的边缘进行刻蚀,形成贯穿第二半导体层、有源层和第一半导体层并延伸至衬底表面的第一裸露区域。
采用光刻胶做掩膜,同时采用ICP(电感耦合等离子体)刻蚀工艺对外延层的边缘进行刻蚀,形成贯穿第二半导体层23、有源层22和第一半导体层21并延伸至衬底10表面的第一裸露区域24。
优选的,为了提高芯片的出光效率,所述第一裸露区域24的侧壁具有预设的倾斜角度。即,外延层的侧壁与衬底之间的夹角θ1。
本发明中的夹角θ1对芯片的亮度和绝缘层的形成起着重要的作用。优选的,第一裸露区域24侧壁的倾斜角度为3-15度。当倾斜角度小于3度时,绝缘层难以在第一裸露区域24的侧壁上形成,当倾斜角度大于15度时,会过度减少外延层的面积,降低芯片的亮度。
优选的,第一裸露区域24侧壁的倾斜角度为5-12度。
更优的,第一裸露区域24侧壁的倾斜角度为8-10度。
S204、对靠近第一裸露区域的外延层进行刻蚀,形成贯穿第二半导体层和有源层并延伸至第一半导体层的第二裸露区域。
采用光刻胶做掩膜,同时采用ICP(电感耦合等离子体)刻蚀工艺对靠近第一裸露区域24的外延层进行刻蚀,形成贯穿第二半导体层23和有源层22并延伸至第一半导体层21的第二裸露区域25,其中,第一裸露区域24与第二裸露区域25连通。
优选的,为了提高芯片的出光效率,所述第二裸露区域25的侧壁具有预设的倾斜角度。即,第二裸露区域25的侧壁与衬底之间的夹角θ2。
本发明中的夹角θ2对芯片的亮度和绝缘层的形成起着重要的作用。优选的,第二裸露区域25侧壁的倾斜角度为3-15度。当倾斜角度小于3度时,绝缘层难以在第二裸露区域24的侧壁上形成,当倾斜角度大于15度时,会过度减少外延层的面积,降低芯片的亮度。
优选的,第二裸露区域25侧壁的倾斜角度为5-12度。
更优的,第二裸露区域25侧壁的倾斜角度为8-10度。
S102、在第二半导体层上形成透明导电层。
参见图2b,采用电子束沉积工艺或磁控溅射工艺,在第二半导体层23的表面形成一层透明导电层30。
其中,所述透明导电层30的材质为铟锡氧化物,但不限于此。铟锡氧化物中铟和锡的比例为70-99:1-30。优选的,铟锡氧化物中铟和锡的比例为95:5。这样有利提高透明导电层的导电能力,防止载流子聚集在一起,还提高芯片的出光效率。
为了进一步防止芯片发生漏电,所述透明导电层30的面积小于第二半导体层23的面积,即,第二半导体层23四周表面裸露出来,由于透明导电层30与第二半导体层23之间具有台阶,这样更利于绝缘层附着在其上,使得绝缘层更好地将芯片保护起来,防止漏电。
S103、在第一半导体层上形成第一电极,在透明导电层上形成第二电极,得到LED晶圆。
参见图2c,采用电子束蒸镀工艺,在第一半导体层21的表面沉积金属形成第一电极41,在透明导电层30的表面沉积金属形成第二电极42。
为了提高芯片的光电性能,便于绝缘层附着在电极的侧壁上,防止芯片漏电,第一电极41和第二电极42的侧壁具有预设的倾斜角度,即,第一电极41的侧壁与第一半导体层21之间具有夹角θ3,第二电极42的侧壁与透明导电层30之间具有夹角θ3。优选的,夹角θ3的大小为2-8度。当夹角θ3小于度时,绝缘层难以在电极的侧壁上形成,当倾斜角度大于8度时,会过度减少电极的面积,影响芯片的电压。
优选的,所述第一电极41和第二电极42由Cr、Ti、Ni、Pt、Au和Sn中的一种或几种制成。
S104、在LED晶圆上形成绝缘层,所述绝缘层覆盖在第一裸露区域的表面和侧壁、第二裸露区域的表面和侧壁、第一电极的侧壁、以及第二电极的侧壁。
参见图2d,采用等离子增强化学气相沉积工艺,通入SiO2,在LED晶圆上沉积形成第一绝缘层51,其中,第一绝缘层51覆盖在第一裸露区域24的表面和侧壁、第二裸露区域25的表面和侧壁、第一电极41的表面和侧壁、以及第二电极42的表面和侧壁。
完成第一绝缘层51后,停止通入SiO2,并通入SiN,在第一绝缘层51上沉积形成第二绝缘层52。
完成第二绝缘层52后,对第二绝缘层52和第一绝缘层51进行刻蚀,将第一电极41和第二电极42裸露出来。
本发明将外延层的边缘刻蚀至衬底,并在外延层的侧壁形成绝缘层,其中,绝缘层还延伸覆盖在衬底的表面和电极的侧壁,完全将LED晶圆保护起来,由于衬底10本身由绝缘材料制成,因此本发明的芯片在后续封装打线时,即使封装金属线发生塌线而接触芯片的侧壁,也不会发生漏电。
具体的,本发明的第一绝缘层首先将LED晶圆的侧壁保护起来,由于第二绝缘层由SiN制成,具有更高的绝缘性,同时第二绝缘层还可以提供阻力,避免焊线弯曲触碰到LED晶圆的边缘,进而避免芯片发生漏电。
此外,由于第一绝缘层和第二绝缘层的成分不同,其刻蚀速率也不同。具体的,第二绝缘层的刻蚀速率慢于第一绝缘层的刻蚀速率,因此,绝缘层的表面会出现类似“屋檐状”断桥,有利于光线进行折射,从而提高芯片的出光效率。
需要说明的是,绝缘层的厚度对芯片的光电性能起着重要的作用。其中,第一绝缘层的厚度为1000-3000埃,第二绝缘层的厚度为5000-10000埃。当第一绝缘层的厚度小于1000埃,第二绝缘层的厚度小于5000埃时,打线时容易击穿绝缘层而使芯片漏电,当第一绝缘层的厚度大于3000埃,第二绝缘层的厚度大于10000埃时,绝缘层的厚度过厚,影响芯片出光。
优选的,第一绝缘层的厚度为1500-2500埃,第二绝缘层的厚度为6000-8000埃。
更优的,第一绝缘层的厚度为1800-2100埃,第二绝缘层的厚度为6500-7500埃。
在本发明的其他实施例中,所述绝缘层还覆盖在裸露出来的第二半导体层上。
相应地,本发明还提供了一种防漏电LED芯片,如图2d所示,包括发光结构,所述发光结构包括衬底10,设于衬底10上的外延层,所述外延层包括依次设于衬底10上的第一半导体层21、有源层22和第二半导体层23,位于外延层边缘的第一裸露区域24,以及与第一裸露区域24连通的第二裸露区域25,其中,第一裸露区域24贯穿第二半导体层23、有源层22和第一半导体层21并延伸至衬底10表面,第二裸露区域26贯穿第二半导体层23和有源层22并延伸至第一半导体层21;设于第二半导体层23上的透明导电层30;设于第一半导体层21上的第一电极41,设于透明导电层30上的第二电极42;绝缘层,所述绝缘层覆盖在第一裸露区域24的表面和侧壁、第二裸露区域25的表面和侧壁、第一电极41的侧壁、以及第二电极42的侧壁;其中,所述绝缘层包括第一绝缘层51和第二绝缘层52,第一绝缘层51由SiO2制成,第二绝缘层52由SiN制成。
本发明的绝缘层覆不仅盖在外延层的侧壁,还延伸覆盖在衬底的表面和电极的侧壁,完全将芯片保护起来,由于衬底10本身由绝缘材料制成,因此本发明的芯片在后续封装打线时,即使封装金属线发生塌线而接触芯片的侧壁,也不会发生漏电。
具体的,本发明的第一绝缘层首先将芯片的侧壁保护起来,由于第二绝缘层由SiN制成,不仅具有更高的绝缘性,同时第二绝缘层还可以提供阻力,避免焊线弯曲触碰到LED晶圆的边缘,进而避免芯片发生漏电。
此外,由于第一绝缘层和第二绝缘层的成分不同,其刻蚀速率也不同。具体的,第二绝缘层的刻蚀速率慢于第一绝缘层的刻蚀速率,因此,绝缘层的表面会出现类似“屋檐状”断桥,有利于光线进行折射,从而提高芯片的出光效率。
需要说明的是,绝缘层的厚度对芯片的光电性能起着重要的作用。其中,第一绝缘层的厚度为1000-3000埃,第二绝缘层的厚度为5000-10000埃。当第一绝缘层的厚度小于1000埃,第二绝缘层的厚度小于5000埃时,打线时容易击穿绝缘层而使芯片漏电,当第一绝缘层的厚度大于3000埃,第二绝缘层的厚度大于10000埃时,绝缘层的厚度过厚,影响芯片出光。
优选的,第一绝缘层的厚度为1500-2500埃,第二绝缘层的厚度为6000-8000埃。
更优的,第一绝缘层的厚度为1800-2100埃,第二绝缘层的厚度为6500-7500埃。
在本发明的其他实施例中,所述绝缘层还覆盖在裸露出来的第二半导体层上。
所述衬底10的材料可以为蓝宝石、碳化硅或硅,也可以为其他半导体材料,本发明的衬底10优选为蓝宝石衬底。更优的,所述衬底10为图形化衬底。
所述外延层包括设于衬底10上的第一半导体层21,设于第一半导体层21上的有源层22、以及设于有源层22上的第二半导体层23。
具体的,本发明提供的第一半导体层21为N型氮化镓基层,第二半导体层23为P型氮化镓基层,有源层22为MQW量子阱层。
需要说明的是,在本申请的其他实施例中,所述衬底10与所述第一半导体层21之间设有缓存冲层(图中未示出)。
优选的,为了提高芯片的出光效率,所述第一裸露区域24的侧壁具有预设的倾斜角度。即,外延层的侧壁与衬底之间的夹角θ1。
本发明中的夹角θ1对芯片的亮度和绝缘层的形成起着重要的作用。优选的,第一裸露区域24侧壁的倾斜角度为3-15度。当倾斜角度小于3度时,绝缘层难以在第一裸露区域24的侧壁上形成,当倾斜角度大于15度时,会过度减少外延层的面积,降低芯片的亮度。
优选的,第一裸露区域24侧壁的倾斜角度为5-12度。
更优的,第一裸露区域24侧壁的倾斜角度为8-10度。
进一步地,为了提高芯片的出光效率,所述第二裸露区域25的侧壁具有预设的倾斜角度。即,第二裸露区域25的侧壁与衬底之间的夹角θ2。
本发明中的夹角θ2对芯片的亮度和绝缘层的形成起着重要的作用。优选的,第二裸露区域25侧壁的倾斜角度为3-15度。当倾斜角度小于3度时,绝缘层难以在第二裸露区域24的侧壁上形成,当倾斜角度大于15度时,会过度减少外延层的面积,降低芯片的亮度。
优选的,第二裸露区域25侧壁的倾斜角度为5-12度。
更优的,第二裸露区域25侧壁的倾斜角度为8-10度。
为了进一步防止芯片发生漏电,所述透明导电层30的面积小于第二半导体层23的面积,即,第二半导体层23四周表面裸露出来,由于透明导电层30与第二半导体层23之间具有台阶,这样更利于绝缘层附着在其上,使得绝缘层更好地将芯片保护起来,防止漏电。
为了提高芯片的光电性能,便于绝缘层附着在电极的侧壁上,防止芯片漏电,第一电极41和第二电极42的侧壁具有预设的倾斜角度,即,第一电极41的侧壁与第一半导体层21之间具有夹角θ3,第二电极42的侧壁与透明导电层30之间具有夹角θ3。优选的,夹角θ3的大小为2-8度。当夹角θ3小于度时,绝缘层难以在电极的侧壁上形成,当倾斜角度大于8度时,会过度减少电极的面积,影响芯片的电压。
优选的,所述第一电极41和第二电极42由Cr、Ti、Ni、Pt、Au和Sn中的一种或几种制成。
以上所揭露的仅为本发明一种较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。
Claims (10)
1.一种防漏电LED芯片的制作方法,其特征在于,包括:
提供发光结构,所述发光结构包括衬底,设于衬底上的外延层,所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层,位于外延层边缘的第一裸露区域,以及与第一裸露区域连通的第二裸露区域,其中,第一裸露区域贯穿第二半导体层、有源层和第一半导体层并延伸至衬底表面,第二裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层;
在第二半导体层上形成透明导电层;
在第一半导体层上形成第一电极,在透明导电层上形成第二电极,得到LED晶圆;
在LED晶圆上形成绝缘层,所述绝缘层覆盖在第一裸露区域的表面和侧壁、第二裸露区域的表面和侧壁、第一电极的侧壁、以及第二电极的侧壁;
其中,所述绝缘层包括第一绝缘层和第二绝缘层,第一绝缘层由SiO2制成,第二绝缘层由SiN制成。
2.如权利要求1所述的防漏电LED芯片的制作方法,其特征在于,所述发光结构的制作方法包括:
提供衬底;
在衬底表面形成外延层,所述外延层包括设于衬底上的第一半导体层,设于第一半导体层上的有源层、以及设于有源层上的第二半导体层;
对所述外延层的边缘进行刻蚀,形成贯穿第二半导体层、有源层和第一半导体层并延伸至衬底表面的第一裸露区域;
对靠近第一裸露区域的外延层进行刻蚀,形成贯穿第二半导体层和有源层并延伸至第一半导体层的第二裸露区域。
3.如权利要求2所述的防漏电LED芯片的制作方法,其特征在于,第一裸露区域和第二裸露区域的侧壁具有预设的倾斜角度。
4.如权利要求3所述的防漏电LED芯片的制作方法,其特征在于,第一裸露区域和第二裸露区域侧壁的倾斜角度为3-15度。
5.如权利要求1所述的防漏电LED芯片的制作方法,其特征在于,第一绝缘层的厚度为1000-3000埃,第二绝缘层的厚度为5000-10000埃。
6.如权利要求1所述的防漏电LED芯片的制作方法,其特征在于,所述绝缘层的制作方法包括:
采用等离子增强化学气相沉积工艺,通入SiO2,在LED晶圆上沉积形成第一绝缘层,其中,第一绝缘层覆盖在第一裸露区域的表面和侧壁、第二裸露区域的表面和侧壁、第一电极的表面和侧壁、以及第二电极的表面和侧壁。
停止通入SiO2,并通入SiN,在第一绝缘层上沉积形成第二绝缘层;
对第二绝缘层和第一绝缘层进行刻蚀,将第一电极和第二电极裸露出来。
7.如权利要求1所述的防漏电LED芯片的制作方法,其特征在于,所述透明导电层的面积小于第二半导体层的面积。
8.一种防漏电LED芯片,其特征在于,包括:
发光结构,所述发光结构包括衬底,设于衬底上的外延层,所述外延层包括依次设于衬底上的第一半导体层、有源层和第二半导体层,位于外延层边缘的第一裸露区域,以及与第一裸露区域连通的第二裸露区域,其中,第一裸露区域贯穿第二半导体层、有源层和第一半导体层并延伸至衬底表面,第二裸露区域贯穿第二半导体层和有源层并延伸至第一半导体层;
设于第二半导体层上的透明导电层;
设于第一半导体层上的第一电极,设于透明导电层上的第二电极;
绝缘层,所述绝缘层覆盖在第一裸露区域的表面和侧壁、第二裸露区域的表面和侧壁、第一电极的侧壁、以及第二电极的侧壁;
其中,所述绝缘层包括第一绝缘层和第二绝缘层,第一绝缘层由SiO2制成,第二绝缘层由SiN制成。
9.如权利要求8所述的防漏电LED芯片,其特征在于,第一裸露区域和第二裸露区域的侧壁具有预设的倾斜角度。
10.如权利要求9所述的防漏电LED芯片,其特征在于,第一裸露区域和第二裸露区域侧壁的倾斜角度为3-15度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810999618.1A CN109087981B (zh) | 2018-08-30 | 2018-08-30 | 一种防漏电led芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810999618.1A CN109087981B (zh) | 2018-08-30 | 2018-08-30 | 一种防漏电led芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109087981A true CN109087981A (zh) | 2018-12-25 |
CN109087981B CN109087981B (zh) | 2024-02-20 |
Family
ID=64795204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810999618.1A Active CN109087981B (zh) | 2018-08-30 | 2018-08-30 | 一种防漏电led芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109087981B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110165034A (zh) * | 2019-03-11 | 2019-08-23 | 佛山市国星半导体技术有限公司 | 一种高亮度led芯片及其制备方法和封装方法 |
CN110943150A (zh) * | 2019-12-23 | 2020-03-31 | 佛山市国星半导体技术有限公司 | 一种抗水解led芯片及其制作方法 |
WO2020211145A1 (zh) * | 2019-04-17 | 2020-10-22 | 深圳市华星光电半导体显示技术有限公司 | 一种发光元件及其制作方法、阵列基板 |
CN114551676A (zh) * | 2022-03-18 | 2022-05-27 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104681576B (zh) * | 2015-03-04 | 2018-03-20 | 扬州中科半导体照明有限公司 | 一种具有双绝缘层的发光二极管阵列及其生产方法 |
CN208781883U (zh) * | 2018-08-30 | 2019-04-23 | 佛山市国星半导体技术有限公司 | 一种防漏电led芯片 |
-
2018
- 2018-08-30 CN CN201810999618.1A patent/CN109087981B/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110165034A (zh) * | 2019-03-11 | 2019-08-23 | 佛山市国星半导体技术有限公司 | 一种高亮度led芯片及其制备方法和封装方法 |
CN110165034B (zh) * | 2019-03-11 | 2024-05-14 | 佛山市国星半导体技术有限公司 | 一种高亮度led芯片及其制备方法和封装方法 |
WO2020211145A1 (zh) * | 2019-04-17 | 2020-10-22 | 深圳市华星光电半导体显示技术有限公司 | 一种发光元件及其制作方法、阵列基板 |
CN110943150A (zh) * | 2019-12-23 | 2020-03-31 | 佛山市国星半导体技术有限公司 | 一种抗水解led芯片及其制作方法 |
CN114551676A (zh) * | 2022-03-18 | 2022-05-27 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109087981B (zh) | 2024-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106340576B (zh) | 发光元件及发光装置 | |
CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
CN109087981A (zh) | 一种防漏电led芯片及其制作方法 | |
CN208637453U (zh) | 一种高亮度倒装led芯片 | |
CN208400886U (zh) | 一种倒装led芯片和led器件 | |
CN108987557A (zh) | 一种倒装led芯片及其制作方法、led器件 | |
CN102044609B (zh) | 半导体发光器件及其制造方法 | |
CN107863434A (zh) | 一种具有绝缘保护结构的高亮倒装led芯片及其制作方法 | |
CN103219352B (zh) | 阵列式结构的led组合芯片及其制作方法 | |
CN103515504A (zh) | 一种led芯片及其加工工艺 | |
CN108400227B (zh) | 一种倒装led芯片及其制作方法 | |
CN108878599A (zh) | 一种倒装led芯片及其制作方法 | |
CN106159057A (zh) | Led芯片及其制作方法 | |
WO2015003564A1 (zh) | 一种氮化镓基发光二极管及其制作方法 | |
CN109004068A (zh) | 一种抗金属迁移的led芯片及其制作方法 | |
CN108172674A (zh) | 一种倒装led芯片及其制作方法 | |
CN208400877U (zh) | 一种薄膜倒装led芯片 | |
CN208781883U (zh) | 一种防漏电led芯片 | |
CN108305921B (zh) | 一种垂直结构led芯片及其制备方法 | |
CN208400865U (zh) | 一种倒装led芯片 | |
CN105336829B (zh) | 倒装发光二极管结构及其制作方法 | |
CN108336207B (zh) | 一种高可靠性led芯片及其制作方法 | |
CN109545935A (zh) | 一种高亮度led芯片及其制作方法 | |
CN103647010B (zh) | 一种大功率led芯片的制作方法 | |
CN106848006A (zh) | 倒装led芯片及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |