CN106158761B - 电力用半导体装置 - Google Patents

电力用半导体装置 Download PDF

Info

Publication number
CN106158761B
CN106158761B CN201610320016.XA CN201610320016A CN106158761B CN 106158761 B CN106158761 B CN 106158761B CN 201610320016 A CN201610320016 A CN 201610320016A CN 106158761 B CN106158761 B CN 106158761B
Authority
CN
China
Prior art keywords
crimp type
type terminal
semiconductor device
power semiconductor
shape shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610320016.XA
Other languages
English (en)
Other versions
CN106158761A (zh
Inventor
江草稔
石桥秀俊
大坪义贵
益本宽之
川田浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016047789A external-priority patent/JP6541593B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106158761A publication Critical patent/CN106158761A/zh
Application granted granted Critical
Publication of CN106158761B publication Critical patent/CN106158761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
    • H01R12/585—Terminals having a press fit or a compliant portion and a shank passing through a hole in the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本技术涉及一种电力用半导体装置，该电力用半导体装置能够对将压接端子向外部基板的孔等***时的、由外部基板导致的机械应力进行抑制。电力用半导体装置具有：外形壳体(11)；至少1个压接端子(31)，其埋入于外形壳体(11)的上表面；以及多个支撑部(51)，它们从外形壳体(11)的上表面凸出而形成，压接端子(31)的上端与支撑部(51)的上表面相比更加从外形壳体(11)的上表面凸出。

Description

电力用半导体装置
技术领域
本技术涉及一种具有压接(press fit)端子的电力用半导体装置。
背景技术
半导体装置中的电力用半导体装置，被广泛用于各种设备的主电力的控制，特别地，对于输送设备等，要求电力用半导体装置具有高可靠性。
作为上述电力用半导体装置，存在具有压接端子的电力用半导体装置(例如参照专利文献1)。
另一方面，存在对被***的压接端子的前端进行分割的技术(例如参照专利文献2)。如果是上述构造，则在将压接端子***至外部基板的孔等时，在开始***时，***被分割后的前端，在***作业的后半段，***在前端被分割开的一对腕部连在一起的部分。
专利文献1：日本特开2013－152966号公报
专利文献2：德国实用新型申请公开第20218295号说明书
压接端子设置于电力用半导体装置的外形壳体的上表面。在专利文献1的情况下，该外形壳体的上表面为平面形状。由此，在外部基板发生了翘曲等的情况下，在将压接端子向外部基板的孔等***时，有时在电力用半导体装置产生意料外的机械应力。
发明内容
本技术就是为了解决上述问题而提出的，涉及如下电力用半导体装置，即，能够对将压接端子向外部基板的孔等***时的、由外部基板导致的机械应力进行抑制。
本技术的一个方式所涉及的电力用半导体装置具有：外形壳体；至少1个压接端子，其埋入于所述外形壳体的上表面；以及多个支撑部，它们从所述外形壳体的上表面凸出而形成，所述压接端子的上端与所述支撑部的上表面相比更加从所述外形壳体的上表面凸出。
发明的效果
本技术的一个方式所涉及的电力用半导体装置具有：外形壳体；至少1个压接端子，其埋入于所述外形壳体的上表面；以及多个支撑部，它们从所述外形壳体的上表面凸出而形成，所述压接端子的上端与所述支撑部的上表面相比更加从所述外形壳体的上表面凸出。
根据上述结构，在外形壳体的上表面，仅支撑部与外部基板接触。由此，能够对将压接端子向外部基板的孔等***时的、由外部基板导致的向电力用半导体装置的机械应力进行抑制。
通过以下的详细说明和附图，使得本发明涉及的目的、特征、方案、以及优点更清楚。
附图说明
图1是对实施方式所涉及的电力用半导体装置的构造进行例示的俯视图。
图2是对实施方式所涉及的电力用半导体装置的构造进行例示的剖视图。
图3是对实施方式所涉及的电力用半导体装置的内部构造进行例示的剖视图。
图4是概略地表示外部基板的剖面形状的放大图。
图5是对安装了外部基板后的电力用半导体装置的构造进行例示的俯视图。
图6是对安装了外部基板后的电力用半导体装置的构造进行例示的侧视图。
图7是对安装了外部基板后的电力用半导体装置的构造进行例示的正视图。
图8是对被设置于外形壳体的状态的压接端子的构造进行例示的图。
图9是对使多个压接端子一体化的构造进行例示的图。
图10是对外形壳体的上表面处的压接端子等的构造进行例示的图。
图11是对将压接端子***的期间的阻力的波形进行例示的图。
图12是对变形例所涉及的电力用半导体装置的内部构造进行例示的正视图。
图13是对无拐点的情况下的、压接端子的构造进行例示的正视图。
图14是对无拐点的情况下的、压接端子的构造进行例示的侧视图。
图15是对设置了缩颈部的情况下的、压接端子的构造进行例示的侧视图。
标号的说明
11外形壳体，12安装孔，13螺钉孔，21铜基座板，22树脂层，24IGBT，25FWD，26铜图案，27铝线，31、31a、31b压接端子，32压接部，33、33b主体部，34埋入部，35导线键合部，36开口部，41外部基板，42基材，43电路图案，44贯穿孔，51基板支撑部，52端子保护部，52a端子保护部的上表面，52b端子保护部的侧壁，53槽部，53a槽部的宽度，100、100a端子，101散热器，103电路基板，104缩颈部，a、b、c波形。
具体实施方式
下面，参照附图，对实施方式进行说明。此外，附图是概略地示出的，在不同附图中分别示出的图像的大小和位置之间的相互关系不一定是准确地记载的内容，可能适当地进行了变更。另外，在以下所示的说明中，对相同的构成要素标注相同的标号而进行图示，它们的名称和功能也是相同的。由此，有时省略与它们相关的详细说明。
另外，在以下所示的说明中，尽管有时使用“上”、“下”、“侧”、“底”、“正”或者“反”等表示特定的位置和方向的用语，但这些用语是为了容易理解实施方式的内容、出于便利而使用的用语，与实际实施时的方向无关。
＜实施方式＞
＜结构＞
下面，对本实施方式所涉及的电力用半导体装置进行说明。
图1是对本实施方式所涉及的电力用半导体装置的构造进行例示的俯视图。另外，图2是对本实施方式所涉及的电力用半导体装置的构造进行例示的剖视图。
电力用半导体装置被外形壳体11覆盖。外形壳体11是嵌入成型而成的壳体。外形壳体11的材料例如是聚苯硫醚树脂(poly phenylene sulfide resin、即PPS)。在外形壳体11形成用于对散热器101进行安装的安装孔12。此外，散热器101是在使用电力用半导体装置时用于对所产生的热量进行散热的部件。
在外形壳体11的上表面，设置用于确保与外部电路等的电连接的压接端子31。在这里，所谓压接端子，是指不进行焊接等，通过向孔等***而得到保持的端子。在图2中，在前端被一体化的外形壳体11的四角附近，分别形成用于对已安装的外部基板(在这里未图示)进行螺钉固定的螺钉孔13。在图1所示的情况下，螺钉孔13形成于合计4处。
在外形壳体11的上表面设置：端子保护部52，其在俯视观察时至少局部地包围压接端子31；以及基板支撑部51，其从外形壳体11的上表面凸出而形成。
端子保护部52从外形壳体11的上表面凸出而形成，但基板支撑部51是与端子保护部52相比进一步凸出而形成的。
在图2所示的例子中，基板支撑部51分别形成于外形壳体11的四角附近。基板支撑部51在四角的每一者处分别形成至少1个。
图3是对本实施方式涉及的电力用半导体装置的内部构造进行例示的剖视图。下面，参照图3，对电力用半导体装置的内部构造进行说明。此外，在图3中，简略地示出与压接端子31相关的构造。
在电力用半导体装置搭载电路基板103。关于电路基板103，在厚度为2mm左右的铜基座板21上，隔着作为绝缘层的树脂层22形成厚度为500μm左右的铜图案26。
并且，在一部分的铜图案26之上，使用焊料而接合作为硅(Si)电力用半导体元件的绝缘栅极型双极晶体管(insulated gate bipolar transistor、即IGBT)24。另外，在一部分的铜图案26之上，使用焊料而接合续流二极管(free－wheeling diode、即FWD)25。
在IGBT 24之上及FWD 25之上，多条直径大于或等于200μm左右而小于或等于400μm左右的铝线27进行导线键合。并且，IGBT24通过铝线27而连接于铜图案26之上或压接端子31的导线键合部(在这里未图示)。同样地，FWD 25通过铝线27而连接于铜图案26之上或压接端子31的导线键合部。此外，铜图案26还与端子100连接。
另外，在外形壳体11的内部填充环氧树脂。
图4是概略地表示外部基板的剖面形状的放大图。外部基板41的厚度为1.6mm左右(实测值为大于或等于1.2mm左右而小于或等于2.0mm左右)。
外部基板41的基材42使用阻燃型－4(flame retardant type－4、即FR－4)。另外，外部基板41是如下基板，即，通过在基板的正反面以及内部形成电路图案43，从而基板和电路图案43共计有4层。此外，在图4中，未示出在基板的内部形成的电路图案43。
电路图案43的厚度为35μm左右。但是，对于在基板的正反面形成的电路图案43，由于在对后述的贯穿孔进行镀铜时增加与该镀层的厚度相应的量，因此最终成为大于或等于60μm左右而小于或等于85μm左右。
在外部基板41形成贯穿孔44。向贯穿孔44中***压接端子31。在进行了表面处理后的贯穿孔44的内壁形成铜镀层45。铜镀层45的厚度为大于或等于25μm左右而小于或等于50μm左右。在铜镀层45之上形成用于防止铜的氧化的无电解Sn镀层。无电解Sn镀层的厚度为1μm左右。贯穿孔的直径为2.2mm左右。
另外，在安装电力用半导体装置之前的外部基板41搭载用于对电力用半导体装置进行驱动的部件(在这里未图示)。因此，作为外部基板41自身的初始的翘曲、或者在将用于驱动电力用半导体装置的部件焊接于外部基板41后产生的应力的影响所造成的翘曲，在外部基板41发生200μm左右的翘曲。
图5是对安装了外部基板后的电力用半导体装置的构造进行例示的俯视图。另外，图6是对安装了外部基板后的电力用半导体装置的构造进行例示的侧视图。另外，图7是对安装了外部基板后的电力用半导体装置的构造进行例示的正视图。参照图5至图7，对外部基板向电力用半导体装置的安装进行说明。此外，在图7中，示出外形壳体11的上表面即槽部53、和槽部的宽度53a。
电力用半导体装置的压接端子31被***至外部基板41的贯穿孔44。并且，通过使在贯穿孔44的内壁形成的铜镀层或者最表面的Sn镀层与压接端子31接触，从而确保二者的电连接。
在这里，针对压接端子31，参照图8进行详细说明。图8是对设置于外形壳体的状态的压接端子的构造进行例示的图。
压接端子31具有：前端侧的压接部32；主体部33；埋入部34，其被埋入于外形壳体11内；以及导线键合部35。压接部32是如下部分，即，通过被***至外部基板41的贯穿孔44，从而使贯穿孔44和压接端子31电连接。
在压接部32的表面及主体部33的表面，形成通常作为电触点使用的Ni基底Sn镀层。另外，对导线键合部35形成Ni镀层，以能够使用铝进行导线键合。
压接部32的板厚为0.8mm左右，从压接部32的中心起的最大宽度为1.15mm左右。压接部32的宽度比贯穿孔44的直径略大，以在将压接端子31***至外部基板41的贯穿孔44后，压接端子31和外部基板41通过摩擦而适当地得到固定。
为了确保与贯穿孔44的内壁之间的接触，压接部32呈在内部具有开口部36、向外侧膨胀的形状(也称为针眼形状)。另外，对于压接部32的与压接端子31的***方向垂直的面中的剖面形状，外周部的四角为圆弧状，以追随贯穿孔44的内壁的圆筒形状而增大接触面积。
在所通过的电流值大的情况下，能够使用使多个压接端子一体化的压接端子31a。图9是对使多个压接端子一体化的构造进行例示的图。此外，有时将被一体化的各压接端子称为“管脚”。
在图9所示的情况下，每1个管脚的容许电流值为67A左右。由此，如果使3个管脚一体化，则能够通过200A左右的电流。通过使多个管脚一体化，从而各管脚的主体部33的截面积增大，因此能够对通电时的发热量进行抑制。因此，能够对一体化后的压接端子31a的温度上升进行抑制。此外，如果是信号发送用管脚等，则由于仅仅是设想为每1个管脚通过几A左右的电流，因此不必使多个管脚一体化。
图10是对外形壳体11的上表面处的压接端子31等的构造进行例示的图。如图10所例示的那样，端子保护部52具有端子保护部的上表面52a和端子保护部的侧壁52b。
对于压接部32的与压接端子31的***方向垂直的面中的截面积，与压接端子31的前端侧相比，根部侧较大。或者，压接部32的与压接端子31的***方向垂直的面中的截面积从压接端子31的根部侧朝向前端侧增大，如果超过某个位置(拐点)，则朝向前端侧减小。
另外，在存在截面积的增减发生变化的拐点的情况下，在压接端子31被埋入于外形壳体11的状态下，拐点位于比外形壳体11的上表面处的基板支撑部51的上表面更靠上的位置。另外，在将外部基板41安装于电力用半导体装置后，上述拐点位于贯穿孔44内。
并且，开口部36的根部侧的端部、即开口部36的最根部侧的内壁位于比外形壳体11的上表面处的端子保护部的上表面52a更靠下的位置。这是为了确保压接端子31的弹性。这样，能够减小压接端子31的相对于外形壳体11的上表面的凸出尺寸。由此，能够减小安装了外部基板41的状态的电力用半导体装置的外形。
压接端子31的周围被端子保护部52包围，该端子保护部52具有端子保护部的上表面52a和端子保护部的侧壁52b。由此，通过端子保护部的侧壁52b，能够延长端子间的沿面距离。因此，能够缩短不同电极间的端子距离。即，能够将产品缩小。
端子保护部的上表面52a在俯视观察时位于被多个基板支撑部51夹持的位置。外形壳体11的上表面即槽部53在俯视观察时位于被多个端子保护部的上表面52a夹持的位置。
如果将基板支撑部51的高度设为基准，则端子保护部的上表面52a低1mm左右。另外，如果将基板支撑部51的高度设为基准，则外形壳体11的上表面即槽部53低4mm左右。另外，槽部的宽度53a为2.73mm左右。
图13是对无拐点的情况下的、压接端子31的构造进行例示的正视图。如在图13中例示的那样，压接部32的宽度方向的长度(图13中的左右方向的长度)朝向压接端子31的前端侧减小。通过设为上述构造，从而能够实现如下构造，即，对于压接部32的与压接端子31的***方向垂直的面中的截面积，与压接端子31的前端侧相比，根部侧较大。
图14是对无拐点的情况下的、压接端子31的构造进行例示的侧视图。如在图14中例示的那样，压接部32的厚度方向的长度(图14中的左右方向的长度)朝向压接端子31的前端侧减小。通过设为上述构造，从而能够实现如下构造，即，对于压接部32的与压接端子31的***方向垂直的面中的截面积，与压接端子31的前端侧相比，根部侧较大。
＜作用＞
下面，对设为上述构造的理由进行说明。
电力用半导体装置的外形的大小通常为几十mm左右至几百mm左右。由于电力用半导体装置的外形的大小较大，因此在组装时使用的部件的制造误差的影响大。由此，关于压接端子的设置位置，也需要相对于设计尺寸预计出最大0.25mm左右的偏移。并且，关于供压接端子***的外部基板的孔的位置，也需要预计出最大0.1mm左右的偏移。如果将这些偏移相加，则需要预计出最大0.35mm左右的偏移。
由于是如上所述预计出较大的偏移的设计，因此压接端子的前端有时并没有被适当地引导至外部基板的孔。如果压接端子没有被适当地引导至外部基板的孔，则压接端子有时会变形。在该情况下，不能将外部基板处的外部电路和电力用半导体装置之间电连接。
作为针对上述偏移的容许范围大的压接端子，存在针眼形状的压接端子。在使用针眼形状的压接端子的情况下，为了降低将压接端子***至外部基板的孔等时的阻力(主要是摩擦阻力)，期望使压接端子的厚度变薄或者使宽度变窄，减小压接端子的与***方向垂直的面中的截面积。但是，在将针眼形状的压接端子用于电力用半导体装置的情况下，由于向压接端子通过几十A左右的电流，因此从抑制发热量的角度出发，期望增大压接端子的与***方向垂直的面中的截面积。
根据本实施方式，即使在发生了电力用半导体装置或外部基板的制造误差的情况下，也能够通过使用针眼形状的压接端子31，从而使压接端子31***至外部基板41的贯穿孔44内，使压接部32和贯穿孔44适当地接触。由此，能够实现可靠性高的电力用半导体装置。
另外，根据本实施方式，在前端侧，压接部32的与压接端子31的***方向垂直的面中的截面积小，从而能够降低使压接端子31***至贯穿孔44时的阻力(主要是摩擦阻力)。这在有无拐点的情况下都是同样的。
另外，通过增大压接部32的根部侧的截面积，从而通电路径的热容量变大。因此，能够对局部发热导致的温度上升进行抑制。因此，能够增大每1个管脚的容许电流，能够减少电力用半导体装置所使用的管脚的数量。由此，能够将电力用半导体装置缩小。此外，这在有无拐点的情况下都是同样的。
图11是对将压接端子***的期间的阻力的波形进行例示的图。在图11中，纵轴表示阻力的大小，横轴表示位移的大小。另外，在图11中，波形a表示使压接部的截面积沿压接端子的***方向均匀、且较大的情况。另外，波形b表示本实施方式所涉及的压接部32的情况。另外，波形c表示使压接部的截面积沿压接端子的***方向均匀、且比波形a的情况小的情况。此外，完成***时的阻力和拔出力之间存在相关性。
如在图11中例示的那样，如果使压接部的截面积均匀、且增大截面积，则如波形a所示，开始***时的阻力变大。如果如波形a所示阻力变大，则贯穿孔44的变形量也变大，因此与相邻的贯穿孔44之间发生短路的可能性增高。
另外，如果使压接部的截面积均匀、且减小截面积，则如波形c所示，开始***时的阻力变低。但是，在波形c所示的情况下，由于完成***时的阻力也大幅度下降，因此与之相伴，拔出压接端子所需的力也下降。由此，将压接端子固定于外部基板的贯穿孔变得困难。
本实施方式所涉及的压接部32形成为，压接部32的前端侧的截面积小，压接部32的根部侧的截面积大。在设置拐点的情况下，压接部32从前端起一定范围的截面积比压接部32的根部侧的端部小。通过以上述方式形成，从而能够对开始***时阻力的增大进行抑制。而且，由于压接端子31的根部侧的刚性高，因此在使压接端子31***至外部基板41的贯穿孔44后，将拔出压接端子31所需的力维持得较大。因此，能够对压接端子31由于振动或温度循环负载的影响而被意外地拔出这一情况进行抑制。
而且，通过朝向拐点而使压接端子31的截面积从根部侧朝向前端侧增大，从而在压接端子31的主体部33或压接端子31的主体部33附近的压接部32，形成截面积小的区域。由此，即使在外部基板41的孔的位置和压接端子31的位置稍微错开的情况下，也能够由上述截面积小的区域对应力进行吸收，能够扩大针对错位的容许范围。
在外部基板41焊接用于对电力用半导体装置进行控制的各种部件。因此，在安装电力用半导体装置之前的状态下，有时在外部基板41发生200μm左右的翘曲。
根据本实施方式，即使在安装于电力用半导体装置之前外部基板41发生了翘曲的情况下，也能够通过设置外形壳体11的上表面处的基板支撑部51及端子保护部52，从而对外部基板41的翘曲进行吸收。
即，由于已安装的外部基板41与基板支撑部51接触，因此外部基板41通过设置于四角附近的基板支撑部51而固定于外形壳体11的上表面。并且，呈发生了翘曲的形状的外部基板41被收容于基板支撑部51和端子保护部的上表面52a之间的高度方向上的空隙。
这样，即使在安装于电力用半导体装置之前外部基板41发生了翘曲的情况下，也能够由基板支撑部51和端子保护部的上表面52a之间的高度方向上的空隙对外部基板41的翘曲进行吸收。由此，由于不需要在安装于电力用半导体装置之前强制性地对外部基板41的翘曲进行校正，因此能够抑制外部基板41上的部件的损伤或者焊接部的损伤。
并且，在使用电力用半导体装置时产生了温度循环负载的情况下，有时还会由于结构部件的线膨胀系数的不匹配等，因而在电力用半导体装置和外部基板41之间膨胀的程度出现差异。但是，根据本实施方式，如上所述，由于能够对外部基板41的翘曲进行吸收，因此能够抑制膨胀程度差异造成的影响。
另外，通过在外形壳体11设置槽部53，从而发挥如下效果。
关于电力用半导体装置，使用例如35个管脚左右的压接端子31，各压接端子31承受每1个管脚大于或等于50N左右而小于或等于100N左右的载荷而被***至外部基板41的贯穿孔44。因此，电力用半导体装置整体承受4000N左右的高载荷而被安装至外部基板41。
如前所述，电力用半导体装置由铜基座板、IGBT或者二极管芯片等具有各种线膨胀系数的部件构成。因此，在制作了电力用半导体装置单体后，有时发生最大100μm左右的初始翘曲。
通过将电力用半导体装置安装于外部基板41时的高载荷，从而使电力用半导体装置的初始翘曲得到校正。但是，通过设置多个槽部53，从而能够针对***压接端子31时在外形壳体11产生的应力，使槽部53优先地变形。
另外，在将电力用半导体装置安装于外部基板41后，将电力用半导体装置的背面即铜基座板21安装于散热器(在这里未图示)，通过与上述相同的作用，从而能够缓和所产生的应力。而且，即使在产生了温度循环负载时，也能够通过槽部53发生变形，从而降低施加于外形壳体11的应力。
另外，由于通过设置槽部53，从而能够延长用于多个压接端子31间的绝缘的沿面距离，因此能够将电力用半导体装置缩小。
并且，通过在外形壳体11设置端子保护部52，从而发挥如下效果。
即，能够延长用于不同相的压接端子31间的绝缘的沿面距离，能够将电力用半导体装置缩小。另外，通过端子保护部52的构造自身，能够提高电力用半导体装置的刚性。
另外，在将电力用半导体装置安装于外部基板41时，由于电力用半导体装置自身的翘曲，不仅纵向(例如图3中的上下方向)，在横向(例如图3中与纸面垂直的方向)也产生应力，针对纵向的应力，能够通过外形壳体11的底面处的铜基座板21来确保刚性。针对横向的应力，能够通过端子保护部52来确保刚性。
这样，由于能够增加可在电力用半导体装置内使用的压接端子31的数量，因此能够增大通电电流。
另外，即使在压接端子31进入错位的贯穿孔44的情况下，也能够在压接端子31保持用于确保弹性的空间。另外，同时，能够防止由来自外部的物理接触导致的压接端子31的变形或者在压接端子31产生的损伤。
在本实施方式中，示出了内部被环氧树脂封装的电力用半导体装置。但是，即使是内部被凝胶封装、上部由树脂等的盖形成的电力用半导体装置、或者整体被进行了传递塑模的电力用半导体装置，也能够同样地进行应用。
另外，对于本实施方式所涉及的电力用半导体装置，作为端子100从电力用半导体装置的上表面凸出的构造而进行了例示，但如在图12中例示的那样，即使是端子100a从电力用半导体装置的侧面凸出的构造，也能够同样地进行应用。此外，图12是对变形例所涉及的电力用半导体装置的内部构造进行例示的正视图。
另外，对于本实施方式所涉及的电力用半导体装置，作为如下构造而进行了例示，即，在铜基座板21之上形成作为绝缘层的树脂层22，进一步在其上形成铜图案26。但是，即使是在应用陶瓷等材料作为绝缘层的情况下、或者为了提高散热性而将铜基座板焊接于该陶瓷之下的构造等，也能够同样地进行应用。
＜效果＞
下面，对上述实施方式所实现的效果进行例示。
根据上述实施方式，电力用半导体装置具有：外形壳体11；至少1个压接端子31；以及多个作为支撑部的基板支撑部51。
压接端子31埋入于外形壳体11的上表面。基板支撑部51从外形壳体11的上表面凸出而形成。
另外，压接端子31的上端与基板支撑部51的上表面相比更加从外形壳体11的上表面凸出。
根据上述结构，由于已安装的外部基板41与基板支撑部51接触，因此外部基板41通过设置于四角附近的基板支撑部51而固定于外形壳体11的上表面。并且，即使是呈发生了翘曲的形状的外部基板41，也被收容于基板支撑部51和端子保护部的上表面52a之间的高度方向上的空隙。由此，能够对将压接端子31向外部基板41的孔等***时的、由外部基板41导致的向电力用半导体装置的机械应力进行抑制。
此外，能够适当地省略除上述结构以外的结构，但在适当地追加了本说明书中示出的其他结构中的至少一个的情况下，也能够产生上述效果。
另外，根据上述实施方式，电力用半导体装置具有多个压接端子31，该电力用半导体装置具有从外形壳体11的上表面凸出而形成的作为保护部的多个端子保护部52。
端子保护部52形成为在俯视观察时至少局部地包围压接端子31。另外，基板支撑部51的上表面与端子保护部的上表面52a相比更加从外形壳体11的上表面凸出。
根据上述结构，能够高效地确保用于压接端子间的绝缘的沿面距离。另外，由于不需要为了确保沿面距离而增大电力用半导体装置的外形壳体，因此能够将电力用半导体装置缩小。
另外，根据上述实施方式，压接端子31具有在与压接端子31的***方向垂直的方向贯穿的开口部36。
并且，端子保护部的上表面52a位于与开口部36的下端相比更加从外形壳体11的上表面凸出的位置。
根据上述结构，由于没有使开口部36的下端比端子保护部的上表面52a更凸出，因此能够对压接端子31的相对于外部基板41的端子凸出尺寸进行抑制。另外，能够将电力用半导体装置缩小。
另外，根据上述实施方式，在基板支撑部51的上表面，形成至少1个螺钉孔13。
根据上述结构，由于能够将外部基板41和电力用半导体装置进行螺钉固定，因此能够提高对双方进行固定的可靠性。
另外，根据上述实施方式，对于压接端子31的与***方向垂直的平面中的截面积，与压接端子31的前端侧相比，根部侧较大。
根据上述结构，在将压接端子31向外部基板41的贯穿孔44***时，在开始***时，能够降低阻力(主要是摩擦阻力)。另外，在将压接端子31***至外部基板41的贯穿孔44后，将拔出压接端子31所需的力维持得较大。因此，对压接端子31由于振动或温度循环负载的影响而被意外地拔出这一情况进行抑制。
另外，由于压接端子31的根部侧的截面积大，因此能够抑制通过大电流的温度上升。
另外，根据上述实施方式，对于压接端子31的与***方向垂直的平面中的截面积，从压接端子31的根部侧朝向前端侧增大，并且，如果超过拐点，则从压接端子31的根部侧朝向前端侧减小。
并且，拐点位于与基板支撑部51的上表面相比更加从外形壳体11的上表面凸出的位置。
根据上述结构，在将压接端子31向外部基板41的贯穿孔44***时，在开始***时，能够降低阻力(主要是摩擦阻力)。另外，在将压接端子31***至外部基板41的贯穿孔44后，将拔出压接端子31所需的力维持得较大。因此，对压接端子31由于振动或温度循环负载的影响而被意外地拔出这一情况进行抑制。
另外，由于压接端子31的根部侧的截面积大，因此能够抑制通过大电流时的温度上升。
＜变形例＞
在上述实施方式中，有时还记载各构成要素的材质、材料、尺寸、形状、相对的配置关系或者实施的条件等，但它们在所有方面均为例示，不限于本说明书所记载的内容。由此，在本技术的范围内能够想到未例示出的无数的变形例。例如，包含对至少1个构成要素进行变形的情况、进行追加的情况或者进行省略的情况。
电力用半导体装置处的端子的位置、或者基板处的孔的位置等有时由于各个部件的个体差异、或者组装工序中的制造误差等而错位。作为组装工序中的制造误差的因素，能够想到例如填充环氧树脂后的收缩、或者焊接后基板的翘曲等。
如果在上述错位的程度大的状态下将压接端子***至孔等，则有时会导致压接部32塑性变形，接触阻力变大。
在上述情况下，例如，如在图15中例示的那样，能够将缩颈部104设置于压接端子31b的主体部33b。此外，图15是对设置了缩颈部104的情况下的、压接端子的构造进行例示的侧视图。
在这里，缩颈部104是在压接端子31b的主体部33b沿周向连续地形成了凹部的部分。因此，与主体部33b的其他部分相比，缩颈部104的与压接端子31b的***方向垂直的方向上的宽度较小。
由于是上述构造，因此缩颈部104优先地变形，所以能够抑制压接部32的塑性变形。因此，能够抑制将压接端子31b向外部基板41的贯穿孔44***时的、接触阻力的上升。另外，能够提高压接端子31b的可靠性。
此外，期望缩颈部104的与压接端子31b的***方向垂直的剖面的形状为圆弧形状或者椭圆形状等。
在该情况下，从缩颈部104的弯曲以及由通电时的发热导致的温度上升的角度出发，能够将缩颈部104的与压接端子31b的***方向垂直的剖面的直径(图15中的X)设为大于或等于压接端子31b的板厚、即例如0.8mm。
此外，如果缩颈部104的与压接端子31b的***方向垂直的剖面的直径(图15中的X)过大，则变得难以得到上述的效果。因此，能够设为小于或等于例如1.4mm。
另外，对于在缩颈部104沿周向连续地形成的凹部的、在压接端子31b的***方向上的宽度(图15中的Y)，为了使缩颈部104优先地变形，能够设为例如小于或等于1mm。
另外，只要不发生矛盾，则在上述实施方式中作为具有“1个”而记载的构成要素也可以具有“大于或等于1个”。而且，各构成要素是概念上的单位，包含1个构成要素由多个构造物构成的情况、1个构成要素与某构造物的一部分相对应的情况、以及多个构成要素为1个构造物所具有的情况。另外，对于各构成要素，只要是实现相同的功能，则包含具有其他构造或者形状的构造物。
另外，本说明书中的说明是出于与本技术相关的所有目的而提及的，均没有承认为现有技术。
另外，在上述实施方式中，在未特别地指定而记载了材料名的情况下，只要不发生矛盾，则包含在该材料中含有其他添加物的、例如合金等。

Claims (7)

1.一种电力用半导体装置，其具有：
外形壳体；
至少1个压接端子，其埋入于所述外形壳体的上表面；以及
多个支撑部，它们从所述外形壳体的上表面凸出而形成，
所述压接端子的上端与所述支撑部的上表面相比更加从所述外形壳体的上表面凸出，
所述电力用半导体装置具有多个所述压接端子，
所述电力用半导体装置还具有多个保护部，所述多个保护部从所述外形壳体的上表面凸出而形成，
各所述保护部形成为在俯视观察时至少局部地包围各所述压接端子，
所述支撑部的上表面与各所述保护部的上表面相比更加从所述外形壳体的上表面凸出。
2.根据权利要求1所述的电力用半导体装置，其中，
各所述压接端子具有在与各所述压接端子的***方向垂直的方向贯穿的开口部，
各所述保护部的上表面位于与各所述开口部的下端相比更加从所述外形壳体的上表面凸出的位置。
3.根据权利要求1或2所述的电力用半导体装置，其中，
在所述支撑部的上表面，形成至少1个螺钉孔。
4.根据权利要求1或2所述的电力用半导体装置，其中，
对于所述压接端子的与***方向垂直的平面中的截面积，与所述压接端子的前端侧相比，根部侧较大。
5.根据权利要求1或2所述的电力用半导体装置，其中，
对于所述压接端子的与***方向垂直的平面中的截面积，从所述压接端子的根部侧朝向前端侧增大，并且如果超过拐点，则从所述压接端子的根部侧朝向前端侧减小，
所述拐点位于与所述支撑部的上表面相比更加从所述外形壳体的上表面凸出的位置。
6.根据权利要求2所述的电力用半导体装置，其中，
所述电力用半导体装置还具有缩颈部，该缩颈部设置于所述压接端子的与所述开口部相比的根部侧，
所述缩颈部的与所述压接端子的***方向垂直的方向上的宽度比所述压接端子的其他部分小。
7.根据权利要求6所述的电力用半导体装置，其中，
所述缩颈部的与所述压接端子的***方向垂直的剖面的形状是圆弧形状或者椭圆形状。
CN201610320016.XA 2015-05-15 2016-05-13 电力用半导体装置 Active CN106158761B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-099617 2015-05-15
JP2015099617 2015-05-15
JP2016047789A JP6541593B2 (ja) 2015-05-15 2016-03-11 電力用半導体装置
JP2016-047789 2016-03-11

Publications (2)

Publication Number Publication Date
CN106158761A CN106158761A (zh) 2016-11-23
CN106158761B true CN106158761B (zh) 2019-01-01

Family

ID=57208685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610320016.XA Active CN106158761B (zh) 2015-05-15 2016-05-13 电力用半导体装置

Country Status (3)

Country Link
US (1) US9979105B2 (zh)
CN (1) CN106158761B (zh)
DE (1) DE102016208333B4 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9979105B2 (en) * 2015-05-15 2018-05-22 Mitsubishi Electric Corporation Power semiconductor device
USD814431S1 (en) * 2015-05-15 2018-04-03 Mitsubishi Electric Corporation Power semiconductor device
JP6625044B2 (ja) * 2016-12-28 2019-12-25 三菱電機株式会社 半導体装置およびその製造方法
JP1585831S (zh) 2017-01-05 2017-09-11
USD864132S1 (en) 2017-01-05 2019-10-22 Rohm Co., Ltd. Power semiconductor module
JP6755197B2 (ja) * 2017-01-19 2020-09-16 三菱電機株式会社 半導体装置およびその製造方法
EP3958402B1 (en) 2017-05-17 2023-04-05 Infineon Technologies AG Method for electrically connecting an electronic module and electronic assembly
JP6753364B2 (ja) * 2017-06-21 2020-09-09 三菱電機株式会社 半導体装置
JP1603980S (zh) * 2017-09-07 2018-05-14
JP1603793S (zh) * 2017-09-29 2018-05-14
JP6806024B2 (ja) * 2017-10-03 2020-12-23 三菱電機株式会社 半導体装置
JP6735263B2 (ja) * 2017-11-01 2020-08-05 矢崎総業株式会社 プレスフィット端子及び回路基板のプレスフィット端子接続構造
EP3499649A1 (en) * 2017-12-14 2019-06-19 Infineon Technologies AG Power semiconductor module arrangement
JP7147502B2 (ja) * 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP1659672S (zh) * 2019-08-29 2020-05-18
JP1659676S (zh) 2019-08-29 2020-05-18
JP1659673S (zh) 2019-08-29 2020-05-18
JP1659678S (zh) 2019-08-29 2020-05-18
JP1659716S (zh) 2019-08-29 2020-05-18
JP1659675S (zh) 2019-08-29 2020-05-18
JP1659674S (zh) 2019-08-29 2020-05-18
JP1659677S (zh) 2019-08-29 2020-05-18
US20220302014A1 (en) * 2021-03-19 2022-09-22 Cree Fayetteville, Inc. Power component configured for improving partial discharge performance and system and process of implementing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2458767Y (zh) * 2000-06-20 2001-11-07 富士康(昆山)电脑接插件有限公司 电连接器
US7780483B1 (en) * 2008-12-09 2010-08-24 Anthony Ravlich Electrical press-fit contact
CN102222823A (zh) * 2010-03-26 2011-10-19 英飞凌科技股份有限公司 用于电子模块的压入连接
CN104283025A (zh) * 2013-07-05 2015-01-14 第一精工株式会社 连接器端子和用于连接器端子的连接器外壳

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20218295U1 (de) 2002-11-19 2003-04-03 Wuerth Elektronik Gmbh & Co Kg Kontaktelement für Leiterplatten
DE102009025113A1 (de) 2009-06-11 2010-12-16 Continental Teves Ag & Co. Ohg Einpresskontakt zur Verbindung eines elektronischen Bauelementes mit einer Leiterplatte sowie Einpresswerkzeug
JP5225513B2 (ja) 2010-04-07 2013-07-03 三菱電機株式会社 プレスフィット端子および半導体装置
JP5531974B2 (ja) 2011-01-21 2014-06-25 住友電装株式会社 コネクタ及び端子整列部材
JP5762319B2 (ja) 2012-01-24 2015-08-12 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
KR101728264B1 (ko) 2013-02-26 2017-04-18 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
CN108092015B (zh) * 2013-11-26 2020-03-06 申泰公司 缆线、缆线组件以及将缆线连接到基板的方法
JP6432395B2 (ja) * 2015-03-05 2018-12-05 株式会社デンソー 電子装置
US9979105B2 (en) * 2015-05-15 2018-05-22 Mitsubishi Electric Corporation Power semiconductor device
JP6380244B2 (ja) * 2015-06-15 2018-08-29 三菱電機株式会社 半導体装置、電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2458767Y (zh) * 2000-06-20 2001-11-07 富士康(昆山)电脑接插件有限公司 电连接器
US7780483B1 (en) * 2008-12-09 2010-08-24 Anthony Ravlich Electrical press-fit contact
CN102222823A (zh) * 2010-03-26 2011-10-19 英飞凌科技股份有限公司 用于电子模块的压入连接
CN104283025A (zh) * 2013-07-05 2015-01-14 第一精工株式会社 连接器端子和用于连接器端子的连接器外壳

Also Published As

Publication number Publication date
US9979105B2 (en) 2018-05-22
US20160336245A1 (en) 2016-11-17
DE102016208333A1 (de) 2016-11-17
DE102016208333B4 (de) 2020-07-30
CN106158761A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN106158761B (zh) 电力用半导体装置
JP6345300B2 (ja) 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法
CN102456652B (zh) 功率半导体装置
US7592698B2 (en) Power semiconductor modules having a cooling component and method for producing them
CN104021933B (zh) 电子部件和电子控制单元
CN101690438B (zh) 电装品组件
CN103887273B (zh) 半导体模块
JP5156355B2 (ja) 接触バネを有するパワー半導体モジュール
US20130285232A1 (en) Semiconductor package module
US9795053B2 (en) Electronic device and method for manufacturing the electronic device
CN109599372B (zh) 半导体装置
CN106031313B (zh) 电子控制模块及电子控制模块的制造方法
US9491844B2 (en) Electronic device
JP6541593B2 (ja) 電力用半導体装置
CN103985675A (zh) 半导体装置
US10644423B2 (en) Semiconductor module
CN108336057B (zh) 半导体装置及其制造方法
US8053884B2 (en) Power semiconductor module with sealing device for sealing to a substrate carrier and method for manufacturing it
JP5409551B2 (ja) 半導体装置
CN103311231A (zh) 半导体器件及其制造方法
US20120295489A1 (en) Electronic component socket
JP5181369B2 (ja) 電子回路基板およびその製造方法
JP2018113326A (ja) 電力用半導体装置およびその製造方法
CN110536562A (zh) 功率构件和其制造方法
JP2017117903A (ja) 回路構成体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant