CN106158649B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN106158649B
CN106158649B CN201510176680.7A CN201510176680A CN106158649B CN 106158649 B CN106158649 B CN 106158649B CN 201510176680 A CN201510176680 A CN 201510176680A CN 106158649 B CN106158649 B CN 106158649B
Authority
CN
China
Prior art keywords
layer
aluminum
titanium
forming
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510176680.7A
Other languages
English (en)
Other versions
CN106158649A (zh
Inventor
徐建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510176680.7A priority Critical patent/CN106158649B/zh
Publication of CN106158649A publication Critical patent/CN106158649A/zh
Application granted granted Critical
Publication of CN106158649B publication Critical patent/CN106158649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有伪栅结构;形成覆盖所述半导体衬底和伪栅结构侧壁的介质层,所述介质层的表面与伪栅结构顶部表面齐平;去除所述伪栅结构,形成凹槽;在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质材料层;在所述高K栅介质层上形成铝钛成核层,所述铝钛成核层中钛原子的含量大于铝原子的含量;在所述铝钛成核层上形成铝钛体层,所述铝钛体层中钛原子的含量小于铝原子的含量,所述铝钛成核层和铝钛体层构成功函数材料层;在所述铝钛体层上形成金属层,所述金属层填充满凹槽。本发明形成的功函数材料层的表面平坦度提高。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制作领域,特别涉及一种半导体结构的形成方法。
背景技术
随着集成电路制造技术的不断发展,MOS晶体管的特征尺寸也越来越小,为了降低MOS晶体管栅极的寄生电容,提高器件速度,高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响,所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。
现有技术采用“后栅(gate last)”工艺制作金属栅极过程包括:提供半导体衬底,所述半导体衬底上形成有替代栅结构,所述替代栅结构包括位于半导体衬底上的栅介质层和位于栅介质层上的替代栅,所述替代栅结构两侧的半导体衬底内形成有晶体管的源区和漏区;形成覆盖所述半导体衬底和替代栅结构的第一介质材料层;采用化学机械研磨工艺平坦化所述介质材料层,以伪栅结构的顶部表面为停止层,形成第一介质层,所述第一介质层的表面与替代栅结构的顶部表面齐平;去除所述替代栅结构,形成凹槽;在凹槽的侧壁和底部表面、以及第一介质层的表面形成高K介电材料层;在高K介电材料层表面形成金属层;平坦化去除第一介质层表面上的高K介电材料层和金属层,在凹槽的侧壁和底部表面形成高K栅介质层,在高K栅介质层上形成金属栅电极,所述金属栅电极填充凹槽。
为了提高晶体管的性能,在金属栅极的制作过程中,在高K介电材料层上通常还会形成功函数层,所述功函数层用于调节晶体管的功函数,在形成功函数层后,在功函数层上形成金属层。
在NMOS晶体管中,铝钛作为常用的功函数层材料得以广泛的应用。
但是现有铝钛功函数层的性能仍有待提升。
发明内容
本发明解决的问题是怎样提高铝钛功函数层的表面平坦度。
为解决上述问题,本发明提供一种半导体结构的形成方法,包括:
提供半导体衬底,所述半导体衬底上形成有伪栅结构;
形成覆盖所述半导体衬底和伪栅结构侧壁的介质层,所述介质层的表面与伪栅结构顶部表面齐平;
去除所述伪栅结构,形成凹槽;
在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质材料层;
在所述高K栅介质层上形成铝钛成核层,所述铝钛成核层中钛原子的含量大于铝原子的含量;
在所述铝钛成核层上形成铝钛体层,所述铝钛体层中钛原子的含量小于铝原子的含量,所述铝钛成核层和铝钛体层构成功函数材料层;
在所述铝钛体层上形成金属层,所述金属层填充满凹槽。
可选的,所述铝钛成核层中钛原子的数量大于铝原子的数量的比例>1。
可选的,所述铝钛成核层的厚度为1~2nm。
可选的,所述铝钛体层中钛原子的数量大于铝原子的数量的比例<0.7。
可选的,所述铝钛体层的厚度为3~5nm。
可选的,所述铝钛体层的功函数为4.05ev~4.2ev。
可选的,所述铝钛成核层和铝钛体层的形成工艺为原子层沉积工艺。
可选的,形成铝钛成核层时的原子层沉积工艺采用的气体为TiCl4、二甲基乙基胺铝和二甲基氢化铝,载气为Ar,其中,TiCl4的流量为40~100sccm,二甲基乙基胺铝的流量为30~80sccm,二甲基氢化铝的流量为30~80sccm,腔室温度为80~150℃,腔室压力为1~5Torr。
可选的,形成铝钛成核层时的原子层沉积工艺的循环次数为2~4次。
可选的,形成铝钛体层时的原子层沉积工艺采用的气体为TiCl4、二甲基乙基胺铝和二甲基氢化铝,载气为Ar,其中,TiCl4的流量为40~100sccm,二甲基乙基胺铝的流量为150~300sccm,二甲基氢化铝的流量为600~1000sccm,腔室温度为80~150℃,腔室压力为1~5Torr。
可选的,形成铝钛体层时的原子层沉积工艺的循环次数为3~8次。
可选的,还包括:采用化学机械研磨工艺平坦化去除介质层表面的金属层、功函数材料层和高K栅介质材料层,在所述凹槽中形成高K栅介质层、位于栅介质层上的功函数层、位于功函数层上的金属栅电极,所述功函数层包括铝钛成核层和位于铝钛成核层表面上的铝钛体层。
可选的,所述铝钛成核层和高K栅介质材料层之间还形成有第一扩散阻挡层。
可选的,所述第一扩散阻挡层的材料为TaN或TiN。
可选的,所述金属层和铝钛体层之间还形成有第二扩散阻挡层。
可选的,所述第二扩散阻挡层的材料为TaN或TiN。
本发明还提供了一种半导体结构的形成方法,包括:
提供基底;
在所述基底上形成铝钛成核层,所述铝钛成核层中钛原子的含量大于铝原子的含量;
在所述铝钛成核层上形成铝钛体层,所述铝钛体层中钛原子的含量小于铝原子的含量。
可选的,所述铝钛成核层中钛原子的数量大于铝原子的数量的比例>1。
可选的,所述铝钛体层中钛原子的数量大于铝原子的数量的比例<0.7。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的半导体结构的形成方法,在所述高K栅介质层上形成铝钛成核层,所述铝钛成核层中钛原子的含量大于铝原子的含量;然后,在所述铝钛成核层上形成铝钛体层,所述铝钛体层中钛原子的含量小于铝原子的含量,所述铝钛成核层和铝钛体层构成功函数材料层。在形成功函数材料层时,先形成铝钛成核层,然后在铝钛成核层上形成铝钛体层,铝钛成核层中钛原子的含量大于铝原子的含量,一方面,钛元素为过渡元素,高K栅介质层材料或扩散阻挡层材料中也含有过渡元素,钛元素相对于铝元素与底部的高K栅介质层材料或扩散阻挡层材料的接触角较小,接触性能好,因而形成含钛更高的铝钛成核层容易在高K栅介质材料层表面上或扩散阻挡层表面上孵化,形成连续的成核,形成的铝钛成核层的表面形貌的平坦度较高;另一方面,铝钛成核层材料与铝钛体层的材料相同,铝钛成核层为形成铝钛体层生长提供了良好的成核表面,有助于提高铝钛体层表面的平坦度以及铝钛体层功函数的调节。
进一步,所述铝钛成核层中钛原子的数量大于铝原子的数量的比例>1,使得形成铝钛成核层表面具有较高平坦度的同时,利于后续铝钛体层的形成。
进一步,所述铝钛成核层的厚度为1~2nm,使得形成的铝钛成核层具有较平坦的表面的同时,不会影响NMOS晶体管的功函数调节或者影响较小。
附图说明
图1~图7为本发明实施例半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所言,现有金属栅工艺中形成的铝钛功函数层的性能仍有待提升,比如铝钛功函数层存在表面粗糙,厚度均匀性差的问题,影响了形成的晶体管的电学性能。
研究发现,现有技术通过沉积工艺形成铝钛功函数层,铝钛功函数层是直接形成在高K栅介质层或者扩散阻挡层表面上,由于铝钛材料与高K栅介质层材料和扩散阻挡层材料的接触角较大,采用沉积工艺形成铝钛功函数层时,高K栅介质层或者扩散阻挡层表面上的成核不连续,使得最终形成的铝钛功函数层的表面会较粗糙。
为此本发明提供了一种半导体结构的形成方法,在形成功函数材料层时,先形成铝钛成核层,然后在铝钛成核层上形成铝钛体层,铝钛成核层中钛原子的含量大于铝原子的含量,一方面,钛元素为过渡元素,高K栅介质层材料或扩散阻挡层材料中也含有过渡元素,钛元素相对于铝元素与底部的高K栅介质层材料或扩散阻挡层材料的接触角较小,接触性能好,因而形成含钛更高的铝钛成核层容易在高K栅介质材料层表面上或扩散阻挡层表面上孵化,形成连续的成核,形成的铝钛成核层的表面形貌的平坦度较高;另一方面,铝钛成核层材料与铝钛体层的材料相同,铝钛成核层为后续形成铝钛体层生长提供了良好的成核表面,有助于提高铝钛体层表面的平坦度以及铝钛体层功函数的调节。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1~图7为本发明实施例半导体结构的形成过程的剖面结构示意图。
参考图1,提供半导体衬底200,所述半导体衬底200上形成有伪栅结构201。
所述半导体衬底200的材料为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底200还可以根据设计需求注入一定的掺杂离子以改变电学参数。
在所述半导体衬底200内还形成有浅沟槽隔离结构,所述浅沟槽隔离结构用于隔离相邻的有源区,防止不同有源区上形成的晶体管之间电学连接。
所述浅沟槽隔离结构可以单层或多层(≥2层)堆叠结构。在一实施例中,所述浅沟槽隔离结构为单层结构时,所述浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。在一实施例中,所述浅沟槽隔离结构为双层堆叠结构,包括衬垫氧化层和位于衬垫氧化层上的填充层。
所述伪栅结构201作为后续形成金属栅结构的牺牲层,伪栅结构201的数量至少为1个,所述伪栅结构201的材料为多晶硅或无定形碳或其他合适的材料,伪栅结构201的形成过程为:在所述半导体衬底200上形成伪栅材料层;在所述伪栅材料层上形成图形化的光刻胶层;以所述图形化的光刻胶层为掩膜刻蚀所述伪栅材料层,在所述半导体衬底200上伪栅结构201。
伪栅结构201和半导体衬底200之间还可以形成氧化硅层。
所述伪栅结构201的两侧侧壁上还形成有侧墙,所述侧墙可以为单层或多层(≥2层)堆叠结构。
在一实施例中,所述侧墙为双层堆叠结构,包括位于伪栅结构201侧壁表面上的偏移侧墙和位于偏移侧墙上的主侧墙。
所述偏移侧墙的材料为氧化硅或替他合适的材料,偏移侧墙的形成工艺为热氧化或沉积工艺,所述主侧墙的材料为氮化硅,形成工艺为沉积和刻蚀工艺。
在形成偏移侧墙后,还包括:以所述伪栅和偏移侧墙为掩膜,对所述半导体衬底进行第一离子注入,在所述伪栅结构201和偏移侧墙两侧的半导体衬底上形成浅掺杂区。
在形成浅掺杂区后,在所述偏移侧墙的表面上形成主侧墙,所述主侧墙的形成过程为:形成覆盖所述伪栅结构201、偏移侧墙和半导体衬底200表面的侧墙材料层;无掩膜刻蚀所述侧墙材料层,在偏移侧墙表面形成主侧墙。所述主侧墙可以为单层或多层堆叠结构。
在形成主侧墙后,还包括:以所述主侧墙和伪栅结构201为掩膜,进行第二离子注入,在伪栅结构201和主侧墙两侧的半导体衬底200内形成深掺杂区,所述深掺杂区和浅掺杂区构成晶体管的源区或漏区。
所述第一离子注入和第二离子注入注入的杂质离子的类型相同,本实施例中,待形成的晶体管为NMOS晶体管,第一离子注入和第二离子注入的杂质离子为N型的杂质离子,所述N型杂质离子为磷离子、砷离子或锑离子。
在本发明的其他实施例中,在形成伪栅结构201和侧墙后,还可以以所述伪栅结构201和侧墙为掩膜,刻蚀所述半导体衬底200,在所述伪栅结构201和侧墙两侧的半导体衬底200内形成沟槽;然后在沟槽中填充应力层,形成应力源区和应力漏区,所述应力层的材料为碳化硅。
参考图2,形成覆盖所述半导体衬底200和伪栅结构201侧壁的介质层202,所述介质层202的表面与伪栅结构201顶部表面齐平。
所述介质层202的形成过程为:在半导体衬底200上形成介质材料层,介质层材料层覆盖所述伪栅结构201;采用化学机械研磨工艺平坦化所述介质层材料,以伪栅结构201的表面为停止层,形成介质层202。
在一实施例中,所述介质层202的材料为氧化硅或其他合适的材料。
参考图3,去除所述伪栅结构201(参考图2),形成凹槽203。
去除所述伪栅结构采用湿法刻蚀、干法刻蚀、或者湿法刻蚀和干法刻蚀相结合的工艺。本实施例中,采用湿法刻蚀去除所述伪栅结构,湿法刻蚀采用的溶液为KOH或TMAH(四甲基氢氧化铵)或NH3.H2O。
参考图4,在所述凹槽203的侧壁和底部以及介质层202的表面形成高K栅介质材料层204;在所述高K栅介质层204上形成铝钛成核层205,所述铝钛成核层205中钛原子的含量大于铝原子的含量。
在一实施例中,所述高K栅介质层204的材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
本实施例中,所述铝钛成核层205形成在高K栅介质层204上。
所述铝钛成核层205中钛原子的含量大于铝原子的含量,即铝钛成核层205中钛元素含量较高,一方面,钛元素为过渡元素,高K栅介质层204材料中也含有过渡元素,钛元素相对于铝元素与底部的高K栅介质层204材料的接触角较小,接触性能好,因而形成含钛更高的铝钛成核层205容易在高K栅介质材料层204表面上孵化,形成连续的成核,形成的铝钛成核层205的表面形貌的平坦度较高;另一方面,铝钛成核层205材料与铝钛体层的材料相同,铝钛成核层205为后续形成铝钛体层生长提供了良好的成核表面,有助于提高铝钛体层表面的平坦度以及铝钛体层功函数的调节。
在另一实施例中,在形成铝钛成核层205之前,还包括:在所述高K栅介质材料层204上还形成第一扩散阻挡层,所述第一扩散阻挡层适于防止功函数层中的金属向高K栅介质材料层204中扩散;然后在第一扩散阻挡层上形成铝钛成核层205。所述第一扩散阻挡层的材料为含钛或含钽的氮化物,比如TaN或TiN或其他合适的材料。
在第一扩散阻挡层上形成铝钛成核层205时,由于钛元素与第一扩散阻挡层材料的性质更接近,钛元素与底部的第一扩散阻挡层材料(比如TaN或TiN)的接触角更小,因而铝钛成核层205更容易在第一扩散阻挡层(或高K栅介质材料层204)孵化,形成连续的成核,形成的铝钛成核层205的表面形貌的平坦度更高,更有利于后续在铝钛成核层205上形成铝钛体层。
所述铝钛成核层205中钛原子的数量大于铝原子的数量的比例不能太大也不能太小,太大的话,使得铝钛成核层与铝钛体层之间的性质差异(比如晶格结构等)会增大,不利于后续铝钛体层的形成,太小的话形成的铝钛成核层205与底部材料的接触性能会变差,形成的铝钛成核层205的表面平坦度会不佳,在一实施例中,所述铝钛成核层205中钛原子的数量大于铝原子的数量的比例>1,可以为1.1:1、1.2:1、1.3:1、1.4:1、1.5:1、1.6:1、1.7:1、1.8:1、1.9:1、2:1。
由于铝钛成核层205中钛含量相对偏高,铝钛成核层205不能太厚,太厚的话,NMOS晶体管的功函数很难调节,铝钛成核层205也不能太薄,太薄的话,铝钛成核层205的表面平坦度难以保证,在一实施例中,所述铝钛成核层205的厚度为1~2nm。
所述铝钛成核层205的形成工艺为原子层沉积工艺。
在一实施例中,形成铝钛成核层205时的原子层沉积工艺采采用的气体为TiCl4、二甲基乙基胺铝和二甲基氢化铝,载气为Ar,其中,TiCl4的流量为40~100sccm,二甲基乙基胺铝的流量为30~80sccm,二甲基氢化铝的流量为30~80sccm,腔室温度为80~150℃,腔室压力为1~5Torr,形成铝钛成核层时的原子层沉积工艺的循环次数为2~4次,形成的铝钛成核层205与底部的第一扩散阻挡层的接触性能较好并具有良好的表面平坦度。
在另一实施例中,所述铝钛成核层205也可以直接形成在高K栅介质层204的表面上。
参考图5,在所述铝钛成核层205上形成铝钛体层206,所述铝钛体层206中钛原子的含量小于铝原子的含量,所述铝钛成核层205和铝钛体层206构成功函数材料层。
所述铝钛体层206适于调节晶体管的功函数。在一实施例中,所述铝钛体层206的功函数为4.05ev~4.2ev。所述铝钛体层206的厚度为3~5nm。
所述铝钛体层206中钛原子的数量大于铝原子的数量的比例<0.7,可以为0.65:1、0.60:1、0.55:1、0.5:1。所述铝钛体层206的形成工艺为原子层沉积工艺。
形成铝钛体层206时的原子层沉积工艺采用的气体为TiCl4、二甲基乙基胺铝和二甲基氢化铝,载气为Ar,其中,TiCl4的流量为40~100sccm,二甲基乙基胺铝的流量为150~300sccm,二甲基氢化铝的流量为600~1000sccm,腔室温度为80~150℃,腔室压力为1~5Torr,形成铝钛体层时的原子层沉积工艺的循环次数为3~8次。形成的铝钛体层206在满足一定的功函数同时,具有较好的表面平坦度。
参考图6,在所述铝钛体层206上形成金属层207,所述金属层207填充满凹槽203(参考图5)。
所述金属层207的材料为W、Al或其他合适的材料。金属层207的形成工艺为溅射、电镀或其他合适的工艺。
在一实施例中,所述金属层207和铝钛体层206之间还形成有第二扩散阻挡层,所述第二扩散阻挡层用于阻挡金属层中的金属元素向功函数层中扩散。所述第二扩散阻挡层的材料为TaN或TiN。
参考图7,采用化学机械研磨工艺平坦化去除介质层202表面的金属层、功函数材料层和高K栅介质材料层,在所述凹槽中形成高K栅介质层213、位于栅介质层上的功函数层、位于功函数层上的金属栅电极216,所述功函数层包括铝钛成核层214和位于铝钛成核层214表面上的铝钛体层215。
本发明另一实施例中还提供了一种半导体结构的形成方法,包括:
提供基底;
在所述基底上形成铝钛成核层,所述铝钛成核层中钛原子的含量大于铝原子的含量;
在所述铝钛成核层上形成铝钛体层,所述铝钛体层中钛原子的含量小于铝原子的含量。
具体的,所述基底可以为半导体材料(比如硅衬底或锗衬底)或介质层材料(比如氧化硅或氮化硅),所述基底还可以为其他合适的材料(比如氮化钽或氮化钛)。
所述铝钛成核层中钛原子的数量大于铝原子的数量的比例>1。
所述铝钛体层中钛原子的数量大于铝原子的数量的比例<0.7。
所述铝钛成核层和铝钛体层的形成工艺为原子层沉积工艺。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有伪栅结构;
形成覆盖所述半导体衬底和伪栅结构侧壁的介质层,所述介质层的表面与伪栅结构顶部表面齐平;
去除所述伪栅结构,形成凹槽;
在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质层,所述高K栅介质层材料中含有过渡元素;
在所述高K栅介质层上形成铝钛成核层,所述铝钛成核层中钛原子的含量大于铝原子的含量;
在所述铝钛成核层上形成铝钛体层,所述铝钛体层中钛原子的含量小于铝原子的含量,所述铝钛成核层和铝钛体层构成功函数材料层;
在所述铝钛体层上形成金属层,所述金属层填充满凹槽。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述铝钛成核层中钛原子的数量与铝原子的数量的比例>1。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述铝钛成核层的厚度为1~2nm。
4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述铝钛体层中钛原子的数量与铝原子的数量的比例<0.7。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述铝钛体层的厚度为3~5nm。
6.如权利要求4所述的半导体结构的形成方法,其特征在于,所述铝钛体层的功函数为4.05eV~4.2eV。
7.如权利要求1或5所述的半导体结构的形成方法,其特征在于,所述铝钛成核层和铝钛体层的形成工艺为原子层沉积工艺。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,形成铝钛成核层时的原子层沉积工艺采用的气体为TiCl4、二甲基乙基胺铝和二甲基氢化铝,载气为Ar,其中,TiCl4的流量为40~100sccm,二甲基乙基胺铝的流量为30~80sccm,二甲基氢化铝的流量为30~80sccm,腔室温度为80~150℃,腔室压力为1~5Torr。
9.如权利要求8所述的半导体结构的形成方法,其特征在于,形成铝钛成核层时的原子层沉积工艺的循环次数为2~4次。
10.如权利要求7所述的半导体结构的形成方法,其特征在于,形成铝钛体层时的原子层沉积工艺采用的气体为TiCl4、二甲基乙基胺铝和二甲基氢化铝,载气为Ar,其中,TiCl4的流量为40~100sccm,二甲基乙基胺铝的流量为150~300sccm,二甲基氢化铝的流量为600~1000sccm,腔室温度为80~150℃,腔室压力为1~5Torr。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,形成铝钛体层时的原子层沉积工艺的循环次数为3~8次。
12.如权利要求1所述的半导体结构的形成方法,其特征在于,还包括:采用化学机械研磨工艺平坦化去除介质层表面的金属层、功函数材料层和高K栅介质层,在所述凹槽中形成高K栅介质层、位于栅介质层上的功函数层、位于功函数层上的金属栅电极,所述功函数层包括铝钛成核层和位于铝钛成核层表面上的铝钛体层。
13.如权利要求1所述的半导体结构的形成方法,其特征在于,所述铝钛成核层和高K栅介质层之间还形成有第一扩散阻挡层。
14.如权利要求13所述的半导体结构的形成方法,其特征在于,所述第一扩散阻挡层的材料为TaN或TiN。
15.如权利要求1所述的半导体结构的形成方法,其特征在于,所述金属层和铝钛体层之间还形成有第二扩散阻挡层。
16.如权利要求15所述的半导体结构的形成方法,其特征在于,所述第二扩散阻挡层的材料为TaN或TiN。
17.一种半导体结构的形成方法,其特征在于,包括:
提供基底,所述基底包括高K栅介质层或扩散阻挡层,所述高K栅介质层或所述扩散阻挡层材料中含有过渡元素;
在所述高K栅介质层或所述扩散阻挡层上形成铝钛成核层,所述铝钛成核层中钛原子的含量大于铝原子的含量;
在所述铝钛成核层上形成铝钛体层,所述铝钛体层中钛原子的含量小于铝原子的含量。
18.如权利要求17所述的半导体结构的形成方法,其特征在于,所述铝钛成核层中钛原子的数量与铝原子的数量的比例>1。
19.如权利要求17所述的半导体结构的形成方法,其特征在于,所述铝钛体层中钛原子的数量与铝原子的数量的比例<0.7。
CN201510176680.7A 2015-04-14 2015-04-14 半导体结构的形成方法 Active CN106158649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510176680.7A CN106158649B (zh) 2015-04-14 2015-04-14 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510176680.7A CN106158649B (zh) 2015-04-14 2015-04-14 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN106158649A CN106158649A (zh) 2016-11-23
CN106158649B true CN106158649B (zh) 2020-09-08

Family

ID=57336247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510176680.7A Active CN106158649B (zh) 2015-04-14 2015-04-14 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN106158649B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107275199B (zh) * 2017-06-14 2019-08-02 成都海威华芯科技有限公司 一种变比例钛铝共晶的GaNHEMT欧姆接触工艺方法
CN112259449B (zh) * 2020-10-12 2022-08-09 上海华力集成电路制造有限公司 Nmos器件的n型功函数层及其形成方法及mosfet结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794486A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制作金属栅极的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148548B2 (en) * 2004-07-20 2006-12-12 Intel Corporation Semiconductor device with a high-k gate dielectric and a metal gate electrode
US8405143B2 (en) * 2009-07-27 2013-03-26 United Microelectronics Corp. Semiconductor device
DE102014119644A1 (de) * 2014-07-10 2016-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metalgatestapel mit TiAICN als Arbeitsfunktionsschicht und/oder Sperr/Benetzungsschicht

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794486A (zh) * 2012-10-29 2014-05-14 中芯国际集成电路制造(上海)有限公司 一种制作金属栅极的方法

Also Published As

Publication number Publication date
CN106158649A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
TWI623047B (zh) 電晶體裝置及其製造方法
TWI601290B (zh) 金屬閘極結構及其製造方法
US9252238B1 (en) Semiconductor structures with coplanar recessed gate layers and fabrication methods
US9041118B2 (en) Replacement metal gate structure for CMOS device
US7804130B1 (en) Self-aligned V-channel MOSFET
US10056462B2 (en) Metal gate structure and manufacturing method thereof
TWI659514B (zh) 半導體裝置及其製造方法
TWI621266B (zh) 半導體元件及其製造方法
CN106158860B (zh) 半导体结构及其制造方法
US11189729B2 (en) Forming a sacrificial liner for dual channel devices
US9412837B2 (en) Methods of manufacturing semiconductor devices
US8835213B2 (en) Semiconductor device and manufacturing method thereof
CN108122744B (zh) 半导体器件及其制造方法
TWI675405B (zh) 半導體裝置的製造方法
US9780192B2 (en) Fringe capacitance reduction for replacement gate CMOS
CN102386085A (zh) 一种用于后栅工艺的平坦化方法及其器件结构
TW201814832A (zh) 半導體裝置之形成方法
US20150137373A1 (en) Integrated circuits and methods for fabricating integrated circuits with improved contact structures
US10381448B2 (en) Wrap-around contact integration scheme
CN112420515A (zh) 半导体装置的形成方法
CN105097549A (zh) 一种全包围栅结构的制造方法
CN106158649B (zh) 半导体结构的形成方法
TW202310176A (zh) 製造半導體裝置的方法
CN111834223A (zh) 半导体器件和制造方法
CN107731747B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant