CN106125433B - 一种阵列基板布线结构、液晶显示面板及液晶显示器 - Google Patents

Abstract

本发明提供一种阵列基板布线结构包括若干布线单元，每一布线单元包括第一至第八条数据线、第一至第五条栅极线及薄膜晶体管矩阵，第一、四、六及七条数据线为第一数据线，第二、三、五及八条数据线为第二数据线，且第一与第二数据线的极性相反，第一数据线连接相应组列中的奇数行奇数列及偶数行偶数列的薄膜晶体管的源极，第二数据线连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管的源极，第二、四条栅极线连接位于第一数据线一侧的相邻行的两个薄膜晶体管的栅极，第一、三及五条栅极线连接位于第二数据线一侧的相邻行的两个薄膜晶体管的栅极，以使得薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。

Description

一种阵列基板布线结构、液晶显示面板及液晶显示器

技术领域

本发明涉及显示领域，尤其涉及一种阵列基板布线结构、显示显示面板及液晶显示器。

背景技术

传统的红、绿、蓝、白四色LTPS(Low Temperature Poly-silicon，低温多晶硅技术)显示技术中，为了减小驱动集成芯片处管角数及扇出走线，往往会设计分路器将一根走线分为4根数据线，通过时序来像素数据线。但是这样会导致任何一根扇出线控制下的相邻的4根数据线的极性完全相同，液晶在极性反转的过程中实现的是4列反转模式，这样会大大降低画面显示质量。通常采用相邻扇出现控制线的数据线交叉换线来改善面板的极限反转模式，再通过数据线的极性反转实现面板的点反转模式。虽然这样可以改善画面显示质量，但是这样驱动集成芯片会频繁改变数据线输出的极性，从而大大增加了驱动集成芯片的驱动功耗。

发明内容

本发明提供一种阵列基板布线结构，以降低液晶电视的数据驱动芯片的温度。本发明还提供一种液晶显示面板及液晶显示器。

本发明提供种阵列基板布线结构，应用于液晶显示面板中，所述阵列基板布线结构包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第八条数据线、依次从上到下排布的第一至第五条栅极线，及以4×8矩阵形式排布的薄膜晶体管，所述第一及第二条数据线形成第一组数据线，所述第三及第四条数据线形成第二组数据线，所述第五及第六条数据线形成第三组数据线，所述第七及第八条数据线形成第四组数据线，所述第一、第四、第六及第七条数据线为第一数据线，所述第二、第三、第五及第八条数据线为第二数据线，且所述第一数据线的极性与所述第二数据线的极性相反，每组数据线对应两列薄膜晶体管形成一组列，所述第一数据线连接相应组列中的奇数行奇数列及偶数行偶数列的薄膜晶体管的源极，所述第二数据线连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管的源极，第二、第四条栅极线连接位于第一数据线一侧的相邻行的两个薄膜晶体管的栅极，第一、第三及第五条栅极线连接位于第二数据线一侧的相邻行的两个薄膜晶体管的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反；

其中，所述阵列基板布线结构的栅极线从第一条栅极线依次开启到最后一条栅极线为一个周期，在一个周期内，所述数据线的极性不变。

其中，当所述第一数据线输出正电压信号，所述第二数据线输出负电压信号；当所述第一数据线切换至负电压信号，所述第二数据线也相应切换至正电压信号。

其中，第一行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二、第四、第三、第六、第五、第七及第八条数据线上，第一行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第一行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第一条栅极线；第二行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第二行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第二行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第三行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二的、第四、第三、第六、第五、第七及第八条数据线上，第三行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第三行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第四行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第四行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第四行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第五条栅极线。

本发明提供一种液晶显示面板，包括：

若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第八条数据线、依次从上到下排布的第一至第五条栅极线，及以4×8形式矩阵形式排布的薄膜晶体管；

像素阵列，所述像素阵列包括若干像素单元，每一像素单元以4×8矩阵形式进行排布，所述像素单元从左到右从上到下依次排布，且对应相应的薄膜晶体管矩阵；

其中，所述第一及第二条数据线形成第一组数据线，所述第三及第四条数据线形成第二组数据线，所述第五及第六条数据线形成第三组数据线，所述第七及第八条数据线形成第四组数据线，所述第一、第四、第六及第七条数据线为第一数据线，所述第二、第三、第五及第八条数据线为第二数据线，且所述第一数据线的极性与所述第二数据线的极性相反，每组数据线对应两列薄膜晶体管形成一组列，所述第一数据线连接相应组列中的奇数行奇数列及偶数行偶数列的薄膜晶体管的源极，所述第二数据线连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管的源极，第二、第四条栅极线连接位于第一数据线一侧的相邻行的两个薄膜晶体管的栅极，第一、第三及第五条栅极线连接位于第二数据线一侧的相邻行的两个薄膜晶体管的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反；

其中，所述液晶显示面板的栅极线从第一条栅极线依次开启到最后一条栅极线为一个周期，在一个周期内，所述数据线的极性不变。

其中，当所述第一数据线输出正电压信号，所述第二数据线输出负电压信号；当所述第一数据线切换至负电压信号，所述第二数据线也相应切换至正电压信号。

其中，第一行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二、第四、第三、第六、第五、第七及第八条数据线上，第一行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第一行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第一条栅极线；第二行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第二行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第二行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第三行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二的、第四、第三、第六、第五、第七及第八条数据线上，第三行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第三行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第四行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第四行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第四行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第五条栅极线。

本发明提供一种液晶显示器，包括液晶显示面板、背光模块及驱动控制电路，所述背光模块用于提供所述液晶显示面板所需的光线，所述液晶显示面板包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第八条数据线、依次从上到下排布的第一至第五条栅极线，及以4×8矩阵形式排布的薄膜晶体管；

像素阵列，所述像素阵列包括若干像素单元，每一像素单元以4×8矩阵形式进行排布，所述像素单元从左到右从上到下依次排布，且对应相应的薄膜晶体管矩阵；所述驱动控制电路用于控制所述像素阵列；

其中，所述第一及第二条数据线形成第一组数据线，所述第三及第四条数据线形成第二组数据线，所述第五及第六条数据线形成第三组数据线，所述第七及第八条数据线形成第四组数据线，所述第一、第四、第六及第七条数据线为第一数据线，所述第二、第三、第五及第八条数据线为第二数据线，且所述第一数据线的极性与所述第二数据线的极性相反，每组数据线对应两列薄膜晶体管形成一组列，所述第一数据线连接相应组列中的奇数行奇数列及偶数行偶数列的薄膜晶体管的源极，所述第二数据线连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管的源极，第二、第四条栅极线连接位于第一数据线一侧的相邻行的两个薄膜晶体管的栅极，第一、第三及第五条栅极线连接位于第二数据线一侧的相邻行的两个薄膜晶体管的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反；

其中，所述液晶显示面板的栅极线从第一条栅极线依次开启到最后一条栅极线为一个周期，在一个周期内，所述数据线的极性不变。

其中，当所述第一数据线输出正电压信号，所述第二数据线输出负电压信号；当所述第一数据线切换至负电压信号，所述第二数据线也相应切换至正电压信号。

其中，第一行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二、第四、第三、第六、第五、第七及第八条数据线上，第一行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第一行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第一条栅极线；第二行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第二行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第二行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第三行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二的、第四、第三、第六、第五、第七及第八条数据线上，第三行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第三行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第四行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第四行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第四行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第五条栅极线。

其中，所述驱动控制电路包括：

栅极驱动器，设置于所述液晶显示面板的一侧，且耦接在所述液晶显示面板的所有所述栅极线，用以序列提供扫描信号；

源极驱动器，耦接所述液晶显示面板的所有数据线，用以提供多个显示数据；以及

时序控制器，耦接并控制所述栅极驱动器及源极驱动器。

本发明的阵列基板布线结构，所述阵列基板布线结构包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第八条数据线、依次从上到下排布的第一至第五条栅极线，及以4×8矩阵形式排布的薄膜晶体管，所述第一及第二条数据线形成第一组数据线，所述第三及第四条数据线形成第二组数据线，所述第五及第六条数据线形成第三组数据线，所述第七及第八条数据线形成第四组数据线，所述第一、第四、第六及第七条数据线为第一数据线，所述第二、第三、第五及第八条数据线为第二数据线，且所述第一数据线的极性与所述第二数据线的极性相反，每组数据线对应两列薄膜晶体管形成一组列，所述第一数据线连接相应组列中的奇数行奇数列及偶数行偶数列的薄膜晶体管的源极，所述第二数据线连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管的源极，第二、第四条栅极线连接位于第一数据线一侧的相邻行的两个薄膜晶体管的栅极，第一、第三及第五条栅极线连接位于第二数据线一侧的相邻行的两个薄膜晶体管的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。因此，本发明实现了点反转，提高了液晶显示面板的显示画面的品质。另外，从第一条栅极线依次开启到最后一条栅极线为一个周期，在一个周期内，所有数据线的极性不变，从而减少了数据线的极性切换频率，进而降低了驱动数据线的驱动芯片的驱动功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明第一方案实施例提供的阵列基板布线结构的示意图。

图2为图1中的布线单元的示意图。

图3为布线单元对应的像素单元的极性效果图。

图4为布线单元中的数据线极性切换后的布线单元的示意图。

图5为图4的布线单元对应的像素单元的极性效果图。

图6为本发明第二方案实施例提供的液晶显示面板的示意图。

图7为本发明第三方案实施例提供的液晶显示器的框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1及图2，本发明第一方案实施例提供了一种阵列基板布线结构100。所述阵列基板布线结构100应用于液晶显示面板中。所述阵列基板布线结构100包括若干布线单元200，所述若干布线单元200从左到右从上到下依次排布设置。其中，每一布线单元200包括依次从左到右排布的第一至第八条数据线D1-D8、依次从上到下排布的第一至第五条栅极线G1-G5，及以4×8矩阵形式排布的薄膜晶体管30。所述第一及第二条数据线D1及D2形成第一组数据线10，所述第三及第四条数据线D3及D4形成第二组数据线10。所述第五及第六条数据线D5及D6形成第三组数据线10，所述第七及第八条数据线D7及D8形成第四组数据线10，所述第一、第四、第六及第七条数据线D1、D4、D6及D7为第一数据线11。所述第二、第三、第五及第八条数据线D2、D3、D5及D8为第二数据线12，且所述第一数据线11与所述第二数据线12的极性相反。每组数据线10对应两列薄膜晶体管形成一组列40。所述第一数据线11连接相应组列40中的奇数行奇数列及偶数行偶数列的薄膜晶体管30的源极。所述第二数据线12连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管30的源极。第二、第四条栅极线G2、G4连接位于第一数据线11一侧的相邻行的两个薄膜晶体管30的栅极。第一、第三及第五条栅极线G1、G3、G5连接位于第二数据线12一侧的相邻行的两个薄膜晶体管30的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。其中，所述阵列基板布线结构的栅极线20从第一条栅极线G1依次开启到第N条栅极线Gn为一个周期，在一个周期内，所有数据线的极性不变。

需要说明的是，所述栅极线20用于控制所述薄膜晶体管30的启闭。所述第一及第二数据线11及12用于在相应的薄膜晶体管30开启后对薄膜晶体管30进行充电。当对薄膜晶体管30进行充电数据线输出正电压信号时，所述薄膜晶体管30对应的像素的极性为正。当对薄膜晶体管30进行充电数据线输出负电压信号时，所述薄膜晶体管30对应的像素的极性为负。

在本实施例中，所述第一数据线11连接相应组列40中的奇数行奇数列及偶数行偶数列的薄膜晶体管30的源极。所述第二数据线12连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管30的源极。第二、第四条栅极线G2、G4连接位于第一数据线11一侧的相邻行的两个薄膜晶体管30的栅极。第一、第三及第五条栅极线G1、G3、G5连接位于第二数据线12一侧的相邻行的两个薄膜晶体管30的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。因此，本发明实现了点反转，提高了液晶显示面板的显示画面的品质。另外，从第一条栅极线G1依次开启到第N条栅极线Gn为一个周期，在一个周期内，所有组数据线的极性不变，从而减少了数据线的极性切换频率，进而降低了驱动数据线的驱动芯片的驱动功耗。

在本实施例中，所述第一极性为正极。所述第二极性为负极。在其他实施例中，所述第一极性也可以为负极，所述第二极性也可以为正极。即所有数据线的极性进行切换后，所述像素矩阵中的每一个像素的极性与任意相邻的像素的极性仍然相反，因此，所有数据线的极性切换不会出现闪烁现象，不会影响液晶显示面板的显示画面的品质。

具体地，第一行中的第一至第八列的薄膜晶体管30的源极分别连接至第一、第二、第四、第三、第六、第五、第七及第八条数据线D1、D2、D4、D3、D6、D5、D7及D8上。第一行中的第一、第四、第六及第七列薄膜晶体管30的栅极连接至第二条栅极线G2。第一行中的第二、第三、第五及第八列薄膜晶体管30的栅极连接至第一条栅极线G1。第二行中的第一至第八列的薄膜晶体管30的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线D2、D1、D3、D4、D5、D6、D8及D7上。第二行中的第一、第四、第六及第七列薄膜晶体管30的栅极连接至第二条栅极线G2。第二行中的第二、第三、第五及第八列薄膜晶体管30的栅极连接至第三条栅极线G3。第三行中的第一至第八列的薄膜晶体管30的源极分别连接至第一、第二的、第四、第三、第六、第五、第七及第八条数据线D1、D2、D4、D3、D6、D5、D7及D8上。第三行中的第一、第四、第六及第七列薄膜晶体管30的栅极连接至第四条栅极线G4。第三行中的第二、第三、第五及第八列的薄膜晶体管30的栅极连接至第三条栅极线G3；第四行中的第一至第八列的薄膜晶体管30的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线D2、D1、D3、D4、D5、D6、D8及D7上。第四行中的第一、第四、第六及第七列薄膜晶体管30的栅极连接至第四条栅极线G4。第四行中的第二、第三、第五及第八列薄膜晶体管30的栅极连接至第五条栅极线G5。

在本实施例中，布线单元200在液晶显示面板的源极驱动器及栅极驱动器的驱动下，使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。因此，本发明实现了点反转(参阅图3)，提高了液晶显示面板的显示画面的品质。另外，从第一条栅极线20依次开启到第N条栅极线为一个周期，在一个周期内，所述M组数据线的极性不变，从而减少了数据线的极性切换频率，进而降低了驱动M组数据线的驱动芯片的驱动功耗。

在本实施例中，所述第一极性为正极，所述第二极性为负极。在其他实施方式中，所述数据线的极性可以进行切换，如第一极性为负极，所述第二极性为正极，本发明仍然可以实现点反转(如图4及图5)。反转的原理与本实施例中的反转原理相同。

请参阅图6，本发明第二方案提供一种液晶显示面板400。所述液晶显示面板400包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元200包括依次从左到右排布的第一至第八条数据线D1-D8、依次从上到下排布的第一至第五条栅极线G1-G5，及以4×8矩阵形式排布的薄膜晶体管30。

像素阵列，所述像素阵列包括若干像素单元，每一像素单元以4×8矩阵形式进行排布。所述像素单元50从左到右从上到下依次排布，且对应相应的薄膜晶体管矩阵。

所述第一及第二条数据线D1及D2形成第一组数据线10，所述第三及第四条数据线D3及D4形成第二组数据线10。所述第五及第六条数据线D5及D6形成第三组数据线10，所述第七及第八条数据线D7及D8形成第四组数据线10，所述第一、第四、第六及第七条数据线D1、D4、D6及D7为第一数据线11。所述第二、第三、第五及第八条数据线D2、D3、D5及D8为第二数据线12，且所述第一数据线11与所述第二数据线12的极性相反。每组数据线10对应两列薄膜晶体管形成一组列40。所述第一数据线11连接相应组列40中的奇数行奇数列及偶数行偶数列的薄膜晶体管30的源极。所述第二数据线12连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管30的源极。第二、第四条栅极线G2、G4连接位于第一数据线11一侧的相邻行的两个薄膜晶体管30的栅极。第一、第三及第五条栅极线G1、G3、G5连接位于第二数据线12一侧的相邻行的两个薄膜晶体管30的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。其中，所述阵列基板布线结构的栅极线20从第一条栅极线G1依次开启到第N条栅极线Gn为一个周期，在一个周期内，所有数据线的极性不变。

需要说明的是，所述栅极线20用于控制所述薄膜晶体管30的启闭。所述第一及第二数据线11及12用于在相应的薄膜晶体管30开启后对薄膜晶体管30进行充电。当对薄膜晶体管30进行充电数据线输出正电压信号时，所述薄膜晶体管30对应的像素的极性为正。当对薄膜晶体管30进行充电数据线输出负电压信号时，所述薄膜晶体管30对应的像素的极性为负。

在本实施例中，所述第一数据线11连接相应组列40中的奇数行奇数列及偶数行偶数列的薄膜晶体管30的源极。所述第二数据线12连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管30的源极。第二、第四条栅极线G2、G4连接位于第一数据线11一侧的相邻行的两个薄膜晶体管30的栅极。第一、第三及第五条栅极线G1、G3、G5连接位于第二数据线12一侧的相邻行的两个薄膜晶体管30的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。因此，本发明实现了点反转，提高了液晶显示面板的显示画面的品质。另外，从第一条栅极线G1依次开启到第N条栅极线Gn为一个周期，在一个周期内，所有组数据线的极性不变，从而减少了数据线的极性切换频率，进而降低了驱动数据线的驱动芯片的驱动功耗，故本发明降低了液晶显示面板400的功耗。

请参阅图7，本发明第三方案提供一种液晶显示器500。所述液晶显示器包括液晶显示面板400、背光模块510及驱动控制电路520。所述背光模块510用于提供所述液晶显示面板400所需的光线。所述液晶显示面板为上述第二方案提供的液晶显示面板400。由于所述液晶显示面板400已在上述第二方案实施例中进行了详细的描述，故在此不再赘述。所述驱动控制电路520用于控制所述像素阵列。

进一步地，所述驱动控制电路520还包括栅极驱动器、源极驱动器及时序控制器。所述栅极驱动器设置于所述液晶显示面板的一侧，且耦接在所述液晶显示面板的所有所述栅极线，用以序列提供扫描信号。所述源极驱动器耦接所述液晶显示面板的所有数据线，用以提供多个显示数据。所述时序控制器耦接并控制所述栅极驱动器及源极驱动器。

在本实施例中，所述液晶显示器的每组数据线10包括第一数据线11及第二数据线12，所述第一数据线11及所述第二数据线12的极性相反。每组数据线10对应两列薄膜晶体管形成一组列40。所述第一数据线11连接相应组列40中的奇数行奇数列及偶数行偶数列的薄膜晶体管30的源极。所述第二数据线12连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管30的源极。第二、第四条栅极线G2、G4连接位于第一数据线11一侧的相邻行的两个薄膜晶体管30的栅极。第一、第三及第五条栅极线G1、G3、G5连接位于第二数据线12一侧的相邻行的两个薄膜晶体管30的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反。因此，本发明实现了点反转，提高了液晶显示面板400的显示画面的品质。另外，另外，从第一条栅极线G1依次开启到第N条栅极线Gn为一个周期，在一个周期内，所有组数据线的极性不变，从而减少了数据线的极性切换频率，进而降低了驱动数据线的驱动芯片的驱动功耗，，故本发明降低了液晶显示面板400的功耗，即降低了所述液晶显示器500的功耗。

以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种阵列基板布线结构，应用于液晶显示面板中，其特征在于：所述阵列基板布线结构包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第八条数据线、依次从上到下排布的第一至第五条栅极线，及以4×8矩阵形式排布的薄膜晶体管，所述第一及第二条数据线形成第一组数据线，所述第三及第四条数据线形成第二组数据线，所述第五及第六条数据线形成第三组数据线，所述第七及第八条数据线形成第四组数据线，所述第一、第四、第六及第七条数据线为第一数据线，所述第二、第三、第五及第八条数据线为第二数据线，且所述第一数据线的极性与所述第二数据线的极性相反，每组数据线对应两列薄膜晶体管形成一组列，所述第一数据线连接相应组列中的奇数行奇数列及偶数行偶数列的薄膜晶体管的源极，所述第二数据线连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管的源极，第二、第四条栅极线连接位于第一数据线一侧的相邻行的两个薄膜晶体管的栅极，第一、第三及第五条栅极线连接位于第二数据线一侧的相邻行的两个薄膜晶体管的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反；

其中，所述阵列基板布线结构的栅极线从第一条栅极线依次开启到最后一条栅极线为一个周期，在一个周期内，所述数据线的极性不变。

2.如权利要求1所述的阵列基板布线结构，其特征在于，当所述第一数据线输出正电压信号，所述第二数据线输出负电压信号；当所述第一数据线切换至负电压信号，所述第二数据线也相应切换至正电压信号。

3.如权利要求2所述的阵列基板布线结构，其特征在于，第一行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二、第四、第三、第六、第五、第七及第八条数据线上，第一行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第一行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第一条栅极线；第二行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第二行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第二行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第三行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二的、第四、第三、第六、第五、第七及第八条数据线上，第三行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第三行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第四行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第四行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第四行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第五条栅极线。

4.一种液晶显示面板，包括：

若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第八条数据线、依次从上到下排布的第一至第五条栅极线，及以4×8矩阵形式排布的薄膜晶体管；

像素阵列，所述像素阵列包括若干像素单元，每一像素单元以4×8矩阵形式进行排布，所述像素单元从左到右从上到下依次排布，且对应相应的薄膜晶体管矩阵；

其中，所述第一及第二条数据线形成第一组数据线，所述第三及第四条数据线形成第二组数据线，所述第五及第六条数据线形成第三组数据线，所述第七及第八条数据线形成第四组数据线，所述第一、第四、第六及第七条数据线为第一数据线，所述第二、第三、第五及第八条数据线为第二数据线，且所述第一数据线的极性与所述第二数据线的极性相反，每组数据线对应两列薄膜晶体管形成一组列，所述第一数据线连接相应组列中的奇数行奇数列及偶数行偶数列的薄膜晶体管的源极，所述第二数据线连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管的源极，第二、第四条栅极线连接位于第一数据线一侧的相邻行的两个薄膜晶体管的栅极，第一、第三及第五条栅极线连接位于第二数据线一侧的相邻行的两个薄膜晶体管的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反；

其中，所述液晶显示面板的栅极线从第一条栅极线依次开启到最后一条栅极线为一个周期，在一个周期内，所述数据线的极性不变。

5.如权利要求4所述的液晶显示面板，其特征在于，当所述第一数据线输出正电压信号，所述第二数据线输出负电压信号；当所述第一数据线切换至负电压信号，所述第二数据线也相应切换至正电压信号。

6.如权利要求5所述的液晶显示面板，其特征在于，第一行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二、第四、第三、第六、第五、第七及第八条数据线上，第一行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第一行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第一条栅极线；第二行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第二行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第二行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第三行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二的、第四、第三、第六、第五、第七及第八条数据线上，第三行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第三行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第四行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第四行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第四行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第五条栅极线。

7.一种液晶显示器，包括液晶显示面板、背光模块及驱动控制电路，所述背光模块用于提供所述液晶显示面板所需的光线，所述液晶显示面板包括若干布线单元，所述若干布线单元从左到右从上到下依次排布设置，其中，每一布线单元包括从左到右排布的第一至第八条数据线、依次从上到下排布的第一至第五条栅极线，及以4×8矩阵形式排布的薄膜晶体管；

像素阵列，所述像素阵列包括若干像素单元，每一像素单元以4×8矩阵形式进行排布，所述像素单元从左到右从上到下依次排布，且对应相应的薄膜晶体管矩阵；所述驱动控制电路用于控制所述像素阵列；

其中，所述第一及第二条数据线形成第一组数据线，所述第三及第四条数据线形成第二组数据线，所述第五及第六条数据线形成第三组数据线，所述第七及第八条数据线形成第四组数据线，所述第一、第四、第六及第七条数据线为第一数据线，所述第二、第三、第五及第八条数据线为第二数据线，且所述第一数据线的极性与所述第二数据线的极性相反，每组数据线对应两列薄膜晶体管形成一组列，所述第一数据线连接相应组列中的奇数行奇数列及偶数行偶数列的薄膜晶体管的源极，所述第二数据线连接相应组列中的奇数行偶数列及偶数行奇数列的薄膜晶体管的源极，第二、第四条栅极线连接位于第一数据线一侧的相邻行的两个薄膜晶体管的栅极，第一、第三及第五条栅极线连接位于第二数据线一侧的相邻行的两个薄膜晶体管的栅极，以使得所述薄膜晶体管矩阵对应的像素矩阵中的每一个像素的极性与任意相邻的像素的极性相反；

其中，所述液晶显示面板的栅极线从第一条栅极线依次开启到最后一条栅极线为一个周期，在一个周期内，所述数据线的极性不变。

8.如权利要求7所述的液晶显示器，其特征在于，当所述第一数据线输出正电压信号，所述第二数据线输出负电压信号；当所述第一数据线切换至负电压信号，所述第二数据线也相应切换至正电压信号。

9.如权利要求8所述的液晶显示器，其特征在于，第一行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二、第四、第三、第六、第五、第七及第八条数据线上，第一行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第一行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第一条栅极线；第二行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第二行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第二条栅极线，第二行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第三行中的第一至第八列的薄膜晶体管的源极分别连接至第一、第二的、第四、第三、第六、第五、第七及第八条数据线上，第三行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第三行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第三条栅极线；第四行中的第一至第八列的薄膜晶体管的源极分别连接至第二、第一、第三、第四、第五、第六、第八及第七条数据线上，第四行中的第一、第四、第六及第七列薄膜晶体管的栅极连接至第四条栅极线，第四行中的第二、第三、第五及第八列薄膜晶体管的栅极连接至第五条栅极线。

10.如权利要求9所述的液晶显示器，其特征在于，所述驱动控制电路包括：

栅极驱动器，设置于所述液晶显示面板的一侧，且耦接在所述液晶显示面板的所有所述栅极线，用以序列提供扫描信号；

源极驱动器，耦接所述液晶显示面板的所有数据线，用以提供多个显示数据；以及

时序控制器，耦接并控制所述栅极驱动器及源极驱动器。