CN106098750B - 一种超级结终端的设计方法 - Google Patents
一种超级结终端的设计方法 Download PDFInfo
- Publication number
- CN106098750B CN106098750B CN201610534992.5A CN201610534992A CN106098750B CN 106098750 B CN106098750 B CN 106098750B CN 201610534992 A CN201610534992 A CN 201610534992A CN 106098750 B CN106098750 B CN 106098750B
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- doped region
- region
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000012535 impurity Substances 0.000 claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 238000004364 calculation method Methods 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 11
- 238000007514 turning Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明属于超级结技术领域，公开了一种超级结终端的设计方法，用于解决现有技术无法确定P型杂质区域和N型重掺杂区域之间的最小距离而导致芯片面积大的问题。本发明该超级结终端包括N型掺杂衬底，所述N型掺杂衬底上设置有P型杂质区域和N型重掺杂区域，所述N型重掺杂区域与N型掺杂衬底连接，所述P型杂质区域和N型重掺杂区域之间最小距离的计算方法为：对于硅器件P型杂质区域和N型重掺杂区域之间的距离为：2.67×1010ND ‑7/8cm≤Space≤1.1×2.67×1010ND ‑7/8cm。本发明在保证击穿电压不降低的情况下，得到P型杂质区域和N型重掺杂区域之间的最小距离，从而减小芯片的面积。
Description
技术领域
本发明属于超级结技术领域，具体公开了一种超级结终端的设计方法。
背景技术
硅功率器件的击穿电压和导通电阻有如下关系：Rds(on)∝BV2.5；由该公式可知，导通电阻正比于击穿电压的2.5次方。击穿电压增加1倍，导通电阻变为原来的4.7倍，这使得高压使用的场景(如要求击穿电压在600V以上)，器件的导通电阻变得无法接受。
超级结是一种能够显著减小器件导通电阻的结构，它利用在漂移区掺入具有互补类型的杂质(如在N型漂移区中掺入P型杂质)，可以大大减小导通电阻，实现导通电阻正比于击穿电压(即Rds(on)∝BV)。
现有技术中，关于超级结终端的技术文献也较多，例如申请号为201110295521.0的发明专利公开了一种超级结结构、超级结MOS晶体管及其制造方法，在n型外延层中具有多根p型立柱，每相邻的两根p型立柱之间的n型外延层作为一根n型立柱；这样在n型外延层中便形成了交替排列的多根p型立柱和n型立柱，即超级结结构；每根p型立柱在纵向上包括多段，其中从上往下的第二段结构在顶部具有一个上宽下窄的凹槽，从上往下的第一段结构就在该凹槽内，也呈上宽下窄；p型立柱的每一段中，p型杂质的掺杂浓度是均匀的，从上往下每一段中的掺杂浓度递减；每根n型立柱中的掺杂浓度在纵向上呈不均匀分布，且下方的掺杂浓度大于或等于上方的掺杂浓度；在超级结结构的底部，p型立柱中p型杂质总量小于n型立柱中n型杂质总量；在超级结结构的顶部，p型立柱中p型杂质总量大于n型立柱中n型杂质量。
申请号为201110407746.0的发明专利公开了一种超级结器件，在超级结器件的中间区域为电流流动区，电流流动区包含多个并行排列的电流流动区沟槽；超级结器件的终端保护结构成方形环绕于电流流动区的外周，超级结器件的终端保护结构包括多个短沟槽，短沟槽同电流流动区沟槽相分离；其中，位于电流流动区沟槽上方及下方的短沟槽平行于电流流动区沟槽，位于电流流动区沟槽左侧及右侧的短沟槽垂直于电流流动区沟槽；电流流动区沟槽及短沟槽形成于掺杂硅外延层中，在电流流动区沟槽及短沟槽中填充有同掺杂硅外延层反型的掺杂硅；各短沟槽的长度大于掺杂硅外延层的厚度。
申请号为20121039893.3的发明专利公开了一种超级结器件，包括：具有第一导电类型的半导体基底；形成于半导体基底上的具有第一导电类型的半导体外延层；在半导体外延层上形成有电流流动区和终端结构；电流流动区包括多个平行排列的第一沟槽；每两个相邻的第一沟槽间的距离都相同，各第一沟槽的宽度都相同；终端结构包括多个平行排列且呈环状结构的第二沟槽，各第二沟槽依次环绕于电流流动区的四周；在俯视平面上，各第二沟槽为矩形的四角有拐角连线的环状结构，各第二沟槽包括二个相互平行的第一平行边、二个相互平行的第二平行边、四个拐角连线，第一平行边和第二平行边垂直，四个拐角连线分别连接一个第一平行边和一个第二平行边；各第一沟槽和各第二沟槽的第一平行边平行；各拐角连线由多条第一短边和多条第二短边相连而成，各第一短边都和第一平行边平行，各第二短边都和第二平行边平行；各拐角连线的一端通过一条第二短边和第一平行边相连、另一端通过一条第一短边和第二平行边相连；各拐角连线的中间位置处的各第一短边和各第二短边呈交替连接的结构，各拐角连线的不同位置处的各第一短边和各第二短边的长度能够相同或不同，各拐角连线的同一侧的不同位置处的连接点位于同一条弧线上，该弧线相对于电流流动区呈外凸结构；各第一沟槽的侧壁和底部的晶面指数、各第二沟槽各位置处的侧壁和底部的晶面指数和半导体基底的晶面指数属于同一晶面族；在各第一沟槽和各第二沟槽中都填充有第二导电类型的半导体外延材料，由填充于各第一沟槽和各第二沟槽中的第二导电类型的半导体外延材料组成各第二导电类型柱层，各第二导电类型柱层之间的第一导电类型的半导体外延层组成各第一导电类型柱层，各第一导电类型柱层和各第二导电类型柱层呈交替排列的结构。
结合附图1和附图2，下面以N型超级结MOS管为例进行介绍，N型超级结MOS管通常由N型衬底，在某些区域添加P型杂质，以降低导通电阻。1为P型杂质，它是用来横向跟N型漂移区耗尽，从而可以同时实现高的掺杂浓度和高的击穿电压。P型杂质通常有两种实现方式，一种是通过多次外延形成，另外一种是通过挖槽和P型硅填入形成的。2为N型重掺杂区域，掺杂的剂量通常是在1e15/cm2以上，它是用来连接N型衬底，作为电场的截至区域和提供一个固定的电位。P型杂质和N型重掺杂区域之间有一个间距，如图1和图2中的Space，这是一个P-N结，有一个耗尽区，需要承受一定的电场，这个距离太近，会造成器件击穿电压的降低；这个距离太远，会增大芯片的面积。
然而，现有技术中没有关于P型杂质和N型重掺杂区域之间的最小距离的算法，为了保证器件击穿电压满足条件，都会将这个距离设置的较大，导致增加了芯片面积。
发明内容
本发明为了解决现有技术无法确定P型杂质区域和N型重掺杂区域之间的最小距离而导致芯片面积大的问题，而提供一种超级结终端设计方法，在保证击穿电压不降低的情况下，得到P型杂质区域和N型重掺杂区域之间的最小距离，从而减小芯片的面积。
为解决上述技术问题，本发明所采用的技术方案是：
一种超级结终端的设计方法，其特征在于，该超级结终端包括N型掺杂衬底，所述N型掺杂衬底上设置有P型杂质区域和N型重掺杂区域，所述N型重掺杂区域与N型掺杂衬底连接，所述P型杂质区域和N型重掺杂区域之间需要有一定的距离，P型杂质区域和N型重掺杂区域之间的距离为；
对于硅器件P型杂质区域和N型重掺杂区域之间的距离(Space)为：
2.67×1010ND -7/8cm≤Space≤1.1×2.67×1010ND -7/8cm；
对于碳化硅器件P型杂质区域和N型重掺杂区域之间的距离(Space)为：
1.82×1010ND -7/8cm≤Space≤1.1×1.82×1010ND -7/8cm；其中公式中ND为N型掺杂衬底的掺杂浓度。
对于硅器件，如果N型掺杂衬底的掺杂浓度ND为2e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为11μm；如果N型掺杂衬底的掺杂浓度ND为4e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为6.0μm；如果N型掺杂衬底的掺杂浓度ND为1e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为2.7μm。
这个最小距离对应的是当P-N结的界面到达最大的临界电场的时候(这个时候器件会发生击穿)，所对应的最大耗尽区的宽度。超过这个距离，耗尽区的宽度不会增加，对增加器件的击穿电压能力不起作用，但是会增加面积。如果小于这个距离，有可能造成器件的击穿电压降低，对器件性能有不利的影响。
所述N型重掺杂区域是一正方形或者为弧形。
所述N型重掺杂区域上方设置有多晶硅，所述多晶硅浮空或者与N型重掺杂区域连接在一起。
所述N型重掺杂区域上方设置有金属，所述金属浮空或者与N型重掺杂区域连接在一起。
所述N型重掺杂区域上方设置有金属和多晶硅，所述金属和多晶硅浮空或者与N型重掺杂区域连接在一起。
所述P型杂质区域的上方设置有多晶硅，所述多晶硅浮空或者与P型杂质区域连接在一起。
所述P型杂质区域的上方设置有金属，所述金属浮空或者与P型杂质区域连接在一起。
所述P型杂质区域的上方设置有金属和多晶硅，所述金属和多晶硅浮空或者与P型杂质区域连接在一起。
与现有技术相比，本发明具有以下有益效果：
本发明的超级结终端的设计方法，在保证击穿电压不降低的情况下，得到P型杂质和N型重掺杂区域之间的最小距离，从而减小芯片的面积。随着芯片面积的减少，可以降低芯片的成本。随着器件的比导通电阻越来越小(单位面积下对应的电阻)，也就是相同电流(电阻下)，芯片的面积越来越小，然而器件终端的面积基本上是固定不变的，因此终端占芯片的面积比例越来越大。现在4A的超级结器件，终端的面积占芯片总面积的50％，因此减小终端的面积可以显著的减小芯片的总面积，降低芯片的成本。
附图说明
图1和图2为现有技术中常见的P型杂质的版图；
图中标记：1、P型杂质区域，2、N型重掺杂区域；
图3为电场强度与距离的关系图，其中该图中以P型杂质区域和N型掺杂衬底的交界处设为0点，图中的x轴代表在N型掺杂衬底离这个交界处的距离，y轴代表这个点对应的电场强度。
具体实施方式
下面结合实施例对本发明作进一步的描述，所描述的实施例仅仅是本发明一部分实施例，并不是全部的实施例。基于本发明中的实施例，本领域的普通技术人员在没有做出创造性劳动前提下所获得的其他所用实施例，都属于本发明的保护范围。
结合附图，本发明的超级结终端的设计方法，该超级结终端包括N型掺杂衬底，其中，N型掺杂衬底包括由硅制作的衬底以及由碳化硅制作的衬底，即硅器件和碳化硅器件，本领域的技术人员都明白和理解，在此不再赘述。所述N型掺杂衬底上设置有P型杂质区域1和N型重掺杂区域2，所述N型重掺杂区域与N型掺杂衬底连接，所述P型杂质区域1和N型重掺杂区域2之间形成耗尽区。电压越高，耗尽区越宽，以P型杂质和N型衬底的交界面处设为0点，有如图3所述的关系，图3中x轴代表在N型衬底力交界处的距离，y轴代表这个点对应的电场强度；这里假定N型衬底的掺杂浓度为ND，ε＝εrε0在这里εr为相对介电常数，对于硅器件为11.9，ε0为真空中介电常数。W1、W2为耗尽区边缘的位置，PN的界面处具有最大的电场，其电场强度正比于耗尽区的宽度。对于任意一种材料，存在着一个临界电场，如图中的EC为硅材料所能够承受的最大电场，这个电场不但跟材料本身的特性有关(禁带宽度)还跟耗尽区的宽度有关。耗尽区的宽度越宽，临界电场的值就越小。对于硅器件，这个值通常在2×105V/cm～4×105V/cm。一旦超过这个临界电场，器件就发生击穿，就到了击穿电压点。由上所述，可以得到，对于超级结器件这个距离有一个极大值，超过这个值在增加距离对击穿电压就没有意义，而且会带来芯片面积的增加。
因此，所述P型杂质区域和N型重掺杂区域之间最小距离的计算方法为：
对于硅器件P型杂质区域和N型重掺杂区域之间最小距离的计算公式为：
对于碳化硅器件P型杂质区域和N型重掺杂区域之间最小距离的计算公式为：
其中公式中ND为N型掺杂衬底的掺杂浓度。
由于，器件的临界电场随着温度的升高会升高(当温度从25度升高到125度时，器件的击穿电压会提高7-8％)以及工艺上的波动(即1和2之间的距离会随着制造工艺的变化而增加或减少)，因此，为了保证能够满足由于温度升高以及工艺波动带来的影响，对于硅器件的硅器件P型杂质区域和N型重掺杂区域之间最小距离的计算公式为：
即是说：
对于硅器件P型杂质区域和N型重掺杂区域之间的距离(Space)为：
2.67×1010ND -7/8cm≤Space≤1.1×2.67×1010ND -7/8cm；
对于碳化硅器件P型杂质区域和N型重掺杂区域之间的距离(Space)为：
1.82×1010ND -7/8cm≤Space≤1.1×1.82×1010ND -7/8cm；其中公式中ND为N型掺杂衬底的掺杂浓度。
对于硅器件，如果N型掺杂衬底的掺杂浓度ND为2e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为11μm；如果N型掺杂衬底的掺杂浓度ND为4e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为6.0μm；如果N型掺杂衬底的掺杂浓度ND为1e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为2.7μm。
在某些超级结器件中，在2区域上方还有Contact(金属接触孔)，或者是多晶硅，金属等等，这个会形成场板，会改变电场的分布，即使存在这个情况，这个公式规定的最大距离也同样适用。
在某些超级结器件中，在1，P型掺杂区域上方有浮空的多晶硅或者是浮动的金属等，这个同样可以形成场板，会改变电场的分布，即使存在以上情况，这个公式所规定的最大距离也同样适用。
在此，对本发明的计算公式的推导过程，进行简单讲述。当给N区施加正向偏压，此结处于反向偏置状态，在N区会形成一个耗尽区来承受电压，耗尽区中会产生一个电场，N区的Poisson方程为：
d2V/dx2＝-dE/dx＝-qND/ε,ε为半导体的介电常数，q为电子电荷，ND为N型掺杂衬底的掺杂浓度。
利用耗尽区边缘电场强度的边界条件，对上式进行积分，可以得到电场分布。
随着施加偏压的增大，最大电场逐渐接近发生明显的碰撞电离时的值，击穿电压取决于电离积分等于1。为了得到击穿电压的闭合解，用幂定律来求解碰撞电离***，将幂定律代入电离积分公式，联电场分布公式即可得到最大耗尽区宽度的解析解。
进一步的，所述N型重掺杂区域是一正方形或者为弧形。
进一步的，所述N型重掺杂区域上方设置有多晶硅，所述多晶硅浮空或者与N型重掺杂区域连接在一起。
进一步的，所述N型重掺杂区域上方设置有金属，所述金属浮空或者与N型重掺杂区域连接在一起。
进一步的，所述N型重掺杂区域上方设置有金属和多晶硅，所述金属和多晶硅浮空或者与N型重掺杂区域连接在一起。
进一步的，所述P型杂质区域的上方设置有多晶硅，所述多晶硅浮空或者与P型杂质区域连接在一起。
进一步的，所述P型杂质区域的上方设置有金属，所述金属浮空或者与P型杂质区域连接在一起。
进一步的，所述P型杂质区域的上方设置有金属和多晶硅，所述金属和多晶硅浮空或者与P型杂质区域连接在一起。
Claims (9)
1.一种超级结终端的设计方法，其特征在于，该超级结终端包括N型掺杂衬底，所述N型掺杂衬底上设置有P型杂质区域和N型重掺杂区域，所述N型重掺杂区域与N型掺杂衬底连接，所述P型杂质区域和N型重掺杂区域之间需要有一定的距离，
对于硅器件P型杂质区域和N型重掺杂区域之间的距离(Space)为：
2.67×1010ND -7/8cm≤Space≤1.1×2.67×1010ND -7/8cm；
对于碳化硅器件P型杂质区域和N型重掺杂区域之间的距离(Space)为：
1.82×1010ND -7/8cm≤Space≤1.1×1.82×1010ND -7/8cm；其中公式中ND为N型掺杂衬底的掺杂浓度。
2.根据权利要求1所述的超级结终端的设计方法，其特征在于，对于硅器件，如果N型掺杂衬底的掺杂浓度ND为2e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为11μm；如果N型掺杂衬底的掺杂浓度ND为4e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为6.0μm；如果N型掺杂衬底的掺杂浓度ND为1e15cm-3时，硅器件P型杂质区域和N型重掺杂区域之间的距离Space为2.7μm。
3.根据权利要求1所述的超级结终端的设计方法，其特征在于，所述N型重掺杂区域是一正方形或者为弧形。
4.根据权利要求1所述的超级结终端的设计方法，其特征在于，所述N型重掺杂区域上方设置有多晶硅，所述多晶硅浮空或者与N型重掺杂区域连接在一起。
5.根据权利要求1所述的超级结终端的设计方法，其特征在于，所述N型重掺杂区域上方设置有金属，所述金属浮空或者与N型重掺杂区域连接在一起。
6.根据权利要求1所述的超级结终端的设计方法，其特征在于，所述N型重掺杂区域上方设置有金属和多晶硅，所述金属和多晶硅浮空或者与N型重掺杂区域连接在一起。
7.根据权利要求1所述的超级结终端的设计方法，其特征在于，所述P型杂质区域的上方设置有多晶硅，所述多晶硅浮空或者与P型杂质区域连接在一起。
8.根据权利要求1所述的超级结终端的设计方法，其特征在于，所述P型杂质区域的上方设置有金属，所述金属浮空或者与P型杂质区域连接在一起。
9.根据权利要求1所述的超级结终端的设计方法，其特征在于，所述P型杂质区域的上方设置有金属和多晶硅，所述金属和多晶硅浮空或者与P型杂质区域连接在一起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610534992.5A CN106098750B (zh) | 2016-07-08 | 2016-07-08 | 一种超级结终端的设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610534992.5A CN106098750B (zh) | 2016-07-08 | 2016-07-08 | 一种超级结终端的设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106098750A CN106098750A (zh) | 2016-11-09 |
| CN106098750B true CN106098750B (zh) | 2019-03-01 |
Family
ID=57213232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610534992.5A Active CN106098750B (zh) | 2016-07-08 | 2016-07-08 | 一种超级结终端的设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106098750B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928519A (zh) * | 2013-01-16 | 2014-07-16 | 富士电机株式会社 | 半导体元件 |
| CN104303314A (zh) * | 2012-05-17 | 2015-01-21 | 通用电气公司 | 具有结终端扩展的半导体器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005031908B3 (de) * | 2005-07-07 | 2006-10-19 | Infineon Technologies Ag | Halbleiterbauelement mit einer Kanalstoppzone |
| JP2008277352A (ja) * | 2007-04-25 | 2008-11-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2016
- 2016-07-08 CN CN201610534992.5A patent/CN106098750B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104303314A (zh) * | 2012-05-17 | 2015-01-21 | 通用电气公司 | 具有结终端扩展的半导体器件 |
| CN103928519A (zh) * | 2013-01-16 | 2014-07-16 | 富士电机株式会社 | 半导体元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106098750A (zh) | 2016-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768248B2 (en) | Semiconductor device having diode characteristic | |
| US8404526B2 (en) | Semiconductor device and manufacturing method for the same | |
| JP4304433B2 (ja) | 半導体素子 | |
| US8395230B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8823083B2 (en) | Semiconductor device with vertical semiconductor element | |
| US8963245B2 (en) | Integrated circuit having lateral compensation component | |
| KR101795828B1 (ko) | 초접합 반도체 소자 및 제조 방법 | |
| US20170148872A1 (en) | Field-Effect Semiconductor Device Having Pillar Regions of Different Conductivity Type Arranged in an Active Area | |
| US20130029466A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20010074945A (ko) | 고전압 반도체 소자 | |
| JP2007116190A (ja) | 半導体素子およびその製造方法 | |
| JP2009088345A (ja) | 半導体装置 | |
| US11588045B2 (en) | Fortified trench planar MOS power transistor | |
| WO2018107429A1 (zh) | 超结器件及其制造方法 | |
| US20120074461A1 (en) | Semiconductor device and method for manufacturing same | |
| US20110169080A1 (en) | Charge balance power device and manufacturing method thereof | |
| JP7465123B2 (ja) | 半導体装置 | |
| CN106098750B (zh) | 一种超级结终端的设计方法 | |
| US8878290B2 (en) | Semiconductor device | |
| CN107293595B (zh) | 半导体装置 | |
| KR102159418B1 (ko) | 슈퍼 정션 mosfet 및 그 제조 방법 | |
| US20230223435A1 (en) | Pillar structure and super junction semiconductor device including the same | |
| JP5884772B2 (ja) | 半導体装置 | |
| CN210325806U (zh) | 一种具有jfet区布图设计的半导体器件 | |
| WO2022190444A1 (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: A1206, Skyworth Building, No. 008 Gaoxin South 1st Road, High tech Zone Community, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province, 518063 Patentee after: Shenzhen Shangyangtong Technology Co.,Ltd. Address before: Unit 601-602, Building B, Tefa Information Port Building, No. 2 Kefeng Road, High tech Zone, Nanshan District, Shenzhen, Guangdong Province, 518000 Patentee before: SHENZHEN SANRISE-TECH Co.,Ltd. |
|
| CP03 | Change of name, title or address |