CN106057643A - 半导体结构以及制备半导体结构的方法 - Google Patents

半导体结构以及制备半导体结构的方法 Download PDF

Info

Publication number
CN106057643A
CN106057643A CN201610366371.0A CN201610366371A CN106057643A CN 106057643 A CN106057643 A CN 106057643A CN 201610366371 A CN201610366371 A CN 201610366371A CN 106057643 A CN106057643 A CN 106057643A
Authority
CN
China
Prior art keywords
layer
oxide layer
semiconductor
substrate
lanthanide oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610366371.0A
Other languages
English (en)
Inventor
肖磊
王子巍
王敬
梁仁荣
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610366371.0A priority Critical patent/CN106057643A/zh
Publication of CN106057643A publication Critical patent/CN106057643A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03921—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提出了半导体结构以及制备半导体结构的方法。具体地，该方法包括：(1)提供衬底，所述衬底为金属；(2)在所述衬底的上表面通过溅射沉积，形成稀土氧化物层；以及(3)在所述稀土氧化物层远离所述衬底的一侧形成半导体层，其中，所述稀土氧化物层以及所述半导体层具有晶体择优取向。由此，可以降低制备成本，简化制备工艺，并获得具有晶体择优取向的稀土氧化物结构。并且，稀土氧化物层能够诱导半导体层的形成，使形成的半导体层中的晶格排列具有择优取向性。

Description

半导体结构以及制备半导体结构的方法
技术领域
本发明涉及半导体技术以及半导体制造领域，具体而言，本发明涉及半导体结构以及制备半导体结构的方法。
背景技术
在半导体技术领域，将太阳能电池或者发光二极管(LED)制作在金属上，既可利用金属良好的导电性，又可利用金属衬底的低成本特征，还可以利用金属薄膜具有一定柔性制作具有一定柔性的器件，因此具有良好的应用前景。然而，对于性能较好的太阳能电池或者LED来说，其中的半导体材料一般要求为单晶或者晶体取向一致性好的多晶，即其中的晶体具有择优取向。目前可采用外延生长或者溅射沉积的方法在金属表面获得半导体薄膜，这些方法制备的半导体薄膜或为非晶材料，或为没有晶体择优取向的多晶材料，难以获得晶体择优取向性好的半导体薄膜，导致太阳能电池或者发光二极管的性能很差而难以应用。
因此，目前涉及金属上具有良好晶体择优取向的半导体薄膜结构及其制备方法仍有待改进。
发明内容
发明人经过深入研究以及大量实验发现，通过合适的溅射沉积工艺，可以在金属上制备出具有晶体择优取向的稀土氧化物薄膜，进一步，通过控制稀土氧化物晶体的晶格常数，使其与常见半导体晶体材料之间具有较好的晶格匹配程度，从而保证生长在该稀土氧化物晶体层上的半导体层具有好的晶体择优取向，从而可以用于制备高性能的太阳能电池、发光二极管等半导体器件。
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种制备半导体结构的方法，该方法采用溅射沉积的方法，通过对溅射条件的控制，能够形成具有晶体择优取向的稀土氧化物层。与利用固相外延生长技术以及金属有机化学气相沉积技术相比，溅射沉积具有成本低廉、操作简单等优点。
在本发明的一个方面，本发明提出了一种制备半导体结构的方法。该方法包括：(1)提供衬底，所述衬底为金属；(2)在所述衬底的上表面通过溅射沉积，形成稀土氧化物层；以及(3)在所述稀土氧化物层远离所述衬底的一侧形成半导体层，其中，所述稀土氧化物层以及所述半导体层具有晶体择优取向。由此，可以降低制备成本，简化制备工艺，并获得具有晶体择优取向的稀土氧化物结构。并且，稀土氧化物层能够诱导半导体层的形成，使形成的半导体层中的晶格排列具有择优取向性。同时，稀土氧化物层还可以阻挡衬底中杂质扩散到半导体层中，有效改善半导体层的性能。
根据本发明的实施例，步骤(2)进一步包括：通过溅射沉积在所述衬底的上表面形成稀土氧化物混合体，对所述稀土氧化物混合体进行第一退火处理，以便获得所述稀土氧化物层。由此，可以进一步简化溅射沉积过程的制备工艺，降低对沉积设备的要求，从而可以进一步降低生产成本。
根据本发明的实施例，步骤(3)之后，进一步包括：(4)对所述衬底、稀土氧化物层以及半导体层进行第二退火处理。由此，可以通过第二退火处理，进一步提高半导体层和/或稀土氧化物层的结晶质量。
根据本发明的实施例，在步骤(1)之后步骤(2)之前，进一步包括：在所述衬底的上表面形成扩散阻挡层。由此，可以缓解金属衬底的扩散对于该半导体结构性能的负面影响。
根据本发明的实施例，所述扩散阻挡层包括Al2O3、ZrO2、Y2O3中的一种或多种。由此，可以进一步提高扩散阻挡层对于金属衬底扩散的缓解效果。
根据本发明的实施例，所述衬底为高温合金。由此，一方面防止金属衬底在后续的高温过程熔化，另一方面可以缓解衬底金属元素在高温环境中的扩散，进而可以防止衬底中的金属元素扩散而对该半导体结构的性能造成负面影响。
根据本发明的实施例，所述半导体层包括Si、Ge、III-V族化合物半导体中的一种或多种。由此，可以使该半导体结构应用于不同应用场景所需的半导体器件中，常见的应用可以为太阳能电池或发光二极管。
根据本发明的实施例，所述溅射沉积为磁控溅射沉积或离子束溅射沉积。利用磁控溅射或者离子束溅射可以较好地控制沉积速率以及沉积的稀土氧化物的晶体结构，从而有利于形成稀土氧化物层。
根据本发明的实施例，所述溅射沉积为脉冲式溅射沉积或离子束辅助溅射沉积。由此，可以利用脉冲式溅射沉积或者离子束辅助溅射沉积控制沉积的速率，提高获得的稀土氧化物层的结晶质量。
根据本发明的实施例，所述稀土氧化物包括：(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1- xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种，其中x的取值范围为0-1。本领域技术人员可以根据对该半导体结构的具体要求，从上述范围内选择适当的稀土氧化物进行沉积，实现对该半导体结构物化性能的调控，从而可以扩展该半导体结构的应用范围。
根据本发明的实施例，所述稀土氧化物层的晶格常数a与所述半导体层的晶格常数b的关系为：a＝(2±c)b，其中c为晶格常数失配率，0≤c≤15％。部分稀土氧化物的晶格常数大约是常见半导体材料晶格常数的两倍，且稀土氧化物的晶格常数可通过组分调节，通过调节稀土氧化物以及半导体层的晶格常数之间的关系，使a≈2b，可以提高稀土氧化物层以及半导体层之间的晶格匹配程度。
根据本发明的实施例，所述第一退火处理以及第二退火处理的温度分别独立地为600～1200摄氏度。由此，可以进一步提高稀土氧化物层以及半导体层的结晶质量。
根据本发明的实施例，步骤(2)中，所述溅射沉积时衬底温度不小于400摄氏度。由此，可以简便地通过对衬底进行加热，获得具有晶体择优取向的稀土氧化物层，从而可以降低沉积步骤对设备的要求，简化制备工艺，降低生产成本。
在本发明的另一方面，本发明提出了一种半导体结构。根据本发明的实施例，该半导体结构包括：衬底，所述衬底为金属；稀土氧化物层，所述稀土氧化物层形成在所述衬底的上表面，所述稀土氧化物层具有晶体择优取向；和半导体层，所述半导体层形成在所述稀土氧化物层远离所述衬底的一侧，所述半导体层具有晶体择优取向。具有晶体择优取向的稀土氧化物能够诱导稀土氧化物层之上形成的半导体层的结晶情况，使其也具有晶体的择优取向，同时，稀土氧化物层还可以阻挡衬底中杂质扩散到半导体层中，有效改善半导体层的性能，从而有利于后续利用该半导体结构构成太阳能电池或发光二极管等结构。
根据本发明的实施例，所述衬底为高温合金。由此，一方面防止金属衬底在后续的高温过程熔化，另一方面可以缓解衬底金属元素在高温环境中的扩散，进而可以防止衬底中的金属元素扩散而对该半导体结构的性能造成负面影响。
根据本发明的实施例，该半导体结构进一步包括：扩散阻挡层，所述扩散阻挡层形成在所述衬底以及所述稀土氧化物层之间。由此，可以缓解金属衬底的扩散对于该半导体结构性能的负面影响。
根据本发明的实施例，所述扩散阻挡层包括Al2O3、ZrO2、Y2O3中的一种或多种。由此，可以进一步提高扩散阻挡层对于金属衬底扩散的缓解效果。
根据本发明的实施例，所述稀土氧化物包括：(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1- xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种，其中x的取值范围为0-1。本领域技术人员可以根据对该半导体结构的具体要求，从上述范围内选择适当的稀土氧化物进行沉积，实现对该半导体结构物化性能的调控，从而可以扩展该半导体结构的应用范围。
根据本发明的实施例，所述稀土氧化物的晶格常数a与所述半导体层的晶格常数b的关系为：a＝(2±c)b，其中c为晶格常数失配率，0≤c≤15％。部分稀土氧化物的晶格常数大约是常见半导体材料晶格常数的两倍，且稀土氧化物的晶格常数可通过组分调节，通过调节稀土氧化物以及半导体层的晶格常数之间的关系，使a≈2b，可以提高稀土氧化物层以及半导体层之间的晶格匹配程度。
根据本发明的实施例，所述稀土氧化物层(222)晶面的XRD衍射峰的半高宽小于5度。控制XRD衍射峰的半高宽有利于提高该稀土氧化物层的结晶质量。
根据本发明的实施例，所述半导体层为Si、Ge、III-V族化合物半导体中的一种或多种。由此，可以使该半导体结构应用于不同应用场景所需的半导体器件中，常见的应用可以为太阳能电池或发光二极管。
根据本发明的实施例，所述稀土氧化物层是通过溅射沉积形成的。由此，可以在保证稀土氧化物层质量的同时，降低制备成本，简化制备工艺。
根据本发明的实施例，所述稀土氧化物层和所述半导体层的至少之一是通过溅射沉积和退火处理形成的。由此，可以进一步简化溅射沉积过程的制备工艺，降低对沉积设备的要求，从而可以进一步降低生产成本。
根据本发明的实施例，所述溅射沉积为磁控溅射沉积或离子束溅射沉积。利用磁控溅射或者离子束溅射可以较好地控制沉积速率以及沉积的稀土氧化物的晶体结构，从而有利于形成稀土氧化物层。
根据本发明的实施例，所述溅射沉积为脉冲式溅射沉积或离子束辅助溅射沉积。由此，可以利用脉冲式溅射沉积或者离子束辅助溅射沉积控制沉积的速率，提高获得的稀土氧化物层的结晶质量。
根据本发明的实施例，所述溅射沉积时衬底温度大于400摄氏度。由此，可以简便地通过对衬底进行加热，获得具有晶体择优取向的稀土氧化物层，从而可以降低沉积步骤对设备的要求，简化制备工艺，降低生产成本。
附图说明
图1是根据本发明一个实施例的制备半导体结构的方法的流程图；
图2是根据本发明一个实施例的半导体结构的结构示意图；以及
图3是根据本发明另一个实施例的半导体结构的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种制备半导体结构的方法。通常，采用溅射的方法很难形成晶体择优取向，尤其是在金属衬底上，一般多形成多晶或无定形结构。发明人经过深入研究以及大量实验发现，通过降低溅射速率、提高溅射时衬底温度等方式，或者通过后续退火处理，改善溅射形成的稀土氧化物的结晶质量，从而实现利用溅射获得晶体择优取向。此过程中利用了稀土氧化物晶体在外延生长时生长速度的各向异性，即稀土氧化物薄膜在沉积时，某些晶向的沉积生长速度明显快于其它晶面，且在高温溅射沉积和退火过程中稀土氧化物有明显的晶体再结晶作用，具有择优取向的大晶粒不断长大，使得非择优取向的小晶粒越来越少甚至完全消失。本发明中，“晶体的择优取向”是指晶体具有择优取向性，即稀土氧化物层中一定范围内的晶体取向趋于一致，其中也包括单晶(晶体中各处取向完全一致)。具体地，根据本发明的实施例，参考图1，该方法包括：
S100：提供衬底
根据本发明的实施例，在该步骤中，提供衬底以便形成半导体结构。具体地，该衬底为金属。需要说明的是，衬底的具体材料或组成不受特别限制，可以为单一元素构成的金属衬底，也可以为合金衬底。具体的，根据本发明的实施例，该衬底可以为高温合金形成的。在本发明中，“高温合金”指能在600摄氏度以上使用的金属材料，例如，可以为铁基高温合金、镍基高温合金或者钴基高温合金。例如，可以采用镍基高温合金构成根据本发明实施例的衬底。本领域技术人员能够理解的是，为了提高制备的半导体结构的质量，在进行后续步骤之前，可以对衬底进行清洗，以便除去衬底表面的油脂、灰尘等杂质，从而可以提高后续步骤的沉积效果。
根据本发明的实施例，为了防止在后续制备过程中衬底中的金属元素发生扩散而影响利用该方法制备的半导体结构的性能，该方法还可以进一步包括：
在衬底的上表面形成扩散阻挡层，形成扩散阻挡层的方法可以是常规的溅射或者化学气相沉积工艺等。由此，除了后续形成的稀土氧化物层可以阻挡衬底中杂质扩散到半导体层中外，扩散阻挡层可以进一步缓解金属衬底的扩散对于该半导体结构性能的负面影响。具体地，扩散阻挡层可以包括Al2O3、ZrO2、Y2O3中的一种或多种。由此，可以进一步提高扩散阻挡层对于金属衬底扩散的缓解效果。
S200：形成稀土氧化物层
根据本发明的实施例，在该步骤中，在衬底的上表面通过溅射沉积，形成稀土氧化物层。由此，可以降低制备成本，简化制备工艺，并获得具有晶体择优取向的稀土氧化物结构。本领域技术人员能够理解的是，在形成稀土氧化物层之前，如在衬底的上表面预先形成有扩散阻挡层，则该稀土氧化物层形成在扩散阻挡层的上表面，也即是说，扩散阻挡层形成在稀土氧化物层以及衬底之间。
下面根据本发明的具体实施例对溅射沉积过程进行详细描述。
根据本发明的实施例，稀土氧化物可以包括：(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1- xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种，其中x的取值范围为0-1。本领域技术人员可以根据对该半导体结构的具体要求，从上述范围内选择适当的稀土氧化物进行沉积，实现对该半导体结构物化性能的调控，从而可以扩展该半导体结构的应用范围。
根据本发明的实施例，可以采用磁控溅射沉积或离子束溅射沉积形成稀土氧化物层。发明人经过大量实验发现，溅射沉积的速率对形成的稀土氧化物的晶体结构具有重要影响。溅射沉积速度慢有利于形成具有晶体择优取向的稀土氧化物层。利用磁控溅射或者离子束溅射可以较好地控制沉积速率，从而可以控制沉积的稀土氧化物的晶体结构，形成具有晶体择优取向而非混乱排布的多晶的稀土氧化物层。根据本发明的实施例，溅射沉积还可以为脉冲式溅射沉积或离子束辅助溅射沉积。脉冲式溅射沉积由于采用了脉冲电源代替直流电源进行溅射沉积，可以有效控制沉积速度，增强沉积原子的迁移，促进晶体择优取向的形成；采用离子束辅助溅射沉积，利用离子束辅助轰击沉积基片(即金属衬底)，可以提高沉积凝聚粒子的能量以及稳定性，同时消除沉积表面的缺陷及非择优取向的晶粒，有利于提高沉积形成的稀土氧化物层的质量。由此，可以利用脉冲式溅射沉积或者离子束辅助溅射沉积提高获得的稀土氧化物层的结晶质量。
根据本发明的实施例，在该步骤中，可以通过在溅射过程中对衬底进行加热，形成稀土氧化物层。具体地，可以通过加热使溅射沉积时衬底温度不小于400摄氏度。发明人经过深入研究以及大量实验发现，对于稀土氧化物，当沉积时衬底温度低于300摄氏度时，形成的稀土氧化物层多为多晶结构。当衬底温度升高至300～600摄氏度时，有利于形成立方晶系的晶体择优取向。而继续升高衬底温度，则可能导致六角星系的晶体结构。具体地，根据本发明的实施例可以使衬底温度为400-500摄氏度左右，优化温度为500摄氏度。并且，在上述加热温度下进行溅射沉积，也不会对金属衬底造成影响。由此，可以简便地通过对衬底进行加热，获得稀土氧化物层，从而可以降低沉积步骤对设备的要求，简化制备工艺，降低生产成本。
根据本发明的另一些实施例，在该步骤中，也可以通过在常温下对靶材进行溅射沉积，例如，进行磁控溅射，衬底不加热，在衬底的上表面沉积形成具有多晶或非晶结构的稀土氧化物混合体。需要说明的是，在本发明中，术语“稀土氧化物混合体”特指常温或低温下对稀土氧化物靶材进行溅射沉积形成的、具有多晶结构，但无较好的择优取向，即晶格取向不趋于一致的结构。然后，对形成的稀土氧化物混合体进行退火处理，使其转化为具有择优取向的晶体结构，从而可以提高稀土氧化物混合体的结晶质量，获得稀土氧化物层。发明人经过大量实验发现，退火的时间越长，则稀土氧化物层的晶体质量越好。由此，可以简便地通过退火获得稀土氧化物层，有利于进一步降低沉积步骤对设备的要求，简化制备工艺，降低生产成本。根据本发明的再一些实施例，在该步骤中，通过在高温下对靶材进行溅射沉积，例如，在磁控溅射的过程中对衬底加热，可以使衬底温度为400-500摄氏度左右，在衬底的上表面沉积形成具有晶体择优取向的稀土氧化物层。为了进一步提高稀土氧化物层的质量，根据本发明的实施例，还可以对形成的稀土氧化物层进行第一退火处理，从而可以进一步改善稀土氧化物层的结晶质量，获得高质量的具有晶体择优取向甚至高质量的单晶结构。根据本发明的一些实施例，第一退火处理的温度可以为600～1200摄氏度。根据本发明的另一些实施例，第一退火处理的温度还可以为800～1000摄氏度。由此，可以进一步提高稀土氧化物层的结晶质量。
利用该方法获得的半导体结构，稀土氧化物层具有较好的结晶质量，稀土氧化物层(222)晶面的XRD衍射峰的半高宽可以小于5度，保证了稀土氧化物具有较好的结晶质量。并且，该方法具有工艺简单、成本低廉的优点。
S300：形成半导体层
根据本发明的实施例，在该步骤中，在稀土氧化物层的上表面形成半导体层。也即是说，在稀土氧化物层远离衬底的一侧形成半导体层。由于稀土氧化物层具有较好的晶体择优取向，因此在稀土氧化物层上形成半导体层时，能够诱导半导体层的形成，使形成的半导体层中的晶格排列也具有择优取向性。由此，可以优化该方法形成的半导体结构。
需要说明的是，在该步骤中，形成半导体层的具体方法不受特别限制。例如，可以采用溅射沉积以及第一退火形成具有择优取向的半导体层，或直接通过高温溅射沉积形成，还可以采用化学气相沉积的方法形成半导体层。此外，半导体层的具体成分也不受特别限制，本领域技术人员可以根据实际情况进行选择。例如，根据本发明的具体实施例，半导体层是由由Si、Ge、III-V族化合物半导体中的一种或多种材料形成的。也即是说，形成半导体层的材料可以包括Si、Ge、III-V化合物形成的半导体材料中的一种或多种的组合。例如，当该半导体层中含有Si时，获得的半导体结构可以用于制备太阳能电池；当该半导体层中含有III-V元素时，例如，半导体层中含有氮化物(包括GaN、InGaN、AlGaN、AlN等)时，半导体结构可以作为发光材料应用于LED结构；当半导体层中含有GaAs、InGaAs、AlGaAs等成分时，该半导体结构可以应用于太阳能电池。
发明人经过深入研究以及大量实验发现，通过调节稀土氧化物的晶格常数以及半导体层的晶格常数之间的关系，可以提高稀土氧化物层以及半导体层之间的晶格匹配程度，从而提高该半导体结构的性能。具体地，稀土氧化物的晶格常数a与半导体层的晶格常数b的关系为：a＝(2±c)b，其中c为晶格常数失配率，0≤c≤15％。本领域技术人员可以根据需要的半导体层的具体成分调节稀土氧化物层的成分，也可以根据形成的稀土氧化物层的具体成分调节该步骤中形成的半导体层的成分。
为了进一步改善稀土氧化物和半导体层的晶体择优取向，该方法可以进一步包括：
对衬底、稀土氧化物层以及半导体层进行第二退火处理。具体地，根据本发明的实施例，第二退火处理的温度可以为600～1200摄氏度。根据本发明的另一些实施例，第二退火处理的温度还可以为800～1000摄氏度。由此，可以进一步提高稀土氧化物层和半导体层的结晶质量，改善其晶体择优取向。本领域技术人员能够理解的是，当需要进行上述第二退火处理时，需要使用耐高温的高温合金作为衬底。发明人经过大量实验发现，长时间的退火处理可以使稀土氧化物层和半导体层再结晶，形成晶体的择优取向。因此，对上述半导体结构进行第二退火处理有利于提高稀土氧化物层以及半导体层的结晶质量。本领域技术人员可以理解的是，也可以利用溅射的方法首先在高温合金衬底上形成不具有择优取向的稀土氧化物层以及半导体层，再利用长时间的第二退火处理来使稀土氧化物层和半导体层形成择优取向，此种情况也在本发明的保护范围之中。需要说明的是，在本发明中，“长时间的第二退火处理”中，第二退火处理的具体时间不受特别限制，只要能够形成具有晶体择优取向的稀土氧化物层和半导体层，或者能够提高稀土氧化物层和半导体层的晶体结晶质量即可。根据本发明的具体实施例，第二退火处理的具体时间可以为1～20小时。退火温度越高，则退火时间可适当缩短。
在本发明的另一方面，本发明提出了一种半导体结构。根据本发明的实施例，参考图2，该半导体结构包括：衬底100、稀土氧化物层200以及半导体层300。稀土氧化物层200形成在衬底100的上表面，半导体层300形成在稀土氧化物层200的上表面，且稀土氧化物层200以及半导体层300具有晶体择优取向。其中，衬底100是由金属形成的。具有晶体择优取向的稀土氧化物能够提高稀土氧化物层以及衬底之间的晶格匹配程度，且有利于后续利用该半导体结构构成太阳能电池、发光二极管等电子器件。
具体地，衬底100以及稀土氧化物层200可以具有与前面描述的制备半导体结构的方法中的衬底或稀土氧化物层相同的特征，在此不再赘述。例如，衬底可以为高温合金，并切割成适当的尺寸。形成稀土氧化物层200的稀土氧化物可以包括(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种，其中x的取值范围为0-1。本领域技术人员可以根据对该半导体结构的具体要求，从上述范围内选择适当的稀土氧化物进行沉积，实现对该半导体结构物化性能的调控，从而可以扩展该半导体结构的应用范围。
根据本发明的实施例，稀土氧化物层200是通过溅射沉积形成的。通常，采用溅射的方法很难形成晶体择优取向结构，一般多形成多晶或无定形结构。发明人经过深入研究以及大量实验发现，通过降低溅射速率、提高溅射时衬底温度等方式，或者通过后续退火处理，改善溅射形成的稀土氧化物的结晶质量，可以实现利用溅射获得晶体择优取向结构。由此，可以在保证稀土氧化物层质量的同时，降低制备成本，简化制备工艺。具体地，可以通过脉冲式溅射沉积形成稀土氧化物层200。具体地，可以采用磁控溅射沉积或离子束溅射沉积形成稀土氧化物层。发明人经过大量实验发现，溅射沉积的速率对形成的稀土氧化物的晶体结构具有重要影响。溅射沉积速度慢有利于形成稀土氧化物层。利用磁控溅射或者离子束溅射可以较好地控制沉积速率，从而可以控制沉积的稀土氧化物的晶体结构，形成稀土氧化物层。根据本发明的实施例，溅射沉积还可以为脉冲式溅射沉积或离子束辅助溅射沉积。脉冲式溅射沉积由于采用了脉冲电源代替直流电源进行溅射沉积，可以有效控制沉积速度，增强沉积原子的迁移，促进晶体择优取向的形成；采用离子束辅助溅射沉积，利用离子束辅助轰击沉积基片(即衬底100)，可以提高沉积凝聚粒子的能量以及稳定性，同时消除沉积表面的缺陷及非择优取向的晶粒，有利于提高沉积形成的稀土氧化物层200的质量。由此，可以利用脉冲式溅射沉积或者离子束辅助溅射沉积提高获得的稀土氧化物层200的结晶质量。
根据本发明的实施例，可以在溅射沉积时对衬底进行加热，使衬底100的温度大于400摄氏度。由此，可以提高稀土氧化物层200的结晶质量。此处衬底100的温度与前面描述的制备半导体结构的方法中对衬底进行加热的温度相同，关于溅射沉积时对衬底进行加热的温度，前面已经进行了详细的描述，在此不再赘述。或者，根据本发明的另一些实施例，稀土氧化物层200可以通过溅射沉积和退火处理形成的。具体地，可以在室温下完成溅射过程，形成稀土氧化物混合体，然后通过第一退火处理，改善稀土氧化物混合体的结晶质量，从而可以获得稀土氧化物层200。根据本发明的一些实施例，第一退火处理的温度可以为600～1200摄氏度。根据本发明的另一些实施例，第一退火处理的温度还可以为800～1000摄氏度。由此，可以进一步提高稀土氧化物层的结晶质量。
根据本发明的实施例，稀土氧化物层200的(222)晶面的XRD衍射峰的半高宽小于5度。由此，可以保证稀土氧化物层200具有较好的结晶质量，从而可以降低稀土氧化物形成的稀土氧化物层200中的缺陷，有利于提高利用该半导体结构制备的各类半导体器件的使用功能。
根据本发明的实施例，为了进一步提高该半导体结构的性能，参考图3，该半导体结构还可以进一步包括：扩散阻挡层400。具体地，扩散阻挡层400形成在衬底100以及稀土氧化物层200之间。换句话说，在衬底100的上表面具有扩散阻挡层400，稀土氧化物层200形成在扩散阻挡层400的上表面上。由此，可以利用扩散阻挡层400缓解金属衬底的扩散对于该半导体结构性能的负面影响。具体地，扩散阻挡层400可以包括Al2O3、ZrO2、Y2O3中的一种或多种。由此，可以进一步提高扩散阻挡层对于金属衬底扩散的缓解效果。
根据本发明的实施例，半导体层300形成在稀土氧化物层200的上表面。也即是说，在稀土氧化物层200远离衬底100的一侧形成半导体层300。根据本发明的具体实施例，半导体层300是由含有选自Si、Ge、III-V元素的化合物形成的。也即是说，形成半导体层300的材料可以为Si、Ge、III-V族化合物半导体中的一种或多种。具体地，半导体层300中可以含有Si、Ge、氮化物(包括GaN、InGaN、AlGaN、AlN等)、GaAs、InGaAs、AlGaAs等。由于稀土氧化物层200具有较好的晶体择优取向，因此在稀土氧化物层200上形成半导体层300时，能够利用稀土氧化物层200的择优取向诱导半导体层300的形成，使形成的半导体层300中的晶格排列也具有择优取向性。由此，获得具有择优取向的半导体层300。半导体层300的具体形成方法与前面描述的制备半导体结构的方法中形成半导体层的方法具有相同的特征以及优点，在此不再赘述。根据本发明的一些实施例，半导体层300也可以是通过溅射沉积和退火处理形成的。发明人经过大量实验发现，长时间的退火处理可以使稀土氧化物层和半导体层再结晶，形成晶体的择优取向。因此，可以在形成半导体层300之后，对上述半导体结构进行第二退火处理，以便提高半导体层300以及稀土氧化物层200的结晶质量。本领域技术人员可以理解的是，在本发明中，也可以利用溅射的方法首先在高温合金衬底上形成不具有择优取向的稀土氧化物层以及半导体层，再利用长时间的第二退火处理，改善稀土氧化物层以及半导体层的结晶质量，形成根据本发明实施例的稀土氧化物层200和半导体层300。需要说明的是，在本发明中，“长时间的第二退火处理”中，第二退火处理的具体时间不受特别限制，只要能够形成具有晶体择优取向的稀土氧化物层和半导体层，或者能够提高稀土氧化物层和半导体层的晶体结晶质量即可。根据本发明的具体实施例，第二退火处理的具体时间可以为1～20小时。本领域技术人员能够理解的是，退火温度越高，则退火时间可适当缩短。
部分稀土氧化物的晶格常数大约是常见半导体材料晶格常数的两倍，且稀土氧化物的晶格常数可通过组分调节。发明人经过深入研究以及大量实验发现，通过调节稀土氧化物的晶格常数以及半导体层的晶格常数之间的关系，可以提高稀土氧化物层以及半导体层之间的晶格匹配程度，从而提高该半导体结构的性能。具体地，稀土氧化物的晶格常数a与半导体层的晶格常数b的关系为：a＝(2±c)b，其中c为晶格常数失配率，0≤c≤15％。本领域技术人员可以根据需要的半导体层的具体成分调节稀土氧化物层的成分，也可以根据形成的稀土氧化物层的具体成分调节该步骤中形成的半导体层的成分。通过调节稀土氧化物以及半导体层的晶格常数之间的关系，使a≈2b，可以提高稀土氧化物层以及半导体层之间的晶格匹配程度，从而改善半导体层的结晶质量。
需要说明的是，本发明前面描述的半导体结构可以应用于制备电子器件。由于该电子器件中含有前面描述的半导体结构，因此该电子器件具有前面描述的半导体结构的全部特征以及优点，在此不再赘述。简单来说，该电子器件具有制备方法简便、成本低廉、无需高昂的设备等优点。并且，该电子器件的半导体结构中具有含有晶体择优取向的稀土氧化物层，从而可以提高该电子器件的整体器件性能。需要说明的是，在本发明中，电子器件的具体种类不受特别限制，本领域技术人员可以根据半导体结构中的具体组成进行选择。例如，当该半导体结构的半导体层中含有Si时，可以用于制备太阳能电池；当该半导体结构的半导体层中含有III-V元素时，例如，半导体层中含有氮化物(包括GaN、InGaN、AlGaN、AlN等)时，可以作为发光材料应用于LED结构；当半导体结构的半导体层中含有GaAs、InGaAs、AlGaAs等成分时，该半导体结构可以应用于太阳能电池。
下面通过具体实施例对本发明进行说明，需要说明的是，下面的具体实施例仅仅是用于说明的目的，而不以任何方式限制本发明的范围，另外，如无特殊说明，则未具体记载条件或者步骤的方法均为常规方法，所采用的试剂和材料均可从商业途径获得。其中，生长设备使用为LAB18磁控溅射仪。
实施例：镍基高温合金衬底上生长(Gd1-xNdx)2O3稀土氧化物层以及Ge半导体层
采用镍基高温合金(GH3536)作为衬底，氧化钕(Nd2O3)和氧化钆(Gd2O3)粉末的混合物(质量比5：1)为溅射靶材。沉积之前预先对衬底进行清洗。
选择溅射功率200W，真空度1E-7torr，溅射氩气压10mtorr，衬底温度450摄氏度，控制生长速度30nm/h左右。获得稀土氧化物层厚度为10nm。随后，对溅射获得的薄膜进行氮气氛下退火处理，退火温度1000摄氏度，退火时间2小时。
在衬底表面形成一层大约10nm厚的稀土氧化物层。该稀土氧化物层具有较好的晶体择优取向性。XRD分析表明，其(222)峰的半高宽小于3.5度，说明稀土氧化物薄膜具有较好的晶体择优取向。
在利用溅射获得稀土氧化物层之后，继续利用溅射工艺，在稀土氧化物上溅射形成1微米厚的Ge薄膜层，随后，对溅射获得的薄膜进行氢气氛下退火处理，退火温度800摄氏度，退火时间2小时。
通过对获得的Ge薄膜的XRD分析表明，其(004)峰的半高宽小于5度，说明Ge薄膜具有较好的晶体择优取向。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (22)

1.一种制备半导体结构的方法，其特征在于，包括：
(1)提供衬底，所述衬底为金属；
(2)在所述衬底的上表面通过溅射沉积，形成稀土氧化物层；以及
(3)在所述稀土氧化物层远离所述衬底的一侧形成半导体层，
其中，所述稀土氧化物层以及所述半导体层具有晶体择优取向。
2.根据权利要求1所述的方法，其特征在于，步骤(2)进一步包括：
通过溅射沉积在所述衬底的上表面形成稀土氧化物混合体，对所述稀土氧化物混合体进行第一退火处理，以便获得所述稀土氧化物层。
3.根据权利要求1或2所述的方法，其特征在于，在步骤(3)之后，进一步包括：
(4)对所述衬底、稀土氧化物层以及半导体层进行第二退火处理。
4.根据权利要求1所述的方法，其特征在于，在步骤(1)之后步骤(2)之前，进一步包括：
在所述衬底的上表面形成扩散阻挡层。
5.根据权利要求4所述的方法，其特征在于，所述扩散阻挡层包括Al2O3、ZrO2、Y2O3中的一种或多种。
6.根据权利要求1-4任一项所述的方法，其特征在于，所述衬底为高温合金。
7.根据权利要求1-4任一项所述的方法，其特征在于，所述半导体层包括Si、Ge、III-V族化合物半导体中的一种或多种。
8.根据权利要求1-4任一项所述的方法，其特征在于，所述溅射沉积为磁控溅射沉积或离子束溅射沉积；
任选地，所述溅射沉积为脉冲式溅射沉积或离子束辅助溅射沉积。
9.根据权利要求1-4任一项所述的方法，其特征在于，所述稀土氧化物包括：(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种，其中x的取值范围为0-1。
10.根据权利要求1-4任一项所述的方法，其特征在于，所述稀土氧化物层的晶格常数a与所述半导体层的晶格常数b的关系为：a＝(2±c)b，其中c为晶格常数失配率，0≤c≤15％。
11.根据权利要求2或3所述的方法，其特征在于，所述第一退火处理以及第二退火处理的温度分别独立地为600～1200摄氏度。
12.根据权利要求1-4所述的方法，其特征在于，步骤(2)中，所述溅射沉积时衬底温度不小于400摄氏度。
13.一种半导体结构，其特征在于，包括：
衬底，所述衬底为金属；
稀土氧化物层，所述稀土氧化物层形成在所述衬底的上表面，所述稀土氧化物层具有晶体择优取向；和
半导体层，所述半导体层形成在所述稀土氧化物层远离所述衬底的一侧，所述半导体层具有晶体择优取向。
14.根据权利要求13所述的半导体结构，其特征在于，所述衬底为高温合金。
15.根据权利要求13所述的半导体结构，其特征在于，进一步包括：
扩散阻挡层，所述扩散阻挡层形成在所述衬底以及所述稀土氧化物层之间；
任选地，所述扩散阻挡层包括Al2O3、ZrO2、Y2O3中的一种或多种。
16.根据权利要求13所述的半导体结构，其特征在于，所述稀土氧化物包括(Gd1-xErx)2O3、(Gd1-xNdx)2O3、(Er1-xNdx)2O3、(Pr1-xLax)2O3、(Pr1-xNdx)2O3、(Pr1-xGdx)2O3、(Er1-xLax)2O3中的一种或多种，其中x的取值范围为0-1。
17.根据权利要求13所述的半导体结构，其特征在于，所述稀土氧化物的晶格常数a与所述半导体层的晶格常数b的关系为：a＝(2±c)b，其中c为晶格常数失配率，0≤c≤15％。
18.根据权利要求13所述的半导体结构，其特征在于，所述稀土氧化物层(222)晶面的XRD衍射峰的半高宽小于5度。
19.根据权利要求13所述的半导体结构，其特征在于，所述半导体层为Si、Ge、III-V族化合物半导体中的一种或多种。
20.根据权利要求13所述的半导体结构，其特征在于，所述稀土氧化物层是通过溅射沉积形成的；
任选地，所述稀土氧化物层和所述半导体层的至少之一是通过溅射沉积和退火处理形成的。
21.根据权利要求20所述的半导体结构，其特征在于，所述溅射沉积为磁控溅射沉积或离子束溅射沉积；
任选地，所述溅射沉积为脉冲式溅射沉积或离子束辅助溅射沉积。
22.根据权利要求20或21所述的半导体结构，其特征在于，所述溅射沉积时衬底温度大于400摄氏度。
CN201610366371.0A 2016-05-27 2016-05-27 半导体结构以及制备半导体结构的方法 Pending CN106057643A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610366371.0A CN106057643A (zh) 2016-05-27 2016-05-27 半导体结构以及制备半导体结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610366371.0A CN106057643A (zh) 2016-05-27 2016-05-27 半导体结构以及制备半导体结构的方法

Publications (1)

Publication Number Publication Date
CN106057643A true CN106057643A (zh) 2016-10-26

Family

ID=57176008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610366371.0A Pending CN106057643A (zh) 2016-05-27 2016-05-27 半导体结构以及制备半导体结构的方法

Country Status (1)

Country Link
CN (1) CN106057643A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1478919A (zh) * 2002-08-02 2004-03-03 ��ʽ�����ٲ� 多晶薄膜的制造方法以及氧化物超导体的制造方法
US6716796B1 (en) * 1999-10-18 2004-04-06 Fujikura Ltd Polycrystalline thin film and method of producing the same and oxide superconductor and method of producing the same
EP1777731A1 (en) * 2005-10-21 2007-04-25 Shin-Etsu Chemical Co., Ltd. Corrosion resistant multilayer member
US20120183767A1 (en) * 2010-02-19 2012-07-19 Rytis Dargis Hexagonal reo template buffer for iii-n layers on silicon
CN102751437A (zh) * 2012-07-03 2012-10-24 北京有色金属研究总院 一种免电激活的阻变存储器及其制备方法
US20130062609A1 (en) * 2011-09-14 2013-03-14 Robin Smith Iii-n fet on silicon using field suppressing reo
US20130099357A1 (en) * 2011-10-21 2013-04-25 Rytis Dargis Strain compensated reo buffer for iii-n on silicon
US20130251942A1 (en) * 2012-03-23 2013-09-26 Gisele Azimi Hydrophobic Materials Incorporating Rare Earth Elements and Methods of Manufacture
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
US20150111063A1 (en) * 2012-03-23 2015-04-23 Massachusetts Institute Of Technology Hydrophobic materials incorporating rare earth elements and methods of manufacture
US20150158775A1 (en) * 2013-12-06 2015-06-11 Applied Materials, Inc. Ion beam sputtering with ion assisted deposition for coatings on chamber components
CN104781938A (zh) * 2012-06-14 2015-07-15 帝维拉公司 多层基底结构以及制造其的方法和***
US9105471B2 (en) * 2011-08-03 2015-08-11 Translucent, Inc. Rare earth oxy-nitride buffered III-N on silicon
CN103924204B (zh) * 2014-04-25 2015-12-30 电子科技大学 一种在钛合金基片表面制备c轴取向氮化铝薄膜的方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716796B1 (en) * 1999-10-18 2004-04-06 Fujikura Ltd Polycrystalline thin film and method of producing the same and oxide superconductor and method of producing the same
CN1478919A (zh) * 2002-08-02 2004-03-03 ��ʽ�����ٲ� 多晶薄膜的制造方法以及氧化物超导体的制造方法
EP1777731A1 (en) * 2005-10-21 2007-04-25 Shin-Etsu Chemical Co., Ltd. Corrosion resistant multilayer member
US20120183767A1 (en) * 2010-02-19 2012-07-19 Rytis Dargis Hexagonal reo template buffer for iii-n layers on silicon
US9105471B2 (en) * 2011-08-03 2015-08-11 Translucent, Inc. Rare earth oxy-nitride buffered III-N on silicon
US20130062609A1 (en) * 2011-09-14 2013-03-14 Robin Smith Iii-n fet on silicon using field suppressing reo
US20130099357A1 (en) * 2011-10-21 2013-04-25 Rytis Dargis Strain compensated reo buffer for iii-n on silicon
US20130251942A1 (en) * 2012-03-23 2013-09-26 Gisele Azimi Hydrophobic Materials Incorporating Rare Earth Elements and Methods of Manufacture
US20150111063A1 (en) * 2012-03-23 2015-04-23 Massachusetts Institute Of Technology Hydrophobic materials incorporating rare earth elements and methods of manufacture
CN104781938A (zh) * 2012-06-14 2015-07-15 帝维拉公司 多层基底结构以及制造其的方法和***
CN102751437A (zh) * 2012-07-03 2012-10-24 北京有色金属研究总院 一种免电激活的阻变存储器及其制备方法
US8796121B1 (en) * 2013-11-19 2014-08-05 Translucent, Inc. Stress mitigating amorphous SiO2 interlayer
US20150158775A1 (en) * 2013-12-06 2015-06-11 Applied Materials, Inc. Ion beam sputtering with ion assisted deposition for coatings on chamber components
CN103924204B (zh) * 2014-04-25 2015-12-30 电子科技大学 一种在钛合金基片表面制备c轴取向氮化铝薄膜的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MRITYUNJAY SINGH TATSUKI OHJI，RAJIV ASTHANA SANJAY MATHUR: "《Ceramic Integration And Joining Technologies From Macro to Nanoscale》", 31 December 2011 *

Similar Documents

Publication Publication Date Title
Van Gurp et al. Aluminum‐silicide reactions. I. Diffusion, compound formation, and microstructure
CN105684132B (zh) 缓和应力的无定形SiO2中间层
CN101438429B (zh) Ⅲ族氮化物化合物半导体叠层结构体
CN100422394C (zh) 一种在Si(111)衬底上制备高质量ZnO单晶薄膜的方法
KR20070083755A (ko) 다이아몬드 반도체소자 및 이의 제조방법
JP2002241191A (ja) 半導体の結晶成長方法
WO2004099472A1 (ja) Ｉｉｉ－ⅴ族化合物結晶およびその製造方法
CN106030834A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
KR20150047474A (ko) 다중층 기판 구조물
EP2133907B1 (de) Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
WO1998059099A1 (fr) MONOCRISTAL SiC ET SON PROCEDE DE PREPARATION
CN101826549A (zh) 半导体异质结构、其制备方法及半导体装置
CN106057641A (zh) 半导体结构以及制备半导体结构的方法
JP6150371B2 (ja) 酸化亜鉛（ＺｎＯ）系単結晶、ＺｎＯ系薄膜及びＺｎＯ系単結晶性薄膜の製造方法、並びにＺｎＯ系単結晶性薄膜及び該ＺｎＯ系単結晶性薄膜からなるＺｎＯ系材料
Bagmut et al. Phase transformations in films deposited by laser ablation of Hf in an oxygen atmosphere
CN100388519C (zh) 在硅衬底上制备高质量发光半导体薄膜的方法
CN106057643A (zh) 半导体结构以及制备半导体结构的方法
CN105914258B (zh) 半导体结构以及制备半导体结构的方法
El-Zammar et al. Surface state of GaN after rapid-thermal-annealing using AlN cap-layer
CN102326228A (zh) 第ⅲ族氮化物半导体生长基板、第ⅲ族氮化物半导体外延基板、第ⅲ族氮化物半导体元件、第ⅲ族氮化物半导体自立基板及它们的制造方法
CN106024972B (zh) 半导体结构、制备半导体结构的方法及其应用
JP2003347234A (ja) Ｉｉｉ族窒化物膜の製造方法
CN106057642B (zh) 半导体结构以及制备半导体结构的方法
US20220130866A1 (en) Silicon-On-Oxide-On-Silicon
CN106057640A (zh) 半导体结构以及制备半导体结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161026

RJ01 Rejection of invention patent application after publication