CN106055495A - 用于控制半导体装置的方法 - Google Patents

用于控制半导体装置的方法 Download PDF

Info

Publication number
CN106055495A
CN106055495A CN201610184958.XA CN201610184958A CN106055495A CN 106055495 A CN106055495 A CN 106055495A CN 201610184958 A CN201610184958 A CN 201610184958A CN 106055495 A CN106055495 A CN 106055495A
Authority
CN
China
Prior art keywords
memory
memorizer
arrangement
bandwidth
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610184958.XA
Other languages
English (en)
Other versions
CN106055495B (zh
Inventor
梁承秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106055495A publication Critical patent/CN106055495A/zh
Application granted granted Critical
Publication of CN106055495B publication Critical patent/CN106055495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

提供了一种用于控制半导体装置的方法，所述方法包括：接收针对存储器的存储器请求；依据存储请求计算存储器带宽使得存储器带宽至少足够大以支持存储器的分配；使用存储器层级结构创建用于访问存储器的存储器路径，其中，与存储器路径对应的存储器区域是被分配为支持存储器带宽的存储器区域；对于与存储器路径对应的存储器区域执行存储交错。

Description

用于控制半导体装置的方法
本申请基于并要求于2015年4月14日在韩国知识产权局提交的第10-2015-0052281序列号的韩国专利申请的优先权，通过引用将上述申请的公开全部包含于此。
技术领域
本发明构思的至少一些示例实施例涉及一种用于操作半导体装置的方法和半导体***。
背景技术
为了扩展存储器带宽，可以采用交错技术，其中，在所述交错技术中，相邻的存储器被放在不同通道、排列(rank)或库(bank)中，并且可以同时访问存在于不同通道、排列或存储器库中的存储器。然而，在使用多个存储器模块的存储器交错***中，虽然可以提高存储器访问速度，但是也会增加功耗。因此，需要依据详细的存储器访问条件来有效地改善存储器交错技术。
发明内容
本发明构思的至少一个示例实施例的目的在于提供一种用于操作半导体装置的方法，该方法使得在使用存储器交错技术的半导体装置中依据存储器访问方案来灵活使用存储器带宽成为可能。
本发明构思的至少一个示例实施例的目的在于提供一种存储器***，该存储器***使得在使用存储器交错技术的半导体装置中依据存储访问方案来灵活使用存储器带宽成为可能。
将在下面的描述中部分地阐述本发明构思的至少一些示例实施例的另外的优点、目的和特征并且对于本领域的普通技术人员而言关于下面的审查部分地将变得明显或者从本发明构思的至少一些示例实施例的实践可以获知。
根据本发明构思的至少一些示例实施例，一种用于操作半导体装置的方法包括：接收针对存储器的存储器请求；依据存储器请求计算存储器带宽使得存储器带宽至少足够大以支持存储器的分配；使用存储器层级结构创建用于访问存储器的存储器路径，其中，与存储器路径对应的存储器区域是被分配为支持存储器带宽的存储器区域；对于与存储器路径对应的存储器区域执行存储器交错。
计算存储器带宽的步骤可以包括：使用用于存储器请求的参数信息、已经提出存储器请求的另一个装置的带宽信息、依据半导体装置的操作方案而确定的带宽信息以及提出存储器请求的进程或线程中确定的带宽信息中的至少一种信息来计算存储器带宽。
存储器可以包括具有存储器单元的多个子阵列、均具有多个子阵列的多个库、均具有多个库的多个排列以及具有多个排列的多条通道，子阵列、库、排列和通道形成存储层次结构。
与存储器路径对应的存储器区域的物理地址可以被映射到虚拟地址空间，执行存储器交错的步骤可以包括对于物理地址执行存储器交错。
执行存储器交错的步骤可以包括：在正常功率模式下操作与存储器路径对应的存储器区域；在低功耗模式下操作存储器的与存储器路径不对应的存储器区域，低功耗模式是使用比正常功率模式低的功率的模式。
根据本发明构思的至少一些示例实施例，一种用于操作半导体装置的方法包括：接收针对存储器的存储器请求；依据存储器请求计算存储器带宽使得存储器带宽至少足够大以支持存储器的分配；在存储器的多个排列和以及包括多个排列的多个通道中选择支持存储器带宽的排列和通道；对于选择的排列和通道执行存储器交错。
选择支持存储器带宽的排列和通道的步骤可以包括：基于存储器的延迟信息选择支持存储器带宽的排列和通道。
所述方法还可以包括：将与选择的排列和通道对应的存储器区域的物理地址映射到虚拟地址空间，其中，对于选择的排列和通道执行存储器交错的步骤可以包括：对于物理地址空间执行存储器交错。
对于选择的排列和通道执行存储器交错的步骤可以包括：在低功耗模式下操作与存储器的多个排列和多条通道中的非选择的排列和通道对应的存储器区域，低功耗模式是使用比与多个排列和多条通道中的选择的排列和通道对应的存储器区域的功率模式低的功率的模式。
选择排列和通道的步骤可以包括在多个子阵列、均具有多个子阵列的多个库、均具有多个库的多个排列以及具有多个排列的多条通道中，选择支持存储器带宽的子阵列、库、排列和通道。
根据至少一些示例实施例，用于操作半导体装置的方法包括：接收针对存储器的存储器请求；依据存储器请求计算存储器带宽使得存储器带宽至少足够大以支持存储器的分配；指定存储器的第一区域为繁忙区域，其中，繁忙区域包括至少足够的存储器资源以支持存储器带宽；指定存储器的第二区域为空闲区域；对于繁忙区域执行存储器交错。
存储器区域的第一区域的物理地址可以映射到虚拟地址空间，执行存储器交错的步骤可以包括对于物理地址执行存储器交错。
执行存储器交错的步骤可以包括在对于繁忙区域执行存储器交错的同时在低功耗模式下操作空闲区域，低功耗模式是使用比操作繁忙区域的功率模式低的功率的模式。
执行存储器交错的步骤可以包括在对于繁忙区域执行存储器交错的同时在自刷新模式下操作空闲区域。
存储资源可以包括子阵列、具有子阵列的库、具有库的排列以及具有排列的通道。
繁忙区域可以包括支持存储器带宽所需要的存储资源的最小量
根据本发明构思的至少一些示例实施例，一种操作包括多个存储器组的半导体存储器装置的方法包括：接收用于访问半导体存储器装置的存储器的存储器请求；基于存储器请求确定第一数据速率；分配多个存储器组中的第一部分使得，第一部分包括多个存储器组中的一个或更多个存储器组并排除多个存储器组中的一个或更多个存储器组，在多个存储器组的第一部分中的组的数量基于第一数据速率；通过对于多个存储器组的第一部分执行而不对于多个存储器组的第二部分执行存储器交错，来执行存储器请求，第二部分是排除第一部分的一个或更多个存储器组。
半导体存储器装置的存储器可以包括多个存储器模块，多个存储器模块均可以包括多个存储器库，多个存储器组可以是多个存储模块。
半导体存储器装置的存储器可以包括多个库，多个存储器组可以是多个库。
半导体存储器装置的存储器可以包括多个存储器排列，多个存储器排列均可以包括多个存储器库，多个存储器组可以是多个存储器排列。
附图说明
通过参照附图详细地描述本发明构思的示例实施例，本发明构思的示例实施例的以上和其他特征和优点将变得更加明显。附图意图描绘本发明构思的示例实施例，且不应该被解释为限制权利要求的期望范围。除非明确指出，否则附图不应被认为是按比例绘制的。
图1是解释根据本发明构思的至少一个示例实施例的负载不均衡单元的示意图。
图2是解释根据本发明构思的至少一个示例实施例的半导体***的示意图。
图3是解释根据本发明构思的至少一个示例实施例的半导体***的存储器交错技术的示意图。
图4是解释根据本发明构思的至少一个示例实施例的半导体***的操作的示例的示意图。
图5是解释根据本发明构思的至少一个示例实施例的半导体***的操作的另一个示例的示意图。
图6是解释根据本发明构思的至少一个示例实施例的半导体***的操作的另一个示例的示意图。
图7是解释根据图6的半导体***的操作的地址映射的示意图。
图8是解释根据本发明构思的至少一个示例实施例的用于操作半导体装置的方法的流程图。
图9是解释根据本发明构思的至少另一个示例实施例的用于操作半导体装置的方法的流程图。
图10是解释根据本发明构思的至少另一个示例实施例的用于操作半导体装置的方法的流程图。
图11至图13是可应用根据本发明构思的至少一个示例实施例的实施例的半导体装置的示例半导体***的图。
具体实施方式
这里公开了本发明构思的详细的示例实施例。然而，出于描述本发明构思的示例实施例目的，这里公开的具体结构的和功能的细节仅是代表性的。然而，本发明构思的示例实施例可以以许多可替代形式实现并且不应该被解释为仅受限于这里阐述的实施例。
因此，当本发明构思的示例实施例能够具有各种修改和可替代的形式时，本发明构思的实施例以附图中的示例的形式示出，并且将在这里进行详细地描述。然而，应该理解的是，不是为了将本发明构思的示例实施例限于公开的具体形式，但是相反的，本发明构思的示例实施例意在覆盖落入本发明构思的示例实施例的范围内的全部修改、等同和替换。贯穿对附图的描述，同样的标号指示同样的元件。
将理解的是，尽管在这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应被这些术语所限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本发明构思的示例实施例的范围的情况下，第一元件可以被称作第二元件，类似地，第二元件可以被称作第一元件。如这里使用的，术语“和/或”包括一个或多个相关所列项的任意或全部组合。
应该理解，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接到或直接结合到所述另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。应当以类似的方式解释用于描述元件之间的关系的其他词语(例如，“之间”与“直接之间”、“相邻”与“直接相邻”等)。
这里使用的术语仅是为了描述特定实施例的目的，而不意图对本发明构思的示例实施例进行限制。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当这里使用术语“包含”、“包括”和/或其变型时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应指出的是，在一些替代性的实现方式中，指出的功能/动作可以不按附图中指出的顺序发生。例如，连续示出的两个图实际上可以依据参与功能/动作而基本同时执行或者有时可以以相反的顺序来执行。
这里参照本发明构思的理想的实施例(和中间结构)的示意图来描述本发明构思的示例实施例。这样，预计会出现例如由制造技术和/或公差引起的图示的形状的变化。因此，本发明构思的示例性实施例不应该被理解为受限于这里示出的区域的具体形状，而将包括诸如由制造导致的形状上的偏差。
虽然可以不示出一些剖视图的对应的平面图和/或透视图，但是这里示出的装置结构的剖视图为多个装置结构提供支持，其中，所述多个装置结构沿着如在平面图中示出的两个不同的方向延伸，和/或沿着如在透视图中示出的三个不同的方向延伸。所述两个不同的方向可以是相互正交的或可以不是相互正交的。所述三个不同的方向可以包括可与所述两个不同的方向正交的第三方向。多个装置结构可以集成在同一个电子装置中。例如，当装置结构(例如，存储单元结构或晶体管结构)在剖视图中示出时，电子装置可以包括如由该电子装置的平面图示出的多个装置结构(例如，存储单元结构或晶体管结构)。所述多个装置结构可以布置成阵列和/或成二维图案。
图1是根据本发明构思的至少一个示例实施例的解释负载不均衡单元的示意图。
参照图1，根据本发明构思的至少一个示例实施例的负载不均衡单元10包括存储器带宽计算模块100、存储器路径创建模块110和存储器地址映射模块120。
根据本发明构思的至少一个示例实施例，负载不均衡单元10可以包括或实现为实施在此被描述为由负载不均衡单元10(或负载不均衡单元10的元件)执行的一些和全部操作的一个或更多个电路或者电路***(例如，硬件)。根据本发明构思的至少一个示例实施例，负载不均衡单元10可以包括或实现为存储器或者一个或更多个运行计算机可读代码的处理器(例如，硬件)，其中，计算机可读代码存储在所述存储器中并且包括与在此被描述为由负载不均衡单元10(或负载不均衡单元10的元件)执行的一些和全部操作对应的指令。根据本发明构思的至少一个示例实施例，负载不均衡单元10可以实现为例如上面提到的硬件和运行计算机可读代码的处理器的组合。
如这里使用的术语“处理器”可以表示例如具有被物理地构造为运行期望的操作的电路***的硬件实现的数据处理装置，其中，所述期望的操作包括，例如，程序中包括的代码和/或指令所表示的操作。上面提到的硬件实现的数据处理装置的示例包括微处理器、中央处理单元(CPU)、处理器核、多核处理器、多处理器、专用集成电路(ASIC)和现场可编程门阵列(FPGA)，但不限于此。执行程序代码的处理器是编程的处理器，因此，是专用计算机。
存储器带宽计算模块100接收针对存储器的存储器请求，并且依据接收到的存储器请求计算分配存储器所需要的存储器带宽(BW)。在这里，存储器带宽表示每单位时间特定应用或特定装置所需要的量(即，数据速率)，其中，所述特定应用或特定装置使用存储器来与存储器发送和接收数据。根据至少一些示例实施例，存储器带宽可以指指示在参考时间内发送请求的数据量所需要的每单元的数据速率。
使用存储器的特定应用或特定装置可以提出存储器请求并同时提供与存储器请求相关的存储器请求信息。存储器带宽计算模块100可以使用存储请求信息计算存储器带宽。
另一方面，在本发明构思的至少一些示例实施例中，可以在满足至少一个触发条件时计算存储器带宽。在这里，触发条件可以包括例如存在对于存储器分配器的函数调用的情况、运行应用的情况、创建或运行线程或进程的情况以及发生存储器错误的情况。即，存储器带宽计算模块100可以基于对存储器分配器的函数调用所伴有的存储器请求信息，当运行应用时所伴有的存储器请求信息、当创建或运行线程或进程时所伴有的存储器请求信息以及当发生存储器错误时所伴有的存储器请求信息，来计算存储器带宽。
作为示例，存储器带宽计算模块100可以使用用于存储器请求的参数信息来计算存储器带宽。在这里，用于存储器请求的参数信息存储器可以包括用于指示在对于存储分配器的函数调用中所请求的存储器的大小的参数值。存储器带宽计算模块100可以从指示所请求的存储器的大小的参数值来计算存储器宽度。
作为另一示例，存储器带宽计算模块100可以使用已经提出存储器请求的另一个装置的带宽信息，来计算存储器带宽。在这里，已经提出存储器请求的所述另一个装置可以是电连接到负载不均衡单元10并且通过负载不均衡单元10访问存储器的装置。这样的装置的示例是如图2中示出的调制解调器16，然而，至少一些示例实施例不限于图2中示出的调制解调器16。例如，在如图2中示出的调制解调器16提出存储器请求的情况下，负载不均衡单元10的存储器带宽计算模块100可以依据调制解调器16的数据发送协议使用数据速率计算存储器带宽。
作为另一个示例，存储器带宽计算模块100可以使用依据半导体装置(例如，半导体装置包括负载不均衡单元10，或者连接到负载不均衡单元10)的操作方案而确定的带宽信息来计算存储器带宽。根据本发明构思的至少一些示例实施例，可带宽信息可被预先确定(例如，在带宽计算模块执行存储器带宽的计算之前确定)。根据本发明构思的至少一些示例实施例，术语“操作方案”可以表示依据包括负载不均衡单元10的半导体装置的使用环境确定的控制半导体装置的操作的一种操作模式。根据本发明构思的至少一些示例实施例，关于一个或更多个使用环境的一个或更多个操作模式可分别被预先确定(例如，限于通过带宽计算模块的存储器带宽的计算的执行)以控制半导体装置的操作。上面提到的操作方案的示例包括，但不限于在关闭显示器时再现媒体数据的方案、仅开启蜂窝通信功能且关闭其他剩余功能的方案以及在低功耗模式下操作以节省电池的方案。存储器带宽计算模式100可以使用依据操作方案而确定或者可选择的预先确定的带宽信息来计算带宽信息。
在本发明构思的至少一些示例实施例中，在操作半导体装置期间可以改变操作方案。例如，根据至少一些示例实施例，在半导体装置的操作方案从第一操作方案改变到第二操作方案的情况下，由存储器带宽计算模块100依据第一操作方案而预先计算的存储器带宽可以依据第二操作方案而重新计算。
作为另一个示例，存储器带宽计算模块100可以使用在提出存储器请求的进程或线程中确定或可选择的预先确定的带宽信息来计算存储器带宽。在这里，在提出存储器请求的进程或线程中确定或(可选择地)地预先确定的带宽信息包括，例如，依据在如图2中示出的CPU12上运行的进程或线程的数据输入/输出操作的数据速率信息。存储器带宽计算模块100可以通过从进程或线程确定的数据速率信息来计算存储器带宽。
目前为止，尽管已经对存储器带宽计算模块100用来计算存储器带宽的存储器请求信息的示例进行了描述，但是本发明构思的至少一个示例实施例的范围不限于上面提到的示例。存储器请求信息可以包括存储器带宽计算模块100可以用来计算与存储器请求有关的存储器带宽的特定信息。
存储器路径创建模块110使用存储器层级结构创建用于访问存储器的存储器路径PATH。根据至少一些示例实施例，存储器路径创建模块110可以创建存储器路径使得对应于存储器路径的存储区域是分配为支持由存储器带宽计算模块100计算的存储器带宽的存储器路径。根据至少一些示例实施例，存储器路径创建模块110可以通过选择性地选择特定存储器路径来分配(或，可选择地，造成被分配)所需的存储区域。
在本发明构思的至少一些示例实施例的一些实施例中，存储器可以包括具有存储器单元的多个子阵列、均具有多个子阵列的多个库(bank)、均具有多个库的多个排列(rank)以及具有多个排列的多个通道。在这里，子阵列、存储器库、排列和通道形成存储层次结构。例如，存储可以包括两个通道。每条通道包括两个排列，每个排列包括6个库，每个库包括4个子阵列。在这里，在存储器层级结构中，通道的对应于最上层级，子阵列对应最下层级。
由存储器路径创建模块110创建的存储器路径可以包括多个通道中的至少一个通道、多个排列中的至少一个排列、多个库中的至少一个库以及多个子阵列中的至少一个子阵列。例如，由存储器路径创建模块110创建的存储器路径可以包括一个通道及该通道所包括的两个排列。作为示例，由存储器路径创建模块110创建的存储器路径可以包括两个通道及各个通道所包括的排列中的第一个排列。随后将参照图3至图6描述他们的详细示例。
与创建的存储器路径对应的存储器区域被分配为支持由存储器带宽计算模块100计算的存储器带宽。另一方面，当数据写入到与创建的存储器路径对应的存储区域或从与创建的存储器路径对应的存储区域读取时，所述数据不写入到与创建的存储器路径不对应的一个或更多个存储区域或者不从与创建的存储器路径不对应的一个或更多个存储区域读取。例如，根据本发明构思的至少一些示例实施例，负载不均衡单元10分配存储器区域使得分配的存储器区域具有至少足够大小或(可选择地)仅具有足够的大小以支持由存储器带宽计算模块100计算的存储器带宽，而不使用剩余存储器区域。例如，根据本发明构思的至少一些示例实施例，负载不均衡单元10可排除使用一个或更多个未分配的存储器区域(即，不使用的区域)或者与由存储器路径创建单元110创建的路径不对应的一个或更多个存储器区域，使得仅分配的存储器区域(即，使用的区域)用于响应存储器请求。因此，可以限制存储器带宽，以及可以减小不必要的功耗。
存储器地址映射模块120将与存储器路径对应的存储器区域的物理地址映射到虚拟地址空间。
如上所述，因为由存储器路径创建模块110基于由存储器带宽计算模块100计算的存储器带宽而创建的存储器路径促使仅使用整个存储器的一部分区域，所以可以限制存储器带宽。然而，因为根据本发明构思的至少一个示例实施例的各种实施例的半导体装置使用存储器交错技术，所以需要在保持存储器交错技术的同时，将存储器区域划分成使用区域和非使用区域。
根据本发明构思的至少一个示例实施例，在与存储器的整个区域对应的物理地址中的与由存储器路径创建模块110创建的存储器路径对应的存储区域的物理地址被映射到虚拟地址空间。可以在执行存储器交错之前完成映射。为了在保持存储器交错技术的同时将存储区域划分成使用区域和非使用区域，存储器地址映射模块120可以执行对于物理地址空间的存储器交错。随后将参照图7描述详细的其示例。
在本发明构思的至少一个示例实施例的一些实施例中，与由存储器路径创建模块110创建的存储器路径对应的存储区域(即，使用区域)可以在正常功耗模式下进行操作，与存储器路径不对应的存储区域(即，非使用区域)可以在低功耗模式下进行操作。具体地，在本发明构思的至少一些示例实施例中，非使用区域可以在自刷新(self-refresh)模式下进行操作。
因为由根据本发明构思的至少一个示例实施例的负载不均衡单元10依据详细的存储器访问条件灵活使用存储器带宽，所以可以减小由于操作不必要的带宽造成的不必要的功耗，因此，可以有效地改善存储器交错技术。具体地讲，在本发明构思的至少一个示例实施例的各种实施例中，可以在保持存储器交错技术的同时灵活地使用存储器带宽。
图2是解释根据本发明构思的至少一个示例实施例的半导体***的示意图。
参照图2，根据本发明构思的至少一个示例实施例的半导体***1可以包括负载不均衡单元10、CPU 12、GPU 14、调制解调器16以及分别控制存储器模块22和32的存储器控制器20和30。负载不均衡单元10、CPU 12、GPU 14、调制解调器16与存储器控制器20和30可以通过总线16和18彼此电连接以发送和接收数据。
根据本发明构思的至少一个示例实施例的半导体***1不限于图2中示出的示例结构，并且可以包括诸如数字信号处理器(DSP)和蜂窝处理器(CP)的硬件装置。与负载不均衡单元10一样，存储器控制器20和30可以实现为，例如，硬件、运行计算机可读代码的处理器或者上面提到的硬件和运行计算机可读代码的处理器的组合。
存储器模块22和32包括硬件实现的存储器装置。在本发明构思的至少一些示例实施例中，存储器模块22和32可包括具有DRAM(诸如，双数据速率静态RAM(DDR SDRAM)、单数据速率SDRAM(SDR SDRAM)、低功耗DDR SDRAM(LPDDR SDRAM)、低功耗SDR SDRAM(LPSDRSDRAM)或直接RDRAM(Rambus DRAM))的特定易失性存储装置，但不限于此。具体地将，根据本发明构思的至少一个示例实施例的各种实施例的存储器控制器20和30和存储器模块22和32可以与多通道存储器对应。
图3是解释根据本发明构思的至少一个示例实施例的半导体***的存储器交错技术的示意图。
参照图3，在根据本发明构思的至少一个示例实施例的包括负载不均衡单元10的半导体***中，存储器控制器20和30、存储器模块22和32、通道CH0和CH1、排列24a、排列24b、排列34a、排列34b、库B0至B5以及各个库B0至B5所包括的子阵列可以形成逻辑层级结构。
具体地，通道CH0可以形成在负载不均衡单元10与存储器控制器20之间，并且包括两个排列24a和24b。以相同的方式，通道CH1可以形成在负载不均衡单元10与存储器控制器30之间，并且包括两个排列34a和34b。排列24a可以包括6个库B0至B5，排列24b、34a和34b中的每个也可以包括6个库(B0至B5)。库B0至B5中的每个库可以包括由实际记录数据的存储器单元组成的多个子阵列。
为了便于解释，图3示出两个通道CH0和CH1中的每个通道包括2个排列24a和24b或者34a和34b，4个排列24a、24b、34a和34b中的每个排列包括6个库B0至B5。然而，本发明构思的至少一个示例实施例的范围不限于此，可以以与图3中示出的示例不同的方式来设定通道、排列、库和子阵列的数量。
图4是解释根据本发明构思的至少一个示例实施例的半导体***的操作的示例的示意图。
根据一般的存储器交错技术，使用如图3中示出的全部通道CH0和CH1、排列24a、排列24b、排列34a、排列34b、库B0至B5以及各个库B0至B5中的每个库所包括的子阵列。相反，如图4中示出的，根据本发明构思的至少一些示例实施例，可以使用两个通道中的仅一个CH0以及通道CH0中包括的仅排列24a和24b，可以不使用通道CH1以及通道CH1中包括的排列34a和34b。在图4至图6中，由状态标识符“IDLE”(即，不使用)和“BUSY”(即，使用)指示使用或不使用的排列。
例如，在由存储器带宽计算模块100计算的存储器带宽等于或小于可以通过存储器交错技术确保的存储器带宽的最大值的50％的情况下，存储器路径创建模块110可以创建包括通道CH0、排列24a和24b以及存储器库B0至B5的存储器路径。例如，负载不均衡单元10可以在正常功耗模式下操作与包括通道CH0、排列24a和24b以及存储器库B0至B5的存储器路径对应的存储器区域，在自刷新模式下操作剩余存储器区域。因此，在自刷新模式下操作的存储器区域中消耗的功率成为减小的或(可选择的)最小的功率。
如从该实施例可以了解的，因为存储器带宽依据详细的存储器访问条件而被灵活地使用，所以可以减小由于操作不必要的带宽而造成的不必要的功耗，因此，可以有效地改善存储器交错技术。
另一方面，在本发明构思的至少一个示例实施例的一些实施例中，负载不均衡单元10可以接收对存储器的存储器回收请求。在这种情况下，负载不均衡单元10可以回收与存储器路径对应的存储器区域的至少一部分(即，已经使用的区域)。具体地将，负载不均衡单元10可以优先地回收与存储器路径对应的存储器区域的至少一部分区域，而不是其他区域。如上所述，在回收已经激活的存储器区域的一部分，而不是回收在自刷新模式下操作的存储器区域的一部分的情况下，可在存储器中进一步获得自刷新区域，因此，可以减小或(可选择的)最小化半导体的总功耗。
图5是解释根据本发明构思的至少一个示例实施例的半导体***的操作的另一示例的示意图。
参照图5，尽管使用了两个通道CH0和CH1，但是通道CH0中仅使用了两个排列24a和24b中的一个排列24a，通道CH1中仅使用了两个排列34a和34b中的一个排列34a。此外，排列24b和34b不在使用中。
在本发明构思的至少一些示例实施例的一些实施例中，存储器带宽计算模块100可以基于作为如上面关于图1描述的一种存储器请求信息的存储器延迟信息来计算存储器带宽。例如，存储器延迟信息可以包括排列到排列切换延迟信息(rank-to-rank switch latency information)或FAW(四个库激活窗口，Four-Bank Activation Window)。
例如，图5示出仅使用两个通道中的一个排列以防止排列到排列切换延迟信息的方案。在这种情况下，存储器路径创建模块110可以创建包括通道CH0、排列24a和排列24a所包括的库B0至B5的存储器路径以及包括通道CH1、排列34a和排列34a所包括的库B0至B5的存储器路径。即，负载不均衡单元10可以在正常模式下操作与包括通道CH0、排列24a和排列24a所包括的存储器库B0至B5的存储器路径以及包括通道CH1、排列34a和排列34a所包括的存储器库B0至B5的存储器路径对应的存储区域，以及在自刷新模式下操作剩余存储区域。因此，在自刷新模式下操作的存储器区域中消耗的功率成为减小的或(可选择的)最小的功率。
如从该实施例可以了解的，因为存储器带宽依据详细的存储器访问条件而被灵活地使用，所以可以减小由于操作不必要的带宽而造成的不必要的功耗，因此，可以有效地改善存储器交错技术。
图6是解释根据本发明构思的至少一个示例实施例半导体***的操作的另一个示例的示意图，图7是解释根据图6的半导体***的操作的地址映射的示意图。
参照图6和图7，使用了两个通道中的一个CH0以及通道CH0所包括的仅排列24a，通道CH0的排列24b、通道CH1以及通道CH1所包括的排列34a和34b不在使用中。这里，与排列24a对应的物理地址是“1”、“2”、“9”、“10”、“17”和“18”，与排列24b对应的物理地址是“5”、“6”、“13”和“14”。此外，与排列34a对应的物理地址是“3”、“4”、“11”和“12”，与排列34b对应的物理地址是“7”、“8”、“15”和“16”。
在这种情况下，虚拟地址空间被形成为在保持存储器交错技术的同时灵活地使用存储器带宽。虚拟地址空间包括映射到多个物理地址之中的与使用的区域对应的物理地址的地址。例如，图7中的虚拟地址空间仅包括与物理地址“1”、“2”、“9”、“10”、“17”和“18”对应的地址。
如果对于映射到如上述所述而形成的虚拟地址空间的物理地址空间执行存储器交错，则仅使用了通道CH0所包括的排列24a，通道CH0的排列24b、通道CH1以及通道CH1所包括的排列34a和34b不在使用中。例如，在将数据写入虚拟地址区域的地址“2”、“10”和“18”中的情况下，“2”、“10”和“18”与通道CH0所包括的排列24a对应，因此，仅使用通道CH0所包括的排列24a来写入所述数据。
图8是解释根据本发明构思的至少一个示例实施例的用于操作半导体装置的方法的流程图。
参照图8，根据本发明构思的至少一个示例实施例的用于操作半导体装置的方法包括：接收针对存储器的存储器请求(S801)；依据存储器请求计算分配存储器所需要的存储器带宽(S803)；使用存储器的存储器层级结构来创建用于访问存储器的存储器路径(S805)。进一步地，所述方法包括将与存储器路径对应的存储器区域的物理地址映射到虚拟地址(S807)以及执行对于虚拟地址区域的存储器交错(S809)。
在本发明构思的至少一个示例实施例的一些实施例中，接收针对存储器的存储器请求的步骤(S801)可以包括确定是否满足用于计算存储器带宽的至少一个触发条件(S802)。这里，如上面参照图1描述的，触发条件可以包括，例如，存在用于存储器分配器的函数调用的情况、运行任意应用的情况、运行特定应用的情况、创建或运行线程或进程的情况以及发生存储器错误的情况。
图9是解释根据本发明构思的至少另一个示例实施例的用于操作半导体装置的方法的流程图。
参照图9，根据本发明构思的至少另一个示例实施例的用于操作半导体装置的方法包括：接收针对存储器的存储器请求(S901)；依据存储器请求计算分配存储器所需要的存储器带宽(S903)；在存储器的多个排列和包括多个排列的多个通道中选择支持存储器带宽的排列和通道(S905)。进一步地，所述方法包括执行对于所选择的排列和通道的存储器交错(S907)以及将非选择通道和排列设置在低功耗模式(S909)。
图10是解释根据本发明构思的至少另一个示例实施例的用于操作半导体装置的方法的流程图。
参照图10，根据本发明构思的至少另一个示例实施例的用于操作半导体装置的方法包括接收针对存储器的存储器请求(S1001)以及依据存储器请求计算分配存储器所需要的存储器带宽(S1003)。进一步地，所述方法包括：将存储器的第一区域指导为繁忙区域(S1005)，繁忙区域包括至少足够的存储资源以支持存储器带宽或者(可选择的)支持存储器带宽必须的最少量的存储器资源；指导存储器的第二区域为空闲区域(S1007)；执行对于繁忙区域的存储器交错(S1009)。
这里，繁忙区域与存储器的写入或读取数据的使用区域对应，空闲区域与存储器的非使用区域对应。进一步地，存储器资源可以包括子阵列、具有子阵列的库、具有库的排列以及具有排列的通道。
图11至图13是可以应用根据本发明构思的至少一个示例实施例的半导体装置的示例半导体***的图。
图11示出平板PC 1200，图12示出笔记本计算机1300，图13示出智能电话1400。根据本发明构思的至少一个示例实施例的实施例的半导体***可以用在如上述的平板PC 1200、笔记本计算机1300和智能电话1400中。
进一步地，对于本领域的普通技术人员而言显然的是，根据本发明构思的至少一个示例实施例的实施例的半导体***也可以被采用在其他各种电子装置中。根据此实施例参照半导体***来讨论平板PC 1200、笔记本计算机1300和智能电话1400，但是本发明构思的至少一个示例实施例的范围不限于此。在本发明构思的至少一个示例实施例的一些实施例中，半导体***可以实现为计算机、超移动个人计算机(UMPC)、工作站，净册、个人数字助理(PDA)、便携式计算机、网页平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒子、数字照相机、三维电视接收机、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器或数字视频播放器。
已经描述了本发明构思的示例实施例，将显而易见的是，本发明构思的示例实施例可以以许多方式来改变。这样的改变不应被认为是脱离了本发明构思的示例实施例的预期的精神和范围，对于本领域技术人员而言将显而易见的是，所有这样的修改意图被包括在所附权利要求的范围内。

Claims (20)

1.一种用于控制半导体装置的方法，所述方法包括：
接收针对存储器的存储器请求；
依据所述存储器请求计算存储器带宽使得存储器带宽至少足够大以支持存储器的分配；
使用存储器层级结构创建用于访问存储器的存储器路径，其中，与存储器路径对应的存储器区域是被分配为支持存储器带宽的存储器区域；
对于与存储器路径对应的存储器区域执行存储器交错。
2.根据权利要求1所述的方法，其中，计算存储器带宽的步骤包括：
使用用于所述存储器请求的参数信息、已经提出所述存储器请求的另一个装置的带宽信息、依据半导体装置的操作方案而确定的带宽信息以及提出所述存储器请求的进程或线程中确定的带宽信息中的至少一种信息，来计算存储器带宽。
3.根据权利要求2所述的方法，其中，计算依据存储器请求分配存储器所需要的存储器带宽的步骤还包括：在半导体装置的操作方案改变的情况下重新计算存储器带宽。
4.根据权利要求1所述的方法，其中，存储器包括具有存储器单元的多个子阵列、具有所述多个子阵列的多个库、具有所述多个内存库的多个排列以及具有所述多个排列的多个通道，
子阵列、库、排列和通道形成存储层级结构。
5.根据权利要求4所述的方法，其中，用于访问存储器的存储器路径包括所述多个通道中的至少一个、所述多个排列中的至少一个、所述多个库中的至少一个以及所述多个子阵列中的至少一个。
6.根据权利要求1所述的方法，其中，与存储器路径对应的存储器区域的物理地址被映射到虚拟地址空间，
执行存储器交错的步骤包括：对于所述物理地址执行存储器交错。
7.根据权利要求1所述的方法，其中，执行存储器交错的步骤包括：
在正常功率模式下操作与存储器路径对应的存储器区域；
在低功耗模式下操作存储器的与存储器路径不对应的存储器区域，低功耗模式是使用比正常功率模式低的功率的模式。
8.根据权利要求1所述的方法，其中，对于与存储器路径对应的存储器区域执行存储器交错的步骤包括：
在正常功率模式下操作与存储器路径对应的存储器区域；
在自刷新模式下操作与存储器路径不对应的存储器区域。
9.一种用于控制半导体装置的方法，所述方法包括：
接收针对存储器的存储器请求；
依据存储器请求计算存储器带宽使得存储器带宽至少足够大以支持存储器的分配；
在存储器的多个排列和包括所述多个排列的多个通道中选择支持存储器带宽的排列和通道；
对于所述选择的排列和通道执行存储器交错。
10.根据权利要求9所述的权利要求，其中，选择支持存储器带宽的排列和通道的步骤包括：
基于存储器的延迟信息选择支持存储器带宽的排列和通道。
11.根据权利要求10所述的方法，其中，存储器的延迟信息包括排列到排列开关延迟信息或四库激活窗口。
12.根据权利要求9所述的方法，所述方法还包括：
将与选择的排列和通道对应的存储器区域的物理地址映射到虚拟地址空间，
其中，对于选择的排列和通道执行存储器交错的步骤包括：对于所述物理地址执行存储器交错。
13.根据权利要求9所述的方法，其中，对于选择的排列和通道执行存储器交错的步骤包括：
在低功耗模式下操作与存储器的所述多个排列和所述多个通道中的非选择的排列和通道对应的存储器区域，低功耗模式是使用比操作与所述多个排列和所述多个通道中的选择的排列和通道对应的存储器区域的功率模式低的功率的模式。
14.根据权利要求9所述的方法，其中，对于选择的排列和通道执行存储器交错的步骤包括：在自刷新模式下操作与存储器的所述多个排列和所述多条通道中的所述非选择的排列和通道对应的存储器区域。
15.根据权利要求9所述的方法，其中，选择排列和通道的步骤包括：
在多个子阵列、均具有所述多个子阵列的多个内存库、均具有所述多个内存库的多个排列以及具有所述多个排列的多条通道中，选择支持存储器带宽的子阵列、库、排列和通道。
16.根据权利要求15所述的方法，其中，对于选择的排列和通道执行存储器交错步骤包括：对于与所述多个子阵列、所述多个库、所述多个排列以及所述多个通道中的非选择的子阵列、库、排列和通道对应的存储器区域进行操作。
17.一种控制包括多个存储器组的半导体存储器装置的方法，所述方法包括：
接收用于访问半导体存储器装置的存储器的存储器请求；
基于存储器请求确定第一数据速率；
分配所述多个存储器组的第一部分，其中，第一部分包括所述多个存储器组中的一个或更多个存储器组，第一部分中的存储器组的数量基于第一数据速率；
通过对于所述多个存储器组的第一部分执行而不对于所述多个存储器组的第二部分执行存储器交错，来执行存储器请求，其中，第二部分是所述多个存储器中的排除第一部分的一个或更多个存储器组。
18.根据权利要求17所述的方法，其中，
半导体存储器装置的存储器包括多个存储器模块，
所述多个存储器模块中的每个存储器模块包括多个存储器库，
所述多个存储器组是所述多个存储器模块。
19.根据权利要求17所述的方法，其中，
半导体存储器装置的存储器包括多个存储器库，
所述多个存储器组是所述多个存储器库。
20.根据权利要求17所述的方法，其中，
半导体存储器装置的存储器包括多个存储器排列，
所述多个存储器排列中的每个存储器排列包括多个存储器库，
所述多个存储器组是所述多个存储器排列。
CN201610184958.XA 2015-04-14 2016-03-29 用于控制半导体装置的方法 Active CN106055495B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0052281 2015-04-14
KR1020150052281A KR102464801B1 (ko) 2015-04-14 2015-04-14 반도체 장치의 동작 방법 및 반도체 시스템

Publications (2)

Publication Number Publication Date
CN106055495A true CN106055495A (zh) 2016-10-26
CN106055495B CN106055495B (zh) 2021-06-22

Family

ID=57128378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610184958.XA Active CN106055495B (zh) 2015-04-14 2016-03-29 用于控制半导体装置的方法

Country Status (3)

Country Link
US (1) US10241687B2 (zh)
KR (1) KR102464801B1 (zh)
CN (1) CN106055495B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604206A (zh) * 2016-11-23 2018-09-28 华为技术有限公司 一种内存分配方法和设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10254988B2 (en) * 2015-03-12 2019-04-09 Hewlett Packard Enterprise Development Lp Memory device write based on mapping
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US11429523B2 (en) * 2020-05-15 2022-08-30 Microsoft Technology Licensing, Llc Two-way interleaving in a three-rank environment

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060088054A1 (en) * 2004-10-12 2006-04-27 Aware, Inc. Resource sharing in a telecommunications environment
CN1875355A (zh) * 2003-08-28 2006-12-06 米克伦技术公司 包括多个存储器集线器模块的多处理器***和方法
CN101310339A (zh) * 2005-02-23 2008-11-19 美光科技公司 具有多个内部数据总线和存储器库交错的存储器装置和方法
US20110276727A1 (en) * 2010-05-05 2011-11-10 Arntzen Eskild T Quantum burst arbiter and memory controller
US20120179883A1 (en) * 2011-01-12 2012-07-12 Broadcom Corpotation System and method for dynamically adjusting memory performance
CN102693195A (zh) * 2011-03-24 2012-09-26 凌阳科技股份有限公司 用以最优化同步存储器的频宽的存储器存取***及方法
CN103809917A (zh) * 2012-11-12 2014-05-21 擎泰科技股份有限公司 用于存储器的工作调度方法及其存储***
US20140164720A1 (en) * 2012-12-10 2014-06-12 Qualcomm Incorporated System and method for dynamically allocating memory in a memory subsystem having asymmetric memory components
CN104040506A (zh) * 2012-01-06 2014-09-10 国际商业机器公司 均衡使用共享的存储器***的多个请求器的带宽
US20150033002A1 (en) * 2013-07-23 2015-01-29 International Business Machines Corporation Requesting memory spaces and resources using a memory controller
US20150095595A1 (en) * 2013-09-27 2015-04-02 Qualcomm Incorporated Configurable spreading function for memory interleaving

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293135A (ja) 1991-03-20 1992-10-16 Yokogawa Hewlett Packard Ltd メモリアクセス方式
WO1994008295A1 (en) 1992-10-01 1994-04-14 Flavors Technology Inc. Method and apparatus for memory interleave reduction
US5559953A (en) 1994-07-01 1996-09-24 Digital Equipment Corporation Method for increasing the performance of lines drawn into a framebuffer memory
JPH0844624A (ja) 1994-07-29 1996-02-16 Toshiba Corp インタリーブ方式を適用する記憶装置
US5794256A (en) * 1996-12-12 1998-08-11 Microsoft Corporation Pointer swizzling facility using three-state references to manage access to referenced objects
US7317957B1 (en) 1997-09-24 2008-01-08 Sony Corporation Memory allocation for real-time audio processing
US6272594B1 (en) 1998-07-31 2001-08-07 Hewlett-Packard Company Method and apparatus for determining interleaving schemes in a computer system that supports multiple interleaving schemes
US7237123B2 (en) 2000-09-22 2007-06-26 Ecd Systems, Inc. Systems and methods for preventing unauthorized use of digital content
US7233335B2 (en) 2003-04-21 2007-06-19 Nividia Corporation System and method for reserving and managing memory spaces in a memory resource
JP3950831B2 (ja) 2003-09-16 2007-08-01 エヌイーシーコンピュータテクノ株式会社 メモリインタリーブ方式
KR100532471B1 (ko) 2003-09-26 2005-12-01 삼성전자주식회사 입출력 데이터 위스 조절이 가능한 메모리 장치 및 그위스 조절 방법
US7213084B2 (en) 2003-10-10 2007-05-01 International Business Machines Corporation System and method for allocating memory allocation bandwidth by assigning fixed priority of access to DMA machines and programmable priority to processing unit
US7213099B2 (en) 2003-12-30 2007-05-01 Intel Corporation Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches
US7426622B2 (en) 2004-03-10 2008-09-16 Hewlett-Packard Development Company, L.P. Rapid locality selection for efficient memory allocation
US7484065B2 (en) 2004-04-20 2009-01-27 Hewlett-Packard Development Company, L.P. Selective memory allocation
TWI257790B (en) * 2004-10-29 2006-07-01 Ind Tech Res Inst System for protocol processing engine
US7480781B2 (en) 2004-12-30 2009-01-20 Intel Corporation Apparatus and method to merge and align data from distributed memory controllers
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
JP4623592B2 (ja) 2006-06-12 2011-02-02 富士通株式会社 データ処理システムの試験方法、試験プログラム及び試験装置
US7872657B1 (en) * 2006-06-16 2011-01-18 Nvidia Corporation Memory addressing scheme using partition strides
US7539842B2 (en) 2006-08-15 2009-05-26 International Business Machines Corporation Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables
US7490217B2 (en) 2006-08-15 2009-02-10 International Business Machines Corporation Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables
US7865796B2 (en) 2006-09-25 2011-01-04 Broadcom Corporation Method and system for memory partitioning
WO2008106562A2 (en) 2007-02-27 2008-09-04 Slacker, Inc. Methods & apparatus for memory allocation interleaving & deinterleaving
US9495290B2 (en) 2007-06-25 2016-11-15 Sonics, Inc. Various methods and apparatus to support outstanding requests to multiple targets while maintaining transaction ordering
KR20090011573A (ko) 2007-07-26 2009-02-02 엘지전자 주식회사 멀티 뱅크 메모리 컨트롤러, 이를 포함한 컴퓨터 시스템 및멀티 뱅크 메모리 제어방법
US7782982B2 (en) 2007-10-25 2010-08-24 Newport Media, Inc. Adaptive deinterleaver memory allocation
US8095725B2 (en) 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
WO2009096180A1 (ja) 2008-01-30 2009-08-06 Panasonic Corporation メモリコントローラ、不揮発性記憶装置、及び、不揮発性記憶システム
US8464009B2 (en) 2008-06-04 2013-06-11 Oracle America, Inc. Method for memory interleave support with a ceiling mask
US8190848B2 (en) 2008-07-28 2012-05-29 Lantiq Deutschland Gmbh Interleaver memory allocation method and apparatus
US8375173B2 (en) 2009-10-09 2013-02-12 Qualcomm Incorporated Accessing a multi-channel memory system having non-uniform page sizes
US9026767B2 (en) 2009-12-23 2015-05-05 Intel Corporation Adaptive address mapping with dynamic runtime memory mapping selection
US20110213949A1 (en) 2010-03-01 2011-09-01 Sonics, Inc. Methods and apparatus for optimizing concurrency in multiple core systems
US20110320751A1 (en) 2010-06-25 2011-12-29 Qualcomm Incorporated Dynamic Interleaving Of Multi-Channel Memory
CN103003804B (zh) 2010-07-29 2015-11-25 松下知识产权经营株式会社 存储器管理装置、图像处理装置及集成电路
US20120054455A1 (en) 2010-08-31 2012-03-01 Qualcomm Incorporated Non-Uniform Interleaving Scheme In Multiple Channel DRAM System
US9268720B2 (en) 2010-08-31 2016-02-23 Qualcomm Incorporated Load balancing scheme in multiple channel DRAM systems
US20120137090A1 (en) 2010-11-29 2012-05-31 Sukalpa Biswas Programmable Interleave Select in Memory Controller
EP2568637A1 (en) 2011-09-09 2013-03-13 Lantiq Deutschland GmbH Dynamic interleaver and deinterleaver buffer partitioning

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1875355A (zh) * 2003-08-28 2006-12-06 米克伦技术公司 包括多个存储器集线器模块的多处理器***和方法
US20060088054A1 (en) * 2004-10-12 2006-04-27 Aware, Inc. Resource sharing in a telecommunications environment
CN101310339A (zh) * 2005-02-23 2008-11-19 美光科技公司 具有多个内部数据总线和存储器库交错的存储器装置和方法
US20110276727A1 (en) * 2010-05-05 2011-11-10 Arntzen Eskild T Quantum burst arbiter and memory controller
US20120179883A1 (en) * 2011-01-12 2012-07-12 Broadcom Corpotation System and method for dynamically adjusting memory performance
CN102693195A (zh) * 2011-03-24 2012-09-26 凌阳科技股份有限公司 用以最优化同步存储器的频宽的存储器存取***及方法
CN104040506A (zh) * 2012-01-06 2014-09-10 国际商业机器公司 均衡使用共享的存储器***的多个请求器的带宽
CN103809917A (zh) * 2012-11-12 2014-05-21 擎泰科技股份有限公司 用于存储器的工作调度方法及其存储***
US20140164720A1 (en) * 2012-12-10 2014-06-12 Qualcomm Incorporated System and method for dynamically allocating memory in a memory subsystem having asymmetric memory components
US20150033002A1 (en) * 2013-07-23 2015-01-29 International Business Machines Corporation Requesting memory spaces and resources using a memory controller
US20150095595A1 (en) * 2013-09-27 2015-04-02 Qualcomm Incorporated Configurable spreading function for memory interleaving

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
G. KIM: ""Memory-centric system interconnect design with Hybrid Memory Cubes"", 《 PROCEEDINGS OF THE 22ND INTERNATIONAL CONFERENCE ON PARALLEL ARCHITECTURES AND COMPILATION TECHNIQUES》 *
于银涛: ""SDRAM存储器的交错机制及其应用"", 《计算机工程与设计》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604206A (zh) * 2016-11-23 2018-09-28 华为技术有限公司 一种内存分配方法和设备
US11232031B2 (en) 2016-11-23 2022-01-25 Huawei Technologies Co., Ltd. Allocation of memory ranks based on access traffic

Also Published As

Publication number Publication date
US20160306567A1 (en) 2016-10-20
CN106055495B (zh) 2021-06-22
KR102464801B1 (ko) 2022-11-07
KR20160122440A (ko) 2016-10-24
US10241687B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
CN106055495A (zh) 用于控制半导体装置的方法
EP3149595B1 (en) Systems and methods for segmenting data structures in a memory system
CN104903842B (zh) 用于在非易失性存储器中的异步裸芯操作的方法和***
CN103003791B (zh) 分配共享堆栈的部分的***和方法
CN105452986A (zh) 用于具有选择性功率或性能优化的内存通道交织的***和方法
CN107077303A (zh) 分配和配置持久存储器
CN106326133A (zh) 存储***、存储管理装置、存储器、混合存储装置及存储管理方法
CN101379472A (zh) 通过在装置不活动周期期间停用dram的未使用部分的刷新来减小功率消耗
CN102446159B (zh) 多核处理器的数据管理方法及装置
CN105718996A (zh) 细胞阵列计算***以及其中的通信方法
CN111324461B (zh) 内存分配方法、装置、计算机设备和存储介质
CN104679592A (zh) 一种微控制单元mcu中资源动态分配的方法和***
CN103049328A (zh) 计算机***中内存资源分配方法
US10992299B1 (en) Method and system for providing word addressable nonvolatile memory in a programmable logic device
CN104021094B (zh) 数据储存装置与快闪存储器控制方法
CN108932966A (zh) 半导体装置和数据处理***
CN105446911A (zh) 终端设备的内存访问控制方法与装置
CN113379587A (zh) 容器共享显存方法、装置、设备及***
CN105760310B (zh) 地址分配方法及ddr控制器
CN114780033A (zh) Jbod级联***、存储资源分配方法及装置
CN114337966A (zh) 无线资源分配方法、装置、计算机设备和存储介质
CN108563507A (zh) 一种内存管理方法、装置、设备及可读存储介质
CN105718380B (zh) 细胞阵列计算***
CN101185141B (zh) 半导体存储装置及搭载它的半导体集成电路
CN106155923B (zh) 内存共享的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant