JP4623592B2 - データ処理システムの試験方法、試験プログラム及び試験装置 - Google Patents
データ処理システムの試験方法、試験プログラム及び試験装置 Download PDFInfo
- Publication number
- JP4623592B2 JP4623592B2 JP2006161911A JP2006161911A JP4623592B2 JP 4623592 B2 JP4623592 B2 JP 4623592B2 JP 2006161911 A JP2006161911 A JP 2006161911A JP 2006161911 A JP2006161911 A JP 2006161911A JP 4623592 B2 JP4623592 B2 JP 4623592B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- program
- test
- processors
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本発明はデータ処理装置の試験方法を提供する。本発明は、複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムの試験方法に於いて、
接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第1負荷試験実行ステップと、
接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第2負荷試験実行ステップと、
を備えたことを特徴とする。
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、1台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を判定結果を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする。
チューニングされた負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ試験プログラムが1つしかない場合、試験プログラムを1台のプロセッサに割付けると共に残りの全プロセッサに負荷プログラムを割付けて長時間の負荷試験を実行する第1負荷試験割付ステップと、
チューニングされた負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の負荷試験組合せプログラムに属する試験プログラムが複数存在する場合、複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに負荷プログラムを割付けて長時間の負荷試験を実行する第2負荷試験割付ステップと、
を備える。
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、負荷プログラムを実行するプロセッサを変化させて試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
負荷試験組合せプログラムについて、プロセッサ群毎に、1台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備える。
試験プログラムが存在するプロセッサ群のチューニングされた負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ試験プログラムが1つしかない場合、試験プログラムをプロセッサ群の1台のプロセッサに割付けると共に残りの全プロセッサに負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第1負荷試験割付ステップと、
試験プログラムが存在するプロセッサ群のチューニングされた負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の負荷試験組合せプログラムに属する試験プログラムが複数存在する場合、複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第2負荷試験割付ステップと、
を備えたことを特徴とする。
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、1台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする。
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、負荷プログラムを実行するプロセッサを変化させて試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをグループ化して複数のプロセッサ群に分類する接続特性分類ステップと、
負荷試験組合せプログラムについて、プロセッサ群毎に、1台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする。
本発明は、複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムを管理するコンピュータにより実行される試験プログラムを提供する。
接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第1負荷試験実行ステップと、
接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第2負荷試験実行ステップと、
を実行させることを特徴とする。
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、1台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備える。
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、負荷プログラムに負荷効果があると判断して、試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
負荷試験組合せプログラムについて、負荷プログラムを実行するプロセッサを変化させて試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをグループ化して複数のプロセッサ群に分類する接続特性分類ステップと、
負荷試験組合せプログラムについて、前記プロセッサ群毎に、1台のプロセッサに試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、最小プロセッサ台数を負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備える。
本発明は、複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムの試験装置を提供する。このような試験装置につき本発明は、、
接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定部と、
接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第1負荷試験実行部と、
接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第2負荷試験実行部と、
を備える。
チューニング済み試験組合せプログラム
=(試験プログラム、負荷プログラム、負荷飽和の最小プロセッサ数)
のフォーマットを持つ負荷試験組合せプログラム情報を生成する。
(1)チューニングされた負荷試験組合せプログラムの最小プロセッサ数が負荷プログラムを実行可能な(n−1)台の全プロセッサを使い切る場合、又は
(2)全プロセッサを使い切らずに試験プログラムが1つしかない場合、
のいずれかの条件が成立した場合、図11(A)のように、試験プログラム26−1を1台のプロセッサ14−1に割り付けると共に、残りの全プロセッサ14−2〜14−8に負荷プログラム28−1を割り付けて、長時間の負荷試験を実行する。
(1)チューニングされた負荷試験組合せプログラムの最小プロセッサ数が、負荷プログラムを実行可能な(n−1)台の全プロセッサを使い切らず、且つ
(2)同一構成の負荷試験組合せプログラムに属する試験プログラムが複数存在する、
という2つの条件が成立した場合に、図12(A)のように、例えば2つの試験プログラム26−1,26−2をプロセッサ14−1,14−2に割り付けると共に、残りの全プロセッサ14−3〜14−8に負荷プログラム28−1を割り付けて、長時間負荷試験を実行させる。
E=2n=4
であることから整数倍数E=4の整数倍となるようにプロセッサ群を補正する。
(1)試験プログラムが存在するプロセッサ群についてチューニングされた組合せプログラムによる負荷飽和の最小プロセッサ台数が負荷プログラムを実行可能なプロセッサ群における全プロセッサを使い切る場合、又は
(2)全プロセッサを使い切らずに試験プログラムが1つしかない場合、
のいずれかの条件が成立する場合である。
(1)試験プログラムが存在するプロセッサ群についてチューニングされた組合せプログラムによる最小プロセッサ数が負荷プログラムを実行可能な全プロセッサを使いきらず、且つ
(2)同一構成の負荷試験組合せプログラムに属する試験プログラムが複数存在する、
という2つの条件が成立する場合である。
(付記)
(付記1)
複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムの試験方法に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第1負荷試験実行ステップと、
前記接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第2負荷試験実行ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。(1)
付記1記載のデータ処理システムの試験方法に於いて、前記第1負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ数を求め、前記最小プロセッサ数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。(2)
付記2記載のデータ処理システムの試験方法に於いて、前記負荷試験割付ステップは、
チューニングされた前記負荷試験組合せプログラムの前記最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ前記試験プログラムが1つしかない場合、前記試験プログラムを1台のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付けて長時間の負荷試験を実行する第1負荷試験割付ステップと、
チューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の前記負荷試験組合せプログラムに属する前記試験プログラムが複数存在する場合、前記複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付けて長時間の負荷試験を実行する第2負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
付記1記載のデータ処理システムの試験方法に於いて、前記第2負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。(3)
付記4記載のデータ処理システムの試験方法に於いて、前記負荷試験割付ステップは、
試験プログラムが存在するプロセッサ群のチューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ前記試験プログラムが1つしかない場合、前記試験プログラムをプロセッサ群の1台のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの前記負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第1負荷試験割付ステップと、
試験プログラムが存在するプロセッサ群のチューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の前記負荷試験組合せプログラムに属する前記試験プログラムが複数存在する場合、前記複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの前記負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第2負荷試験割付ステップと、
を備えたことを特徴とするデータ伝送システムの試験方法。
付記4記載のデータ処理システムの試験方法に於いて、前記接続特性分類ステップは、
特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数から、最小の2nの整数倍数Eを導出し、前記整数倍数Eの整数倍となるように各プロセッサ群のプロセッサ数を補正することを特徴とするデータ処理システムの試験方法。
付記6記載のデータ処理システムの試験方法に於いて、前記接続特性分類ステップは、特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数が前記整数倍数Eの整数倍とならない場合、時間軸上で隣接するプロセッサ群の間で実行時間の近いプロセッサを移動してプロセッサ数を補正することを特徴とするデータ処理システムの試験方法。
付記2又は4記載のデータ処理システムの試験方法に於いて、前記負荷プログラムは負荷効果の異なる少なくとも2つの負荷プログラムを含むことを特徴とするデータ処理システムの試験方法。
付記1記載のデータ処理システムの試験方法に於いて、
前記試験プログラムは、前記プロセッサによるデータ参照及びデータ書込みを検証する試験命令を実行して実行時間を測定するプログラムであり、
前記負荷プログラムは、前記プロセッサから前記接続機構にメモリ排他制御、メモリインタリーブ制御、バスアビトレーション制御、外部入出力制御を含む動作要求を出してハードウェア動作上の影響を与える負荷命令を実行するプログラムであることを特徴とするデータ処理システムの試験方法。
ハードウェア実装上の接続特性に相違がない1又は複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムの試験方法に於いて、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
ハードウェア実装上の接続特性に相違をもつ複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムの試験方法に於いて、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムを管理するコンピュータに、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第1負荷試験実行ステップと、
前記接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第2負荷試験実行ステップと、
を実行させることを特徴とする試験プログラム。(4)
付記12記載の試験プログラムに於いて、前記第1負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする試験プログラム。
付記13記載の試験プログラムに於いて、前記負荷試験割付ステップは、
チューニングされた前記負荷試験組合せプログラムの前記最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ前記試験プログラムが1つしかない場合、前記試験プログラムを1台のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付けて長時間の負荷試験を実行する第1負荷試験割付ステップと、
チューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の前記負荷試験組合せプログラムに属する前記試験プログラムが複数存在する場合、前記複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付けて長時間の負荷試験を実行する第2負荷試験割付ステップと、
を備えたことを特徴とする試験プログラム。
付記12記載の試験プログラムに於いて、前記第2負荷試験実行ステップは、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とする試験プログラム。
付記14記載の試験プログラムに於いて、前記負荷試験割付ステップは、
試験プログラムが存在するプロセッサ群のチューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切る場合、又は全プロセッサを使い切らずに且つ前記試験プログラムが1つしかない場合、前記試験プログラムをプロセッサ群の1台のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの前記負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第1負荷試験割付ステップと、
試験プログラムが存在するプロセッサ群のチューニングされた前記負荷試験組合せプログラムの最小プロセッサ台数が負荷プログラムを実行可能な全プロセッサを使い切らず且つ同一構成の前記負荷試験組合せプログラムに属する前記試験プログラムが複数存在する場合、前記複数の試験プログラムを複数のプロセッサに割付けると共に残りの全プロセッサに前記負荷プログラムを割付け、残りのプロセッサ群については、チューニングされたそれぞれの前記負荷試験組合せプログラムの負荷プログラムを全プロセッサに割付けて長時間の負荷試験を実行する第2負荷試験割付ステップと、
を備えたことを特徴とする試験プログラム。
付記15記載の試験プログラムに於いて、前記接続特性分類ステップは、
特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数から、最小の2nの整数倍数Eを導出し、前記整数倍数Eの整数倍となるように各プロセッサ群のプロセッサ数を補正することを特徴とする試験プログラム。
付記17記載の試験プログラムに於いて、前記接続特性分類ステップは、特定の範囲の実行時間に応じて分類された複数のプロセッサ群のプロセッサ数が前記整数倍数Eの整数倍とならない場合、時間軸上で隣接するプロセッサ群の間で実行時間の近いプロセッサを移動してプロセッサ数を補正することを特徴とする試験プログラム。
付記13又は15記載の試験プログラムに於いて、前記負荷プログラムは負荷効果の異なる少なくとも2つの負荷プログラムを含むことを特徴とする試験プログラム。
付記12記載の試験プログラムに於いて、
前記試験プログラムは、前記プロセッサによるデータ参照及びデータ書込みを検証する試験命令を実行して実行時間を測定するプログラムであり、
前記負荷プログラムは、前記プロセッサから前記接続機構にメモリ排他制御、メモリインタリーブ制御、バスアビトレーション制御、外部入出力制御を含む動作要求を出してハードウェア動作上の影響を与える負荷命令を実行するプログラムであることを特徴とする試験プログラム。
ハードウェア実装上の接続特性に相違がない1又は複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムを管理するコンピュータに、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を実行させることを特徴とする試験プログラム。
ハードウェア実装上の接続特性に相違をもつ複数の接続機構により複数のプロセッサを相互に接続したデータ処理システムを管理するコンピュータに、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を実行させることを特徴とする試験プログラム。
複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムの試験装置に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定部と、
前記接続機構の接続特性に相違がない場合、全プロセッサを対象に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第1負荷試験実行部と、
前記接続機構の接続特性に相違がある場合、接続特性の相違に応じて分類された複数のプロセッサ群毎に負荷効果のある試験プログラムと負荷プログラムを組合せた負荷試験組合せプログラムを決定して長時間負荷試験を実行する第2負荷試験実行部と、
を実行させることを特徴とする試験装置。(5)
付記23記載の試験装置に於いて、前記第1負荷試験実行部は、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定部と、
前記負荷試験組合せプログラムについて、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記判定結果を前記負荷試験組合せプログラムに付加してチューニングするチューニング部と、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付部と、
を備えたことを特徴とする試験装置。
付記23記載の試験装置に於いて、前記第2負荷試験実行部は、
全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで試験プログラムを実行すると同時に残りの複数のプロセッサで負荷プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長い場合、前記負荷プログラムに負荷効果があると判断して、前記試験プログラムと負荷プログラムを組合わせた負荷試験組合せプログラムを決定する負荷試験組合せ決定部と、
前記負荷試験組合せプログラムについて、前記負荷プログラムを実行するプロセッサを変化させて前記試験プログラムの実行時間を測定し、実行時間が特定の範囲にあるプロセッサをまとめて複数のプロセッサ群に分類する接続特性分類部と、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサにはプロセッサ台数を変化させて前記負荷プログラムを実行させ、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を前記負荷試験組合せプログラムに付加してチューニングするチューニング部と、
チューニングされた前記負荷試験組合せプログラムに従って複数のプロセッサに負荷効果の高い試験プログラムと負荷プログラムを優先的に割付けて長時間の負荷試験を実行させる負荷試験割付部と、
を備えたことを特徴とする試験装置。
12:管理装置
14−1〜14−16:プロセッサ
15−1〜15−16:キャッシュ装置
16,16−1〜16−4:接続機構
18−1〜18−4:メモリ
20:接続特性判定部
22:第1負荷試験実行部
24:第2負荷試験実行部
25:ネットワークパス
26:試験プログラムファイル
26−1〜26−4,26−21〜26−42:試験プログラム
28:負荷プログラムファイル
28−1〜28−4,28−21,28−22,28−31,28−32,28−41,28−42:負荷プログラム
30−1,30−2:負荷試験組合せ決定部
32:接続特性分類部
34−1,34−2:チューニング部
36−1,36−2:負荷試験割付部
38−1,38−2:第1負荷試験割付部
40−1,40−2:第2負荷試験割付部
42:CPU
44:バス
46:RAM
48:ROM
50:ハードディスクドライブ
52:デバイスインタフェース
54:キーボード
56:マウス
58:ディスプレイ
60:ネットワークアダプタ
64−1〜64−4:プロセッサ群
Claims (7)
- 複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムの試験方法に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続特性判定ステップにより前記接続機構の接続特性に相違がないと判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長くなる前記試験プログラムと前記負荷プログラムとの組合せとなる負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せプログラムについて、少なくとも1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を用いて前記負荷試験組合せプログラムのプロセッサへの割付条件をチューニングするチューニングステップと、
チューニングされた前記負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
- 請求項1記載の試験方法に於いて、
前記負荷試験組合せステップは、複数種類の試験プログラムと複数種類の負荷プログラムとを各々組み合わせて負荷状態の実行時間を測定し、負荷状態の実行時間が長い測定結果に係る試験プログラムと負荷プログラムとの組合せを優先的に選択して決定することを特徴とする試験方法。
- 複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムの試験方法に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続特性判定ステップによる判定で前記接続特性機構の接続特性の相違が不明であると判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、前記試験プログラムを実行するプロセッサにおける無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる負荷試験組合せプログラムを決定する負荷試験組合せ決定ステップと、
前記負荷試験組合せ決定ステップにおいて測定した各プロセッサにおける負荷状態の実行時間に基づいて、実行時間が各々異なる特性の範囲に含まれるプロセッサ毎にまとめて複数のプロセッサ群に分類する接続分類ステップと、
前記負荷試験組合せプログラムについて、前記プロセッサ群毎に、少なくとも1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記プロセッサ群毎の最小プロセッサ台数を用いて前記負荷試験組合せプログラムのプロセッサへの割付条件をチューニングするチューニングステップと、
前記プロセッサ群毎にチューニングされた前記負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる負荷試験割付ステップと、
を備えたことを特徴とするデータ処理システムの試験方法。
- 複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムを管理するコンピュータに、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定ステップと、
前記接続特性判定ステップにより前記接続機構の接続特性に相違がないと判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる第1の負荷試験組合せプログラムを決定する第1の負荷試験組合せ決定ステップと、
前記第1の負荷試験組合せプログラムについて、少なくとも1台のプロセッサに前記試験プログラムを実行させ、残りのプログラムのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を用いて前記第1の負荷試験組合せプログラムのプロセッサへの割付条件をチューニングする第1のチューニングステップと、
チューニングされた前記第1の負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる第1の負荷試験割付ステップと、
を実行させることを特徴とする試験プログラム。
- 請求項4記載の試験プログラムに於いて、
前記接続特性判定ステップにより前記接続機構の接続特性に相違があると判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、前記試験プログラムを実行するプロセッサにおける無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる第2の負荷試験組合せプログラムを決定する第2の負荷試験組合せ決定ステップと、
前記第2の負荷試験組合せ決定ステップにおいて測定した各プロセッサにおける負荷状態の実行時間に基づいて、実行時間が各々異なる特性の範囲に含まれるプロセッサ毎にまとめて複数のプロセッサ群に分類する接続特性分類ステップと、
前記第2の負荷試験組合せプログラムについて、前記プロセッサ群毎に、少なくとも1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記プロセッサ群毎の最小プロセッサ台数を用いて前記第2の負荷試験組合せプログラムのプロセッサへの割付条件をチューニングする第2のチューニングステップと、
前記プロセッサ群毎にチューニングされた前記第2の負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる第2の負荷試験割付ステップと、
を前記データ処理システムを管理するコンピュータに実行させることを特徴とする試験プログラム。
- 複数のプロセッサを1又は複数の接続機構により相互に接続したデータ処理システムの試験装置に於いて、
前記接続機構がハードウェア実装上の接続特性に相違がないか、相違があるかを判定する接続特性判定部と、
前記接続特性判定部により前記接続機構の接続特性に相違がないと判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサで負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる第1の負荷試験組合せプログラムを決定する第1の負荷試験組合せ決定部と、
前記第1の負荷試験組合せプログラムについて、少なくとも1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち、前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、
負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記最小プロセッサ台数を用いて前記第1の負荷試験組合せプログラムのプロセッサへの割付条件をチューニングする第1のチューニング部と、
チューニングされた前記第1の負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる第1の負荷試験割付部と、
を備えることを特徴とする試験装置。
- 請求項6記載の試験装置であって、
前記接続特性判定部により前記接続機構の接続特性に相違があると判定された場合に、全てのプロセッサで試験プログラムのみを実行した無負荷状態の実行時間と、1台のプロセッサデ負荷プログラムを実行すると同時に残りの複数のプロセッサで試験プログラムを実行させるプロセッサを順次変化させながら実行した際の前記試験プログラムの負荷状態の実行時間とを比較し、前記試験プログラムを実行するプロセッサにおける無負荷状態の実行時間に対し負荷状態の実行時間が長くなる、前記試験プログラムと前記負荷プログラムとの組合せとなる第2の負荷試験組合せプログラムを決定する第2の負荷試験組合せ決定部と、
前記第2の負荷試験組合せ決定部において測定した各プロセッサにおける負荷状態の実行時間に基づいて、実行時間が各々異なる特定の範囲に含まれるプロセッサ毎にまとめて複数のプロセッサ群に分類する接続特性分類部と、
前記第2の負荷試験組合せプログラムについて、前記プロセッサ群毎に、少なくとも1台のプロセッサに前記試験プログラムを実行させ、残りのプロセッサのうち前記負荷プログラムを実行させるプロセッサ台数を変化させて前記試験プログラムの実行時間を測定し、負荷プログラムの実行プロセッサ台数を増加しても試験プログラムの実行時間が変化せずに飽和する最小プロセッサ台数を求め、前記プロセッサ群毎の前記最小プロセッサ台数を用いて前記第2の負荷試験組合せプログラムのプロセッサへの割付条件をチューニングする第2のチューニング部と、
前記プロセッサ群毎にチューニングされた前記第2の負荷試験組合せプログラムのプロセッサへの割付条件に従って複数のプロセッサに試験プログラムと負荷プログラムを割り付けて長時間の負荷試験を実行させる第2の負荷試験割付部と、
を備えることを特徴とする試験装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161911A JP4623592B2 (ja) | 2006-06-12 | 2006-06-12 | データ処理システムの試験方法、試験プログラム及び試験装置 |
US11/516,786 US7483817B2 (en) | 2006-06-12 | 2006-09-07 | Test method, test program, and test device of data processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161911A JP4623592B2 (ja) | 2006-06-12 | 2006-06-12 | データ処理システムの試験方法、試験プログラム及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007334387A JP2007334387A (ja) | 2007-12-27 |
JP4623592B2 true JP4623592B2 (ja) | 2011-02-02 |
Family
ID=38822950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161911A Expired - Fee Related JP4623592B2 (ja) | 2006-06-12 | 2006-06-12 | データ処理システムの試験方法、試験プログラム及び試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7483817B2 (ja) |
JP (1) | JP4623592B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7962620B2 (en) | 2007-10-19 | 2011-06-14 | Kubisys Inc. | Processing requests in virtual computing environments |
WO2010109669A1 (ja) * | 2009-03-27 | 2010-09-30 | 富士通株式会社 | 情報処理装置、情報処理システムおよび情報処理装置構成検証方法 |
US9411647B2 (en) * | 2010-01-22 | 2016-08-09 | Qualcomm Incorporated | Hierarchical routing and interface selection for multi-processor multimode network devices |
US20130090911A1 (en) * | 2011-10-05 | 2013-04-11 | International Business Machines Corporation | Modeling Test Space for System Behavior Using Interchangeable Designations |
WO2013088519A1 (ja) * | 2011-12-13 | 2013-06-20 | トヨタ自動車株式会社 | マルチコア・プロセッサ |
US9218272B2 (en) | 2013-03-01 | 2015-12-22 | International Business Machines Corporation | System level architecture verification of a transactional execution |
US9251022B2 (en) | 2013-03-01 | 2016-02-02 | International Business Machines Corporation | System level architecture verification for transaction execution in a multi-processing environment |
KR102464801B1 (ko) | 2015-04-14 | 2022-11-07 | 삼성전자주식회사 | 반도체 장치의 동작 방법 및 반도체 시스템 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001075833A (ja) * | 1999-08-31 | 2001-03-23 | Fujitsu Ltd | 負荷試験装置、負荷試験プログラムを記録したコンピュータ読み取り可能な記録媒体、障害診断装置、および障害診断プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4759021A (en) * | 1985-01-31 | 1988-07-19 | Hitachi, Ltd. | Test pattern generator |
FR2629248B1 (fr) * | 1988-03-25 | 1992-04-24 | Sgs Thomson Microelectronics | Procede de test de memoire a programmation unique et memoire correspondante |
JPH0753405B2 (ja) | 1991-11-28 | 1995-06-07 | 花王株式会社 | 射出成形機における樹脂流動物性変動制御方法および装置 |
JPH0816531A (ja) | 1994-06-28 | 1996-01-19 | Hitachi Ltd | プロセススケジュール方式 |
US5787270A (en) * | 1995-11-15 | 1998-07-28 | Advanced Micro Devices | Method and apparatus for intrusive testing of the performance-enhancing features of an advanced microprocessor |
US6477483B1 (en) * | 2000-01-17 | 2002-11-05 | Mercury Interactive Corporation | Service for load testing a transactional server over the internet |
US6907548B2 (en) * | 2002-01-02 | 2005-06-14 | Intel Corporation | Automatic testing for multi-core architecture |
US6889159B2 (en) * | 2002-07-22 | 2005-05-03 | Finisar Corporation | Scalable multithreaded system testing tool |
JP2004302847A (ja) | 2003-03-31 | 2004-10-28 | Calsonic Kansei Corp | Cpuの動作監視方法 |
JP2005135130A (ja) | 2003-10-30 | 2005-05-26 | Fujitsu Ltd | 負荷監視条件決定プログラム,負荷監視条件決定システム,負荷監視条件決定方法および負荷監視プログラム |
-
2006
- 2006-06-12 JP JP2006161911A patent/JP4623592B2/ja not_active Expired - Fee Related
- 2006-09-07 US US11/516,786 patent/US7483817B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001075833A (ja) * | 1999-08-31 | 2001-03-23 | Fujitsu Ltd | 負荷試験装置、負荷試験プログラムを記録したコンピュータ読み取り可能な記録媒体、障害診断装置、および障害診断プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP2007334387A (ja) | 2007-12-27 |
US7483817B2 (en) | 2009-01-27 |
US20070288189A1 (en) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4623592B2 (ja) | データ処理システムの試験方法、試験プログラム及び試験装置 | |
CN111247533B (zh) | 用于神经网络加速的机器学习运行时库 | |
US20090037132A1 (en) | Parallel Test System | |
JP2016105103A (ja) | 半導体デバイスの同時試験のためのシステム | |
US20150135186A1 (en) | Computer system, method and computer-readable storage medium for tasks scheduling | |
US20120198461A1 (en) | Method and system for scheduling threads | |
US20060195845A1 (en) | System and method for scheduling executables | |
CN1728118A (zh) | 资源分配管理 | |
WO2024120205A1 (zh) | 一种应用性能优化方法、装置、电子设备及存储介质 | |
US11907103B2 (en) | Test environment determination device and test environment determination method | |
US20090328049A1 (en) | Information processing apparatus, granularity adjustment method and program | |
JP6201591B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
TWI280381B (en) | System and method for optimized test and configuration throughput of electronic circuits | |
US8296603B2 (en) | Load test method and load test apparatus | |
CN107193650B (zh) | 一种在分布式集群中调度显卡资源的方法和装置 | |
US20090249132A1 (en) | Data Processing Apparatus and Method of Verifying Programs | |
CN114067917A (zh) | 基于调优参数的gatk超级计算机*** | |
Liu et al. | Cost-benefit evaluation on parallel execution for improving test efficiency over cloud | |
CN114356571A (zh) | 一种处理方法及装置 | |
US20120210101A1 (en) | Competition testing device | |
CN110858184B (zh) | 一种pci总线设备枚举方法和装置 | |
CN112508574A (zh) | 一种区块链的并行交易执行方法、装置和电子设备 | |
US20120047336A1 (en) | Method of verifying system performance and performance measurement apparatus | |
WO2024070620A1 (ja) | 情報処理システム、情報処理方法およびコンピュータプログラム | |
US20210055969A1 (en) | Method for minimizing task preemption |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101028 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |