CN106027053A

CN106027053A - 半导体装置

Info

Publication number: CN106027053A
Application number: CN201610169637.2A
Authority: CN
Inventors: 菊田博之
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2015-03-25
Filing date: 2016-03-23
Publication date: 2016-10-12
Anticipated expiration: 2036-03-23
Also published as: US10725489B2; US20170131731A1; JP2016184820A; US9582019B2; CN106027053B; JP6580847B2; US20160282891A1

Abstract

本发明提供一种能够使在多个电阻元件被串联连接的串联电阻部的一端流动的电流与在另一端流动的电流有效地相等的半导体装置。半导体装置(10)包括：电阻部(30)，其包括与外周接触地配置的第一端子(34A)和第二端子(34B)以及多个电阻元件被串联连接而成的串联电阻部，其中，串联电阻部的一端与第一端子(34A)连接，所述串联电阻部的另一端与第二端子(34B)连接；以及电流调整部，其具备对串联电阻部供给电流的电流源，该电流调整部与电阻部邻接地配置，并且被配置于第一端子(34A)和电流调整部沿着电阻部(30)的外周的距离与第二端子(34B)和电流调整部沿着电阻部(30)的外周的距离相等的位置上。

Description

半导体装置

技术领域

本发明涉及半导体装置。

背景技术

例如，在AD(Analog-Digital：模拟-数字)转换器以及DA转换器等中使用电阻分压电路，该电阻分压电路具备多个电阻元件被串联连接而成的串联电阻部、和分别与串联电阻部的一端以及另一端连接的恒流电源(例如，参照专利文献1。)。

在图8中表示电阻分压电路100的一个例子。电阻分压电路100包含电阻元件R1～R12被串联连接而成的串联电阻部110、以及恒流电源I1、I2。恒流电源I1是放出偏置电流Ibias1的所谓放电型的恒流电源，从一端供给电源电压VCC，另一端与串联电阻部110的一端连接。另一方面，恒流电源I2是吸收偏置电流Ibias2的所谓吸收型的恒流电源，一端与串联电阻部110的另一端连接，另一端接地。另外，在电阻元件R6与电阻元件R7的连接点输入有电压Vin。

在这样构成的电阻分压电路100中，从电阻元件R1～R12间的各连接点输出被分压后的电压。例如，在将电阻元件R1～R12的电阻值分别设为r的情况下，从电阻元件R1～R6间的各连接点输出Vin+Ibias1×r×n(n＝5～1)的电压。另外，从电阻元件R7～R12间的各连接点输出Vin－Ibias2×r×n(n＝1～5)的电压。并且，从电阻元件R6和电阻元件R7之间的连接点输出电压Vin。

专利文献1：日本特开2003－078415号公报

另外，在具备以上说明的电阻分压电路100的半导体装置中，恒流电源I1放出的偏置电流Ibias1与恒流电源I2吸收的偏置电流Ibias2相等这一情况在装置的动作上是重要的。

例如，若偏置电流Ibias1与偏置电流Ibias2不同，则存在电流在被输入电压Vin的输入端子侧流出，导致作为装置没有正确地进行动作的情况。

另外，例如，若偏置电流Ibias1与偏置电流Ibias2不同，则会存在电阻元件R1～R6间的各连接点处的从电压Vin的电位的上升程度与电阻元件R7～电阻元件R12间的各连接点处的从电压Vin的电位的下降程度不同，导致作为装置没有正确地进行动作的情况。

然而，在上述专利文献1中，没有对使得偏置电流Ibias1与偏置电流Ibias2相等那样的电阻分压电路100的构成要素的布局进行记载。

发明内容

本发明正是鉴于以上事项而完成，目的在于提供一种能够使在多个电阻元件被串联连接而成的串联电阻部的一端流动的电流与在另一端流动的电流有效地相等的半导体装置。

为了达成上述目的，本发明的半导体装置包括：电阻部，其包括与外周接触地配置的第一端子和第二端子、以及多个电阻元件被串联连接而成的串联电阻部，其中，所述串联电阻部的一端与所述第一端子连接，所述串联电阻部的另一端与所述第二端子连接；以及电流调整部，其具备对所述串联电阻部供给电流的电流源，所述电流调整部与所述电阻部邻接地配置，且被配置在所述第一端子和所述电流调整部沿着所述电阻部的外周的距离与所述第二端子和所述电流调整部沿着所述电阻部的外周的距离相等的位置上。

发明效果

根据本发明，能够得到能够使在多个电阻元件被串联连接而成的串联电阻部的一端流动的电流与在另一端流动的电流有效地相等这样的效果。

附图说明

图1是表示第一实施方式所涉及的半导体装置具备的电路的主要部分构成的一个例子的电路图。

图2是表示各实施方式所涉及的恒流电源的电路的主要部分构成的一个例子的电路图。

图3是供各实施方式所涉及的半导体装置的各构成要素的布局的说明的概略俯视图。

图4是供各实施方式所涉及的半导体装置的各构成要素的布局的变形例的说明的概略俯视图。

图5是供各实施方式所涉及的运算放大器的构成要素的配置状态的一个例子的说明的概略仰视图。

图6是表示第二实施方式所涉及的半导体装置具备的电路的主要部分构成的一个例子的电路图。

图7是表示第三实施方式所涉及的半导体装置具备的电路的主要部分构成的一个例子的电路图。

图8是表示以往的电阻分压电路的主要部分构成的一个例子的电路图。

符号说明

10-半导体装置；12-比率生成电路；14-比率校正电路；16-校正对象电路；18-校正数据储存寄存器；20-串联电阻部；22-电流调整部；30-串联电阻块；32A～32N-放大器块；34A-第一端子；34B-第二端子；40-校正幅度变更寄存器；42-增益变更寄存器；44-解码器；A1～A3-运算放大器；I1、I2-恒流电源；N1～N3-NMOS晶体管；P1～P3-PMOS晶体管；R1～R20-电阻元件；S1～S23-开关

具体实施方式

以下，参照附图，详细地说明用于实施本发明的实施例。

[第一实施方式]

首先，参照图1，说明本实施方式所涉及的半导体装置10的电路构成。如图1所示，本实施方式所涉及的半导体装置10包括比率生成电路12、比率校正电路14、多个(在本实施方式中，2个)校正对象电路16A、16B、以及校正数据储存寄存器18。此外，以下，在不需要区别校正对象电路16A、16B的情况下，省略符号末尾的字母。

比率生成电路12包括电阻元件R13、R14、以及运算放大器A1。电阻元件R13、R14被串联连接，从一端被供给电源电压VCC，另一端被接地。电阻元件R13和电阻元件R14的连接点与运算放大器A1的非反转输入端子连接。运算放大器A1的输出端子与运算放大器A1的反转输入端子连接，且与比率校正电路14连接。即，由电阻元件R13、R14分压的电压(此处，VCC/2)从运算放大器A1的输出端子被输出。

比率校正电路14包括串联连接而成的包含电阻元件R1～R12的串联电阻部20、以及恒流电源I1、I2。恒流电源I1是放出偏置电流Ibias1的所谓放电型的恒流电源，从一端被供给电源电压VCC，另一端与串联电阻部20的一端连接。另一方面，恒流电源I2是吸收偏置电流Ibias2的所谓吸收型的恒流电源，一端与串联电阻部20的另一端连接，另一端被接地。另外，在电阻元件R6与电阻元件R7的连接点f被输入从比率生成电路12输出的电压。另外，电阻元件R1～R12间的各连接点a～k分别与校正对象电路16A、16B连接。此外，在图1中，为了避免交错，虽然省略了比率校正电路14和校正对象电路16的布线，但是比率校正电路14的a～k与校正对象电路16的a～k一一对应地连接。

即，在比率校正电路14中，从电阻元件R1～R12间的各连接点a～k分压后的电压被输出。例如，在将电阻元件R1～R12的电阻值分别设为r的情况下，从电阻元件R1～R6间的各连接点a～e输出VCC/2+Ibias1×r×n(n＝5～1)的电压。另外，从电阻元件R7～R12间的各连接点g～k输出VCC/2－Ibias2×r×n(n＝1～5)的电压。并且，从电阻元件R6与电阻元件R7的连接点f输出VCC/2的电压。

校正对象电路16包括开关S1～S11、电阻元件R15、R16、以及运算放大器A2。比率校正电路14的电阻元件R1～R12间的各连接点a～k经由分别对应的开关S1～S11与运算放大器A2的非反转输入端子连接。在运算放大器A2的反转输入端子经由电阻元件R15被输入来自由电源电压VCC驱动的例如加速度传感器、陀螺仪传感器等传感器的输出信号(以下，称为“传感器信号”。)。运算放大器A2的输出端子经由反馈用的电阻元件R16与运算放大器A2的反转输入端子连接。

校正数据储存寄存器18对每个校正对象电路16分别配备存储区域，并输出与存储于该存储区域的值对于的数字信号。而且，基于从校正数据储存寄存器18输出的数字信号，变更开关S1～S11的通断的状态。此外，对于开关S1～S11而言，它们任意一个开关成为接通状态，其他的开关成为断开状态。而且，从与成为了接通状态的开关S1～S11的任意一个连接的连接点a～k输出的电压被输入至运算放大器A2的非反转输入端子。

接着，参照图2对作为本发明的电流调整部的一个例子的恒流电源I1、I2的电路构成进行说明。此外，以下，为了便于说明，将N沟道型MOS场效应晶体管称为NMOS晶体管。另外，以下，为了便于说明，将P沟道型MOS场效应晶体管称为PMOS晶体管。

如图2所示，电流调整部22包括运算放大器A3、电阻元件R17、NMOS晶体管N1～N3、以及PMOS晶体管P1～P3。运算放大器A3的非反转输入端子与电源连接，运算放大器A3的输出端子与NMOS晶体管N1的栅极连接。NMOS晶体管N1的源极经由电阻元件R17接地。运算放大器A3的反转输入端子与NMOS晶体管N1的源极和电阻元件R17的连接点连接。NMOS晶体管N1的漏极与PMOS晶体管P1的漏极连接。

对PMOS晶体管P1～P3的源极分别供给电源电压VCC。PMOS晶体管P1的栅极与PMOS晶体管P1的漏极连接。PMOS晶体管P1～P3的栅极分别相互连接。PMOS晶体管P2的漏极与NMOS晶体管N2的漏极连接。PMOS晶体管P3的漏极与串联电阻部20的一端(图2所示的上端)连接。

NMOS晶体管N2的栅极与NMOS晶体管N2的漏极连接。NMOS晶体管N2的栅极也与NMOS晶体管N3的栅极连接。NMOS晶体管N2、N3的源极分别接地。NMOS晶体管N3的漏极与串联电阻部20的另一端(图2所示的下端)连接。通过以上的构成，偏置电流Ibias1、2在串联电阻部20中流动。

另外，上述传感器信号是具有比率特性的信号，有时由于传感器在制造工序中的偏差等，导致在该信号中具有非比率特性的非比率成分被叠加而偏移。该情况下，导致未正确地进行基于传感器信号的检测处理等规定的处理。鉴于此，在本实施方式中，利用比率生成电路12、比率校正电路14、以及校正对象电路16，以从包含非比率成分的传感器信号除去或者降低非比率成分的方式进行校正。而且，将进行了校正后的信号从校正对象电路16的运算放大器A2的输出端子输出。此外，比率特性是指信号的电压电平与电源电压的变动成比例地变动的特性，非比率特性是指信号的电压电平与电源电压的变动不成比例的特性。

接着，对本实施方式所涉及的比率生成电路12、比率校正电路14以及校正对象电路16的各电路的动作进行说明。

首先，将开关S6设为接通状态、将开关S1～S5、S7～S11设为断开状态，并将电源电压VCC的电压值设为第一电压值(例如，5V)使上述各电路以及传感器驱动，来测量各校正对象电路16的输出值(以下，称为“第一输出值”。)。而且，将电源电压VCC的电压值设为比第一电压值大的第二电压值(例如，5.5V)使上述各电路以及传感器驱动，来测量各校正对象电路16的输出值(以下，称为“第二输出值”。)。

上述第一输出值与第二输出值的差成为与电源电压VCC的电压值的变动成比例的上述传感器信号的比率成分的差。鉴于此，由上述第一输出值与第二输出值的差，求得对各校正对象电路16输入的上述传感器信号的非比率成分的信号电平。

接着，根据求得到的非比率成分的信号电平，求得为了除去该信号电平的信号所需要的向运算放大器A2的非反转输入端子的输入电压(以下，称为“理想输入电压”。)。而且，以对运算放大器A2的非反转输入端子输入与求得到的理想输入电压最接近的电压的方式，决定使开关S1～S11的哪个开关成为接通状态。并且，将用于使被决定的开关成为接通状态的值保存在与校正数据储存寄存器18的各校正对象电路16对应的存储区域。

基于这样被保存的校正数据储存寄存器18的值使开关S1～S11的任意一个成为接通状态的状态下，通过使上述各电路以及传感器驱动，来从各校正对象电路16输出校正了非比率成分的传感器信号。

如以上说明那样，根据本实施方式所涉及的半导体装置10，以1个比率校正电路14，能够校正对多个校正对象电路16输入的传感器信号。此外，校正对象电路16的数量并不限定于2个，当然也可以是3个以上。

另外，如上述那样，从各连接点a～k输出的电压的差随着偏置电流Ibias1与偏置电流Ibias2的差越小而越均等地接近。另外，随着从各连接点a～k输出的电压的差越均等地接近，能够向运算放大器A2的非反转输入端子输入与理想输入电压越接近的电压。即，随着偏置电流Ibias1与偏置电流Ibias2的差越小，越能够高精度地校正上述传感器信号的非比率成分。鉴于此，在本实施方式所涉及的半导体装置10中，为了使偏置电流Ibias1与偏置电流Ibias2相等而决定各构成要素的布局。

接着，参照图3，对本实施方式所涉及的半导体装置10的布局进行说明。

如图3所示，对于本实施方式所涉及的半导体装置10而言，区域被划分成配置有多个电阻元件被串联连接而成的串联电阻部的串联电阻块30、以及配置有包含运算放大器的构成部的放大器块32A～32N。

在串联电阻块30配置有串联电阻部20，串联电阻部20的一端与第一端子34A连接，串联电阻部20的另一端与第二端子34B连接。第一端子34A以及第二端子34B在串联电阻块30的内侧且与串联电阻块30的外周接触地配置。

电流调整部22作为一个例子被配置于与串联电阻块30邻接的放大器块32H(图3所示的斜线部分)。即，如图3所示，电流调整部22被配置在距第一端子34A的沿着串联电阻块30的外周的距离K1与距第二端子34B的沿着串联电阻块30的外周的距离K2相等的位置上。此外，此处所说的“相等”不仅意味着完全地“相等”,还意味着包含了偏置电流Ibias1与偏置电流Ibias2的差在容许范围内的误差的概念。由此，能够使电流调整部22与第一端子34A之间的布线长、电流调整部22与第二端子34B之间的布线长有效地相等，作为其结果，能够使偏置电流Ibias1与偏置电流Ibias2有效地相等。

此外，第一端子34A、第二端子34B以及电流调整部22的布局并不限定于图3所示的例子。例如，如图4所示，将第一端子34A与串联电阻块30的外周的一边(图4中的左边)接触地配置，并将第二端子34B与接触于串联电阻块30的上述一边的边(图4中的下边)接触地配置。而且，也可以是将电流调整部22配置于放大器块32L的方式。即，只要第一端子34A和电流调整部22沿着串联电阻块30的外周的距离K1与第二端子34B和电流调整部22的沿着串联电阻块30的外周的距离K2相等即可，其可以是其他的布局。

另外，在本实施方式中，作为一个例子，比率生成电路12被配置于放大器块32J，校正对象电路16A、16B被配置于各个放大器块32D、32F。

然而，在校正上述传感器信号的非比率成分的情况下，存在由于各运算放大器A1～A3在制造工序等中的偏差而在上述各电路中流动的信号中非比率成分被叠加而偏移的情况。

鉴于此，在本实施方式所涉及的半导体装置10中，为了使基于运算放大器A1～A3各自偏差的偏移的差变小，运算放大器A1～A3分别包括相同的构成要素，并且以分别相同的方向配置于对应的放大器块。更具体地，运算放大器A1～A3内的构成要素的配置状态以及结线状态成为相同的状态。此外，此处所说的“相同的状态”不仅意味着完全地“相同的状态”，也意味着包含了在制造工序等产生的误差的概念。

参照图5，对运算放大器A1～A3的构成要素的配置状态进行说明。如图5所示，作为一个例子，在运算放大器A1～A3作为构成要素包含晶体管Tr1～Tr3的情况下，运算放大器A1～A3的对应的晶体管Tr1～Tr3被配置于运算放大器A1～A3内的相同位置。并且，在本实施方式中，运算放大器A1～A3的对应的晶体管Tr1～Tr3以相同的方向且相同的结线状态配置。

此处所说的相同的方向意是指，例如运算放大器A1～A3的对应的晶体管Tr1～Tr3的端子T1～T3配置在各个运算放大器A1～A3内的相同位置。如此，由于运算放大器A1～A3在配置有它们的各放大器块内配置成相同的方向，所以能够使基于运算放大器A1～A3各自的偏差的偏移的差变小。此外，在各放大器块内的运算放大器A1～A3的配置位置可以是相同的位置，也可以是不同的位置。

[第二实施方式]

首先，参照图6，对本实施方式所涉及的半导体装置10的电路构成进行说明。此外，图6中的具有与图1相同的功能的构成要素添附相同的标号，省略其说明。

如图6所示，本实施方式所涉及的比率校正电路14包括恒流电源I1A～I1D、I2A～I2D、开关S12～S19以及校正幅度变更寄存器40。恒流电源I1A～I1D与上述第一实施方式的恒流电源I1同样是放电型的恒流电源。另外，对于恒流电源I1A～I1D而言，从一端供给各个电源电压VCC，另一端经由各个对应的开关S12～S15与串联电阻部20的一端连接。另外，在本实施方式中，恒流电源I1A～I1D被设为流过大小各不相同的电流。

恒流电源I2A～I2D与上述第一实施方式的恒流电源I2同样是吸收型的恒流电源。另外，对于恒流电源I2A～I2D而言，一端经由各自对应的开关S16～S19与串联电阻部20的另一端连接，另一端接地。另外，恒流电源I2A～I2D被形成为与各个恒流电源I1A～I1D一一对应，并流过与对应的恒流电源I1A～I1D相同大小的电流。另外，开关S12～S15的每一个与开关S16～S19的每一个一一对应，对应的开关彼此(例如开关S12与开关S16)的通断的状态成为相同的状态。

校正幅度变更寄存器40具备存储区域，基于根据存储于该存储区域的值而输出的数字信号，来变更开关S12～S15以及对应的开关S16～S19的通断的状态。

首先，作为一个例子，使开关S12、S16成为接通状态，使开关S13～S15、S17～S19成为断开状态，并与上述实施方式同样地测量第一输出值以及第二输出值。

接着，与上述第一实施方式同样地，基于上述第一输出值与第二输出值的差，求得理想输入电压。而且，以向运算放大器A2的非反转输入端子输入与求得的理想输入电压最接近的电压的方式，决定使开关S1～S11的哪个开关以及开关S12～S19的哪一组开关成为接通状态。并且，将用于使被决定的开关成为导通状态的值保存在校正数据储存寄存器18的与各校正对象电路16对应的存储区域以及校正幅度变更寄存器40的存储区域。

基于这样被保存的校正数据储存寄存器18以及校正幅度变更寄存器40的值，使开关S1～S11的任意一个、开关S12～S19的任意一组成为接通状态，在该状态下，通过使上述各电路以及传感器驱动，来从各校正对象电路16输出非比率成分被校正了的传感器信号。

如以上说明那样，根据本实施方式所涉及的半导体装置10，与上述第一实施方式比较，能够以更多等级的方式细致地设定连接点a～k的电位差。作为结果，由于选择与理想输入电压接近的电压，所以能够更高精度地校正传感器信号。

此外，还存在按多个校正对象电路16的每一个求得的理想输入电压大小不同，且与最接近于各个理想输入电压的电压对应地成为接通状态的开关S12～S19的组合不同情况。该情况下，作为一个例子，考虑到使与理想输入电压较大的一方对应的开关S12～S19的组合成为接通状态。该情况下，在理想输入电压较小一方的校正对象电路16中，也存在传感器信号未被高精度地校正的情况。

与此相对，在本发明中，由于如上述那样运算放大器A1～A3的构成要素为相同的配置状态，与运算放大器A1～A3的构成要素的配置状态不同的情况比较，因运算放大器A1～A3的偏差而产生的偏移的差变小。因此，与运算放大器A1～A3的构成要素的配置状态不同的情况比较，各校正对象电路16的理想输入电压的差变小，作为结果，能够更高精度地校正对各校正对象电路16输入的传感器信号。

[第三实施方式]

首先，参照图7，对本实施方式所涉及的半导体装置10的电路构成进行说明。此外，对图7中的具有与图6相同的功能的构成要素添附相同的标号，省略其说明。

如图7所示，本实施方式所涉及的校正对象电路16A包括电阻元件R18～R20、开关S20～S23、增益变更寄存器42以及解码器44。电阻元件R16、R18～R20被串联连接。开关S20～S23与各个电阻元件R16、R18～R20对应地设置，并被串联连接。被串联连接的开关S20～S23的两端分别与被串联连接的电阻元件R16、R18～R20的两端连接。开关S20～S23间的各连接点与对应的电阻元件R16、R18～R20间的各连接点连接。即，利用开关S20～S23的通断的状态，改变运算放大器A2的放大率(增益)。

增益变更寄存器42具备存储区域，基于根据存储于该存储区域的值而被输出的数字信号g1～g4，变更开关S12～S15以及对应的开关S16～S19的通断的状态。另外，数字信号g1～g4被输入到解码器44，通过由解码器44解码的信号，变更开关S20～S23的通断的状态。

在本实施方式中，根据运算放大器A2的放大率，偏置电流Ibias1以及偏置电流Ibias2的大小发生变化。作为一个例子，对电阻元件R15、R16的电阻值是r、电阻元件R18的电阻值是2×r、电阻元件R19的电阻值是4×r、电阻元件R20的电阻值是8×r的情况进行说明。另外，作为一个例子，对恒流电源I1A放出的电流量以及恒流电源I2A吸收的电流量是Iref、恒流电源I1B放出的电流量以及恒流电源I2B吸收的电流量是2×Iref的情况进行说明。并且，作为一个例子，恒流电源I1C放电的电流量以及恒流电源I2C吸收的电流量是4×Iref、恒流电源I1D放电的电流量以及恒流电源I2D吸收的电流量是8×Iref的情况进行说明。

作为一个例子，在将运算放大器A2的放大率设定成8倍的情况下，开关S20～S22被设为接通状态，开关S23被设为断开状态。另外，该情况下，开关S12～S14、S16～S18被设为断开状态，且开关S15、S19被设为接通状态。

关于以上说明的地方以外的本实施方式所涉及的比率生成电路12、比率校正电路14、以及校正对象电路16的各电路的动作，由于与上述第一实施方式以及第二实施方式相同，所以省略在此处的说明。

关于运算放大器A2的放大率的设定，若设定成超过1倍的值，则由于从运算放大器A2的输出端子输出被输入到运算放大器A2的非反转输入端子的偏移电压×放大率的误差，所以未高精度地进行传感器信号的校正。与此相对，在本实施方式中，与运算放大器A2的放大率成比例地，偏置电流Ibias1以及偏置电流Ibias2的大小发生变化。由此，由于与运算放大器A2的放大率成比例地，各连接点a～k间的电位差也发生变化，所以能够高精度地校正传感器信号。

此外，在图7中，虽然对校正对象电路16是1个的情况进行了图示，但是如果运算放大器A2的放大率是相同的值，则也可以设置多个校正对象电路16。另外，除了本实施方式的校正对象电路16以外，也可以设置上述第一实施方式以及第二实施方式的校正对象电路16。

Claims

1.一种半导体装置，其特征在于，包括：

电阻部，其包括与外周接触地配置的第一端子和第二端子、以及多个电阻元件被串联连接而成的串联电阻部，其中，所述串联电阻部的一端与所述第一端子连接，所述串联电阻部的另一端与所述第二端子连接；以及

电流调整部，其具备对所述串联电阻部供给电流的电流源，且该电流调整部与所述电阻部邻接地配置，并且被配置在所述第一端子与所述电流调整部沿着所述电阻部的外周的距离和所述第二端子与所述电流调整部沿着所述电阻部的外周的距离相等的位置处。

2.根据权利要求1所述的半导体装置，其特征在于，还包括：

比率生成电路，其具备运算放大器并且根据电源电压的变动来输出电压电平变动的信号，

所述比率生成电路的输出端子被连接在所述串联电阻部的规定的电阻元件间。

3.根据权利要求2所述的半导体装置，其特征在于，

所述电流调整部包括运算放大器，

所述半导体装置具备的多个运算放大器的构成要素的配置状态分别被设为相等的状态。

4.根据权利要求2或3所述的半导体装置，其特征在于，

还包括校正对象电路，所述校正对象电路非具备运算放大器，在所述运算放大器中，反转输入端子以及反转输入端子的一个被连接在所述串联电阻部的各电阻元件间，并且从非反转输入端子以及反转输入端子的另一个被输入根据电源电压的变动而电压电平变动的输入信号，并输出对在所述输入信号叠加的具有非比率特性的成分进行校正后的信号，

所述电流调整部、所述比率生成电路以及所述校正对象电路被配置在与配置有所述电阻部的区域不同的区域。

5.根据权利要求4所述的半导体装置，其特征在于，

所述电流调整部、所述比率生成电路以及所述校正对象电路分别被配置在与配置有所述电阻部的区域邻接的区域。