CN106024762B - 一种静电保护结构 - Google Patents
一种静电保护结构 Download PDFInfo
- Publication number
- CN106024762B CN106024762B CN201610566061.3A CN201610566061A CN106024762B CN 106024762 B CN106024762 B CN 106024762B CN 201610566061 A CN201610566061 A CN 201610566061A CN 106024762 B CN106024762 B CN 106024762B
- Authority
- CN
- China
- Prior art keywords
- electrostatic
- poles
- well regions
- preventing structure
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims abstract description 49
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- 230000002787 reinforcement Effects 0.000 claims description 17
- 230000015556 catabolic process Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 230000002146 bilateral effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 10
- 238000000407 epitaxy Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000002633 protecting effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种静电保护结构，设置于需要进行静电保护的器件的两个极之间，包括：外延层；两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。本发明提供的结构，用以解决现有技术中的ESD保护结构，存在的只具有单向阻断能力，不适用于功率器件的技术问题。提供了一种具有双向ESD防护能力，且与大部分功率器件制造工艺兼容的ESD保护结构。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种静电保护结构。
背景技术
功率器件是半导体器件的重要分支，是指电力电子***中进行能量控制及转换的电子元器件，包括金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field-Effect Transistor,MOSFET)、绝缘栅双极型晶体管(Insulated Gate BipolarTransistor，IGBT)、可关断晶闸管(Gate Turn-Off Thyristor，GTO)等。随着器件设计理论的发展以及半导体制造工艺水平的提高，单个器件的尺寸越来越小，由于静电放电(Electro-Static Discharge，ESD)导致的功率器件失效越来越显著。通常ESD失效是指，静电电荷作用在器件的某两极的敏感位置产生了一个高电场，使该敏感位置在高电场下发生击穿。因此，为了提高器件抗ESD能力，通常需要增加一个ESD保护结构。当有静电电荷存在时，这种结构能够提供一个电流泄放通路，以降低器件敏感位置产生的电场，避免器件失效。在整个半导体领域内，应用较多的ESD防护结构包括：栅极接地NMOS管(gate-groundedNMOS，GGNMOS)或可控硅(Silicon Controlled Rectifier，SCR)等。
然而，由于功率器件的特殊性，一般要求其ESD保护结构具有双向阻断能力，即无论ESD保护结构施加较低的正电压还是负电压，栅电流都应较低。而现有的GGNMOS，SCR等结构只具有单向阻断能力，并不适用。
也就是说，现有技术中的ESD保护结构，存在只具有单向阻断能力，不适用于功率器件的技术问题。
发明内容
本发明通过提供一种静电保护结构，解决了现有技术中的ESD保护结构，存在的只具有单向阻断能力，不适用于功率器件的技术问题。
为解决上述技术问题，本发明提供了如下技术方案：
一种静电保护结构，所述静电保护结构设置于需要进行静电保护的器件的两个极之间，所述静电保护结构包括：
外延层；
两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；
其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。
可选的，所述静电保护结构还包括：N个静电保护加强结构，所述N个静电保护加强结构位于所述外延层的表层，设置于所述两个第一阱区之间，N为自然数。
可选的，所述静电保护加强结构具体为以下一种或多种的组合：第一阱区场限环、横向变掺杂结构、终端结扩展结构和场版结构。
可选的，所述静电保护加强结构的数量及种类根据所述两个极之间需要的静电转折电压确定。
可选的，所述静电转折电压大于所述两个极间最大正常使用电压；所述静电转折电压小于所述两个极间击穿电压。
可选的，所述器件为垂直双扩散金属氧化物半导体场效应晶体管，所述两个极分别为栅极和源极。
可选的，所述外延层的电位等于所述晶体管的漏极电位。
可选的，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或所述第一掺杂类型为P型，所述第二掺杂类型为N型。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的静电保护结构，在需要静电保护的两个极之间形成N-P-N-P-N或P-N-P-N-P的五层四结结构，在存在ESD电压时，通过阱间的穿通作用使该五层结构转换为N-P-N或P-N-P三层两结结构，因此产生了ESD保护效果，该结构为对称结构，具有双向ESD防护能力，同时与大部分功率器件制造工艺兼容，并具有较小的漏电流，工艺稳定性也较强。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例中静电保护结构的结构图；
图2为本申请实施例中增加了静电保护加强结构的静电保护结构的结构图；
图3为本申请实施例中电压保护结构的电流电压特性图。
具体实施方式
本发明通过提供一种静电保护结构，解决了现有技术中的ESD保护结构，存在的只具有单向阻断能力，不适用于功率器件的技术问题。提供了一种具有双向ESD防护能力，且与大部分功率器件制造工艺兼容的ESD保护结构。
为解决上述技术问题，本申请实施例提供技术方案的总体思路如下：
一种静电保护结构，所述静电保护结构设置于需要进行静电保护的器件的两个极之间，所述静电保护结构包括：
外延层；
两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；
其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。
本申请实施例提供的静电保护结构，在需要静电保护的两个极之间形成N-P-N-P-N或P-N-P-N-P的五层四结结构，在存在ESD电压时，通过阱间的穿通作用使该五层结构转换为N-P-N或P-N-P三层两结结构，因此产生了ESD保护效果，该结构为对称结构，具有双向ESD防护能力，同时与大部分功率器件制造工艺兼容，并具有较小的漏电流，工艺稳定性也较强。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本发明实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。
在本实施例中，提供了一种静电保护结构，如图1所示，所述静电保护结构设置于需要进行静电保护的器件的两个极101之间，所述静电保护结构包括：
外延层1；
两个第一阱区2，位于所述外延层1的表层；所述两个第一阱区2中分别设置有一个第二阱区3，共两个第二阱区3；所述两个第二阱区3分别与所述两个极101接触；所述两个极101之间设置有隔离氧化层4，以在隔离所述两个极101的同时，保护所述静电保护结构的表面；
其中，所述外延层1和所述两个第二阱区3均为第一掺杂类型；所述两个第一阱区2为第二掺杂类型。
需要说明的是，所述第一掺杂类型为N型，所述第二掺杂类型为P型；或所述第一掺杂类型为P型，所述第二掺杂类型为N型，在此不作限制。
在本申请实施例中，所述静电保护结构可以用于垂直双扩散金属氧化物半导体场效应晶体管(Vertical Double-diffused MOSFET，VDMOS)器件的静电防护，也可以用于IGBT或场控晶闸管(MOS Controlled Gyrator，MCT)等功率器件的静电防护，在此不作限制。
具体来讲，通过在需要ESD保护的两级间加入该结构可形成有效的ESD放电通路，达到保护的目的。其中，当所述器件为VDMOS时，所述两个极分别可以为较易发生ESD失效的栅极和源极；当所述器件为IGBT时，所述两个极分别可以为较易发生ESD失效的发射极和源极；当所述器件为MCT时，所述两个极分别可以为较易发生ESD失效的阳极和源极，在此不再一一列举。
下面结合图1和图2，以所述第一掺杂类型为N型，所述第二掺杂类型为P型，所述器件为VDMOS为例，来详细介绍所述静电保护结构。
所述静电保护结构包括：
N型外延层1，所述N型外延层1的掺杂浓度与功率器件本身的设计参数相关，当所述器件为MOS器件时，所述N型外延层1的电位等于所述MOS管的漏极电位；
两个第一阱区2，即图1中位于N型外延层1顶部的P阱；
两个第二阱区3，即图1中分别位于两个第一阱区2中的N阱；两个第二阱区3与两个第一阱区2组成的PN结用于保证器件的双向阻断性，同时也用于提高器件的ESD放电能力。
所述两个第二阱区3上方分别与VDMOS的栅极G和源极S接触；栅极和源极之间为隔离氧化层，用于保护芯片表面。
在具体实施过程中，如图2所示，所述两个第一阱区2之间还可以设置N个静电保护加强结构5，所述N个静电保护加强结构位于所述外延层的表层，设置于所述两个第一阱区之间，N为自然数。
进一步，所述静电保护加强结构5具体为以下一种或多种的组合：第一阱区场限环、横向变掺杂结构、终端结扩展结构和场版结构。
进一步，所述静电保护加强结构5的数量及种类根据所述两个极之间需要的静电转折电压确定。
例如，如图2所示，所述静电保护加强结构5为第一阱区场限环，即P阱，根据需要的ESD转折电压的不同，可设置多个横向分布的P阱，也就是内场限环结构。该结构即用于设计器件的ESD转折电压，也用于保证功率器件本身的击穿电压。
在具体实施过程中，设置所述静电保护加强结构5时，需满足所述静电转折电压大于所述两个极间最大正常使用电压；所述静电转折电压小于所述两个极间击穿电压。
在介绍了所述静电保护结构后，下面结合图1-3，以所述第一掺杂类型为N型，所述第二掺杂类型为P型为例，用两个实例介绍所述静电保护结构的工作原理。
图1和图2中的虚线为耗尽层(空间电荷区)边界，图3为所述静电保护结构的电流电压特性图，其中，A点为ESD转折电压，横轴为电压，纵轴为电流。
第一实例：
采用图1所示的静电保护结构时，在需要保护的栅极和源极之间设置所述静电保护结构，形成了N-P-N-P-N的五层四结结构。假设发生ESD效应时栅极G电位高于源极S，漏极D即外延层底部端悬空，此时，第一个PN结和第三个PN结反偏，反偏电压主要由第三个PN结承担，即由图1右侧P阱与N型外延层形成的PN结承担。随着G极和S极间电压的增高，该PN结的空间电荷区会向左扩展，最终与左侧P阱穿通。G-S间形成了准N-P-N三层结构。此时，仅左侧P阱与N阱形成的PN结反偏。
如图3所示而随着G-S电压的进一步继续增高，该反偏PN结发生击穿，准N-P-N三层结构导通，ESD泻放通路形成。在准N-P-N三层结构导通后，由于N-P-N结构放大作用，电流会急剧增大，较大的电流会屏蔽原有的空间电荷区使G-S两端电压下降。
第二实例：
采用图2所示的静电保护结构时，在需要保护的栅极和源极之间设置所述静电保护结构，形成了N-P-N-P-N的五层四结结构。假设发生ESD效应时栅极G电位高于源极S，漏极D即外延层底部端悬空，此时，第一个PN结和第三个PN结反偏，反偏电压主要由第三个PN结承担，即由图2最右侧P阱与N型外延层形成的PN结承担。随着G极和S极间电压的增高，该PN结的空间电荷区会向左扩展，先后与中间两个静电保护加强结构5，即与两个P阱穿通，并最终与最左侧P阱穿通。此时可认为这四个P阱联通，G-S间形成了准N-P-N三层结构。此时，仅最左侧P阱与N阱形成的PN结反偏。
如图3所示而随着G-S电压的进一步继续增高，该反偏PN结发生击穿，准N-P-N三层结构导通，ESD泻放通路形成。在准N-P-N三层结构导通后，由于N-P-N结构放大作用，电流会急剧增大，较大的电流会屏蔽原有的空间电荷区使G-S两端电压下降。其中，所述ESD转折电压为图2中多个P阱结构的穿通电压和N阱与P阱间的击穿电压之和。进一步，由于需要与功率器件其他工艺兼容，N阱与P阱间的击穿电压通常较低，故ESD转折电压主要通过P阱间的穿通电压设计。所述ESD转折电压应具备以下条件：
功率器件G-S极间最大正常使用电压＜转折电压＜功率器件G-S间击穿电压(氧化层击穿)。
需要说明的是，在VDMOS器件正常使用的任何偏压下，该ESD保护结构均不会产生大的附加电流，仅有硅材料PN结反向漏电，即所述静电保护结构不影响VDMOS器件原有的电学特性。
当然，由于G-S间具有对称性，源极S加高电位时，该静电保护结构的工作原理与上述原理相同。
当然，当所述第一掺杂类型为P型，所述第二掺杂类型为N型时，所述静电保护结构的工作原理，与上述所述第一掺杂类型为N型，所述第二掺杂类型为P型的工作原理类似，为了说明书的简洁，在此不再累述。
同样，当所述静电保护结构设置于其他器件的需要保护的两个极之间时，其工作原理与设置于VDMOS的源极和栅极间的工作原理类似，为了说明书的简洁，在此不再累述。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本申请实施例提供的静电保护结构，在需要静电保护的两个极之间形成N-P-N-P-N或P-N-P-N-P的五层四结结构，在存在ESD电压时，通过阱间的穿通作用使该五层结构转换为N-P-N或P-N-P三层两结结构，因此产生了ESD保护效果，该结构为对称结构，具有双向ESD防护能力，同时与大部分功率器件制造工艺兼容，并具有较小的漏电流，工艺稳定性也较强。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种静电保护结构，其特征在于，所述静电保护结构设置于需要进行静电保护的器件的两个极之间，所述静电保护结构包括：
外延层；
两个第一阱区，位于所述外延层的表层；所述两个第一阱区中分别设置有一个第二阱区，共两个第二阱区；所述两个第二阱区分别与所述两个极接触；所述两个极之间设置有隔离氧化层，以在隔离所述两个极的同时，保护所述静电保护结构的表面；所述两个极分别为栅极和源极；
N个静电保护加强结构，所述N个静电保护加强结构位于所述外延层的表层，设置于所述两个第一阱区之间，所述N个静电保护加强结构与所述两个第一阱区通过所述外延层隔离，N为自然数；所述静电保护加强结构包括与所述第一阱区掺杂类型相同的场限环，所述场限环包括多个单环；
其中，所述外延层和所述两个第二阱区均为第一掺杂类型；所述两个第一阱区为第二掺杂类型。
2.如权利要求1所述的静电保护结构，其特征在于，所述静电保护加强结构具体为以下一种或多种的组合：第一阱区场限环、横向变掺杂结构、终端结扩展结构和场版结构。
3.如权利要求1所述的静电保护结构，其特征在于，所述静电保护加强结构的数量及种类根据所述两个极之间需要的静电转折电压确定。
4.如权利要求3所述的静电保护结构，其特征在于，所述静电转折电压大于所述两个极间最大正常使用电压；所述静电转折电压小于所述两个极间击穿电压。
5.如权利要求1所述的静电保护结构，其特征在于，所述器件为垂直双扩散金属氧化物半导体场效应晶体管，所述两个极分别为栅极和源极。
6.如权利要求5所述的静电保护结构，其特征在于，所述外延层的电位等于所述晶体管的漏极电位。
7.如权利要求1-6任一所述的静电保护结构，其特征在于：
所述第一掺杂类型为N型，所述第二掺杂类型为P型；或
所述第一掺杂类型为P型，所述第二掺杂类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610566061.3A CN106024762B (zh) | 2016-07-18 | 2016-07-18 | 一种静电保护结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610566061.3A CN106024762B (zh) | 2016-07-18 | 2016-07-18 | 一种静电保护结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024762A CN106024762A (zh) | 2016-10-12 |
| CN106024762B true CN106024762B (zh) | 2019-06-04 |
Family
ID=57118290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610566061.3A Active CN106024762B (zh) | 2016-07-18 | 2016-07-18 | 一种静电保护结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024762B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456685B (zh) * | 2010-10-19 | 2013-09-11 | 上海华虹Nec电子有限公司 | 高压静电保护器件 |
| US9024354B2 (en) * | 2013-08-06 | 2015-05-05 | Amazing Microelectronics Corp. | Silicon-controlled rectification device with high efficiency |
| CN104241274B (zh) * | 2014-08-30 | 2017-09-29 | 电子科技大学 | 一种基于横向pnp结构的双向esd保护器件 |
| CN104600068B (zh) * | 2015-01-20 | 2018-06-26 | 湖州迈康电子科技有限公司 | 一种基于纵向npn结构的高压双向esd保护器件 |
| CN105374814A (zh) * | 2015-10-14 | 2016-03-02 | 东南大学 | 一种高鲁棒性的高压静电放电保护器件 |
-
2016
- 2016-07-18 CN CN201610566061.3A patent/CN106024762B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024762A (zh) | 2016-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9614028B2 (en) | Structures and methods with reduced sensitivity to surface charge | |
| US8063444B2 (en) | Lateral diffused metal oxide semiconductor (LDMOS) devices with electrostatic discharge (ESD) protection capability in integrated circuit | |
| JP3191747B2 (ja) | Ｍｏｓ型半導体素子 | |
| US9768160B2 (en) | Semiconductor device, electronic circuit and method for switching high voltages | |
| CN101553932B (zh) | 集成无闭锁绝缘栅极双极晶体管 | |
| CN103730462B (zh) | 一种具有高维持电流强鲁棒性的ldmos-scr结构的esd自保护器件 | |
| KR20180027850A (ko) | Ｅｓｄ 보호용 ｓｃｒ 소자 | |
| US11227949B2 (en) | Power semiconductor devices with low specific on-resistance | |
| US9941265B2 (en) | Circuitry with voltage limiting and capactive enhancement | |
| CN109768090A (zh) | 一种具有内嵌异质结二极管自保护的碳化硅槽型场氧功率mos器件 | |
| CN102832213B (zh) | 一种具有esd保护功能的ligbt器件 | |
| CN106158921B (zh) | 具resurf结构的横向扩散金属氧化物半导体场效应管 | |
| CN103715233A (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| US20140070367A1 (en) | Semiconductor device | |
| CN106129125B (zh) | 三端自带防护功能的横向恒流器件及其制造方法 | |
| CN103617996B (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN106024762B (zh) | 一种静电保护结构 | |
| CN203659859U (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN111129002B (zh) | 静电保护电路 | |
| CN203659868U (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN213071146U (zh) | 一种绝缘栅双极晶体管终端 | |
| CN115528090A (zh) | 一种双沟槽SiC MOSFET器件 | |
| CN111295763A (zh) | 宽带隙半导体装置 | |
| CN108091696B (zh) | 一种逆阻型vdmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220829 Address after: Room 108, floor 1, building 4, No. 2 dacuodeng Hutong, Dongcheng District, Beijing 100010 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |