CN105990438A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105990438A
CN105990438A CN201510553436.8A CN201510553436A CN105990438A CN 105990438 A CN105990438 A CN 105990438A CN 201510553436 A CN201510553436 A CN 201510553436A CN 105990438 A CN105990438 A CN 105990438A
Authority
CN
China
Prior art keywords
electrode
semiconductor regions
semiconductor
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510553436.8A
Other languages
English (en)
Inventor
山下浩明
小野升太郎
浦秀幸
志村昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105990438A publication Critical patent/CN105990438A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

实施方式的半导体装置具有第一导电型的第一半导体层、第二导电型的多个第二半导体区域、第二导电型的第三半导体区域、第一导电型的第四半导体区域、栅极电极、绝缘层、以及第一电极。第一半导体层具有多个第一半导体区域。各个第二半导体区域设置在第一半导体区域彼此之间。第三半导体区域设置在第二半导体区域上。第四半导体区域设置在第三半导体区域上。绝缘层设置在栅极电极与第三半导体区域之间。第一电极具有第一部分与第二部分。第一部分连接于第一半导体区域。第二部分相对于第一部分设置在第四半导体区域侧。第一电极设置在第一半导体区域上及第二半导体区域上。第一电极设置在第四半导体区域的周围。

Description

半导体装置
相关申请
本申请享有以日本专利申请2015-51709号(申请日：2015年3月16日)作为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
在MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等半导体装置中，存在具有超级结(Super Junction)构造的半导体装置。通过使用超级结构造，能够使漂移层的有效掺杂浓度增加，从而改善耐受电压与接通电阻的折衷关系或耐受电压与接通电压的折衷关系。
超级结构造存在不仅设置在元件区域，而且也设置在终端区域的情况。通过将超级结构造也设置在终端区域，从而电场易于扩展到终端区域而抑制元件区域中的电场集中。另一方面，如果电场扩展到终端区域，那么有可能会在终端区域产生电场集中而导致耐受电压下降。
发明内容
本发明的实施方式提供一种能够抑制终端区域中的电场集中的半导体装置。
实施方式的半导体装置具有第一导电型的第一半导体层、第二导电型的多个第二半导体区域、第二导电型的第三半导体区域、第一导电型的第四半导体区域、栅极电极、绝缘层、以及第一电极。
第一半导体层具有多个第一半导体区域。
各个第二半导体区域设置在第一半导体区域彼此之间。
第三半导体区域设置在第二半导体区域上。
第四半导体区域设置在第三半导体区域上。
绝缘层设置在栅极电极与第三半导体区域之间。
第一电极具有第一部分与第二部分。第一部分连接于第一半导体区域。第二部分相对于第一部分设置在第四半导体区域侧。第一电极设置在第一半导体区域上及第二半导体区域上。第一电极设置在第四半导体区域的周围。
附图说明
图1是表示第一实施方式的半导体装置的俯视图。
图2是表示第一实施方式的半导体装置的一部分的俯视图。
图3是图2的A-A'剖视图。
图4是图2的B-B'剖视图。
图5是图2的C-C'剖视图。
图6A～C是表示对半导体装置中的电位的分布进行模拟所得的结果的图。
图7是表示第一实施方式的第一变化例的半导体装置的一部分的俯视图。
图8是图7的A-A'剖视图。
图9是表示第一实施方式的第二变化例的半导体装置的一部分的俯视图。
图10是表示第一实施方式的第三变化例的半导体装置的一部分的俯视图。
图11是表示第一实施方式的第四变化例的半导体装置的一部分的俯视图。
图12是表示第二实施方式的半导体装置的一部分的俯视图。
图13是图12的A-A'剖视图。
图14是图12的B-B'剖视图。
具体实施方式
以下，一边参照附图，一边对本发明的各实施方式进行说明。
附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实际相同。即便在表示相同部分的情况下，也存在根据附图而将相互的尺寸或比率不同地表示的情况。
在本案说明书与各图中，对与已经说明过的要素相同的要素标注相同符号并适当省略详细的说明。
在各实施方式的说明中使用XYZ正交座标***。将相对于构造体S的主面平行的方向且相互正交的两方向设为X方向(第一方向)及Y方向(第二方向)，将相对于X方向及Y方向这两方向正交的方向设为Z方向。
关于以下所说明的各实施方式，也可以使各半导体区域的p型与n型反转而实施各实施方式。
(第一实施方式)
使用图1～图5对第一实施方式的半导体装置100进行说明。
图1是表示第一实施方式的半导体装置100的俯视图。
图2是表示第一实施方式的半导体装置100的一部分的俯视图。
图3是图2的A-A'剖视图。
图4是图2的B-B'剖视图。
图5是图2的C-C'剖视图。
在图1及图2中，省略了n型半导体层11、p型半导体区域12、第一电极34、及EQPR(Equivalent Potential Ring，等电位环)电极36以外的构成。
第一实施方式的半导体装置100例如为MOSFET。
第一实施方式的半导体装置具有构造体(构造体S)、栅极电极、栅极绝缘层、漏极电极、源极电极、场板电极、第一电极(第一电极34)、第二电极(EQPR电极36)、以及第四电极(场板电极14)。
构造体具有第一导电型的第一半导体层(n型半导体层11)、多个第二导电型的第二半导体区域(p型半导体区域12)、第二导电型的第三半导体区域(基极区域20)、第一导电型的第四半导体区域(源极区域22)、第二导电型的第五半导体区域(p型半导体区域40)、第一导电型的第六半导体区域(n型半导体区域42)、以及第一导电型的第七半导体区域(漏极区域10)。
构造体S的主成分例如为硅。构造体S具有正面S1与背面S2。将构造体S所具有的面中的源极电极32侧的面设为正面S1，将漏极电极30侧的面设为背面S2。
将构造体S中的包含基极区域20或源极区域22且形成有MOSFET的区域称作元件区域1。将构造体S中除元件区域1以外的区域称作终端区域2。如图1所示，终端区域2设置在元件区域1的周围。
如图3所示，漏极区域10设置在构造体S的背面S2侧。漏极区域10设置在元件区域1及终端区域2这两者。漏极区域10是n型半导体区域。漏极区域10与漏极电极30电连接。
n型半导体层11在元件区域1及终端区域2中设置在漏极区域10上。n型半导体层11的n型载流子浓度低于漏极区域10的n型载流子浓度。
n型半导体层11具有在X方向上设置在p型半导体区域12之间的多个支柱部分(第一半导体区域)111。各个支柱部分111沿Y方向延伸。
p型半导体区域12在元件区域1及终端区域2中选择性地设置在n型半导体层11中。在本实施方式中，p型半导体区域12在X方向上设置着多个。p型半导体区域12与n型半导体层11的支柱部分111在X方向上交替地设置。p型半导体区域12例如在X方向上呈等间隔设置。各个p型半导体区域12沿Y方向延伸。
支柱部分111与p型半导体区域12形成超级结构造。
支柱部分111的n型载流子浓度与p型半导体区域12的p型载流子浓度既可相同，也可以不同。
支柱部分111的n型载流子浓度既可高于n型半导体层11下部的n型载流子浓度，也可以与n型半导体层11下部的n型载流子浓度相等。
基极区域20是设置在p型半导体区域12上的p型半导体区域。基极区域20设置在元件区域1。
源极区域22在构造体S的正面S1部分选择性地设置在基极区域20上。源极区域22设置在元件区域1。源极区域22是n型半导体区域。源极区域22的n型载流子浓度高于n型半导体层11的n型载流子浓度及支柱部分111的n型载流子浓度。源极区域22的n型载流子浓度高于基极区域20的p型载流子浓度。
栅极电极24隔着栅极绝缘层26至少与基极区域20对向。也就是说，栅极绝缘层26的至少一部分设置在基极区域20与栅极电极24之间。栅极电极24也可以隔着栅极绝缘层26进而与支柱部分111及源极区域22对向。栅极电极24例如含有多晶硅。
在正面S1上设置着源极电极32。源极区域22与源极电极32电连接。在栅极电极24与源极电极32之间设置着绝缘层28。栅极电极24通过绝缘层28而与源极电极32电分离。
在对漏极电极30施加了相对于源极电极32为正的电压的状态下，对栅极电极24施加阈值以上的电压，由此MOSFET成为接通状态。此时，在基极区域20的栅极绝缘层26附近的区域形成信道(反转层)。
在MOSFET为断开状态且对漏极电极30施加相对于源极电极32的电位为正的电位时，耗尽层从支柱部分111与p型半导体区域12的pn接合面向支柱部分111及p型半导体区域12扩展。支柱部分111及p型半导体区域12沿相对于支柱部分111与p型半导体区域12的接合面垂直的方向耗尽，来抑制相对于支柱部分111与p型半导体区域12的接合面平行的方向的电场集中，因此能够获得高耐受电压。
在相对于基极区域20及源极区域22为构造体S的外缘侧设置着场板电极14。场板电极14隔着绝缘层16设置在支柱部分111上及p型半导体区域12上。场板电极14例如在从元件区域1朝向终端区域2的方向上设置着多个。
场板电极14是电位浮动的电极。场板电极14包含例如含有杂质的多晶硅。场板电极14例如是为了降低支柱部分111及p型半导体区域12的交界处的电场强度而设置。
场板电极14由绝缘层18覆盖。
p型半导体区域40在终端区域2的一部分设置在n型半导体层11中。p型半导体区域40设置在多个p型半导体区域12的周围。
n型半导体区域42选择性地设置在p型半导体区域40上。n型半导体区域42设置在p型半导体区域40与n型半导体层11的交界附近。n型半导体区域42的n型载流子浓度高于例如p型半导体区域40的p型载流子浓度。
在n型半导体区域42上设置着引出电极38。引出电极38与n型半导体区域42电连接。
如图1所示，EQPR(Equivalent Potential Ring)电极36在终端区域2中以包围元件区域1的方式设置。EQPR电极36设置在n型半导体层11上，且设置在多个场板电极14的周围。EQPR电极36经由引出电极38与n型半导体区域42电连接。EQPR电极36例如含有多晶硅。
引出电极38例如与n型半导体区域42及EQPR电极36同样地，在终端区域2中呈环状设置。EQPR电极36、引出电极38、p型半导体区域40、及n型半导体区域42是以如下方式构成：当对漏极电极30施加电压时，EQPR电极36与漏极电极30成为相同电位。
第一电极34在终端区域2中设置在支柱部分111上及p型半导体区域12上，如图1所示，沿着X-Y面包围元件区域1。第一电极34位于源极电极32与EQPR电极36之间。第一电极34例如含有多晶硅。第一电极34也可以包含金属材料。
如图2～图5所示，第一电极34具有第一部分341与第二部分342。第一部分341与n型半导体层11连接。具体来说，第一部分341与n型半导体层11的支柱部分111相接。第一部分341未与p型半导体区域12相接。第二部分342是第一电极34中相对于第一部分341设置在源极区域22(元件区域1)侧的部分。
例如，如图2所示，第一部分341在X方向上设置着多个。多个第一部分341中位于X方向的端部的第一部分341a沿Y方向延伸。例如，如图2所示，第一部分341的X方向上的长度长于第一部分341a的X方向上的长度。但是，第一部分341的X方向上的长度也可以为第一部分341a的X方向上的长度以下。
在图2所示的例子中，第一电极34具有沿X方向延伸的第一区域34a及沿Y方向延伸的第二区域34b。第一区域34a具有多个第一部分341。第二区域34b包含沿Y方向延伸的第一部分341a的至少一部分。
在第一区域34a中，第一部分341是与从Z方向观察的情况下与第一区域34a重叠的各个支柱部分111对应地设置。第一部分341也可以在第一区域34a中只设置在一部分的支柱部分111上。或者，第一电极34也可以只具有第一部分341a，在第一区域34a中不具有第一部分341。
如图2～图5所示，在第一区域34a中，第一部分341的至少一部分在Y方向上设置在场板电极14彼此之间。在第二区域34b中，沿Y方向延伸的第一部分341a的至少一部分在X方向上设置在场板电极14彼此之间。如图3及图5所示，多个场板电极14中至少一个场板电极14的一部分设置在例如n型半导体层11与第二部分342之间、及p型半导体区域12与第二部分342之间。
作为一例，如图3及图5所示，第一区域34a的Y方向的长度L1长于第二区域34b的X方向的长度L2。第一区域34a中的第二部分342的Y方向的长度L3长于第二区域34b中的第二部分342的X方向的长度L4。
但是，长度L1也可以为长度L2以下。长度L3也可以为长度L4以下。
作为一例，如图4及图5所示，在第一区域34a中，第一部分341的Y方向的长度L5长于X方向的长度L6。但是，长度L5也可以为长度L6以下。
第一区域34a与元件区域1之间的Y方向的距离例如短于第二区域34b与元件区域1之间的X方向的距离。因此，作为一例，如图3及图5所示，第一区域34a与基极区域20之间的Y方向的距离L7短于第二区域34b与基极区域20之间的X方向的距离L8。但是，距离L7也可以为距离L8以上。
接下来，对本实施方式的作用及效果进行说明。
半导体装置100通过具备具有第一部分341及第二部分342的第一电极34，而能够抑制半导体装置100的耐受电压的下降。
其理由如下。
通过将包含n型半导体层11的支柱部分111与p型半导体区域12的超级结构造设置在设置着源极区域22的元件区域1与设置在元件区域1的周围的终端区域2这两者，能够提高半导体装置中的耐受电压。然而，如果电场扩展到终端区域2，那么有可能会在终端区域2中产生电场集中而导致耐受电压下降。
相对于此，在具有第一电极34的半导体装置的情况下，能够使第二部分342的电位与多个支柱部分111中与第一部分341连接的支柱部分111的电位大致相等。通过将具有与支柱部分111的电位相等的电位的导电体设置在比第一部分341更靠源极区域22侧，而抑制电场向对于第一部分341来说与设置着源极区域22的一侧相反的一侧延伸。其结果，终端区域2中的电场的集中被抑制。
存在为了提高半导体装置中的雪崩耐量而使p型半导体区域12的p型载流子浓度高于支柱部分111的n型载流子浓度的情况。如果采用这种构成，那么电场将更易于扩展到终端区域2，从而在终端区域2中产生电场集中的可能性变得更高。
通过将本实施方式应用于p型半导体区域12的p型载流子浓度高于支柱部分111的n型载流子浓度的半导体装置，能够改善雪崩耐量，并且抑制终端区域2中的电场集中。
在半导体装置100在终端区域2中具有p型半导体区域40、n型半导体区域42、及EQPR电极36的情况下，能够抑制耗尽层向半导体装置的外周扩展。因此，能够抑制来自半导体装置外周的例如经切割的面的漏电流。
然而，另一方面，由于支柱部分111与p型半导体区域12会导致电场易于向终端区域2扩展，所以通过与利用EQPR电极36来抑制电场伸长的协同效应，而容易在位于最外周的p型半导体区域12中或EQPR电极36的端部产生电场集中。
进而，存在如下情况：当对半导体装置施加电压时，绝缘层等所含的负离子或从外部进入的负离子沿着电场在半导体装置内移动。在该情况下，电场进一步集中到EQPR电极36的源极区域22侧的端部。
通过将本实施方式应用于具有EQPR电极36的半导体装置，能够抑制电场向半导体装置的外周扩展，并且抑制最外周的p型半导体区域12中的电场集中。
使用图6对这方面更具体地进行说明。
图6是表示对半导体装置中的电位分布进行模拟所得的结果的图。具体来说，图6A是第一比较例的半导体装置中的电位分布的模拟结果，图6B是第二比较例的半导体装置中的电位分布的模拟结果。图6C是本实施方式的半导体装置中的电位分布的模拟结果。
图6A所示的半导体装置具有超级结构造与EQPR电极EL1。图6B所示的半导体装置除了具有超级结构造与EQPR电极EL1以外，还具有电位浮动的电极EL2。图6C所示的半导体装置具有第一电极34及EQPR电极36。
如图6A所示，电场朝向半导体装置的外周扩展。另一方面，通过EQPR电极EL1，在半导体装置的外周电场的扩展被抑制。其结果，电场在EQPR电极EL1的端部集中。此外，在对半导体装置施加电压从而负离子被EQPR电极EL1诱发的情况下，在EQPR电极EL1的端部产生电场的进一步集中。
在图6B所示的半导体装置中，通过电极EL2，电场向半导体装置外周的扩展被抑制。然而，如果在该状态下对半导体装置施加电压，那么负离子除了会被EQPR电极EL1的端部诱发以外，也会被电极EL2的端部诱发。其结果，有可能相较于图6B所示的状态在电极EL2的元件区域侧的端部附近进一步产生电场集中，从而产生耐受电压劣化。
在图6C所示的本实施方式的半导体装置中，可知EQPR电极36的端部的电场集中被充分地缓和。在本实施方式的半导体装置中，第一电极34连接于支柱部分111。因此，即便在对半导体装置施加电压从而负离子被第一电极34诱发的情况下，也能够抑制因负离子而导致的第一电极34的电位变化。因此，与图6B不同，不易从图6C所示的状态下在第一电极34的元件区域侧的端部附近进一步产生电场集中。
如上所述，根据本实施方式，即便在半导体装置具备EQPR电极的情况下，也能够抑制设置在元件区域与EQPR电极之间的电极中的电场集中，从而抑制耐受电压下降。
本实施方式能够优选用于具有支柱部分111与p型半导体区域12沿一方向延伸的构成的半导体装置。在具有这种构成的半导体装置中，如果因制造偏差等而导致p型半导体区域12的p型载流子浓度高于支柱部分111的n型载流子浓度，那么电场将在支柱部分111及p型半导体区域12延伸的方向上更容易延伸。因此，在终端区域2中产生电场集中的可能性更进一步升高。因此，抑制半导体装置的终端区域中的电场集中的本实施方式对于这种情况特别有效。
在具有支柱部分111及p型半导体区域12沿一方向延伸的构成的半导体装置中，通过第一电极34具有以下所述的构成中的至少任一构成，能够更进一步抑制半导体装置的耐受电压的下降。
第一是第一区域34a中的第二部分342的Y方向的长度L3长于第二区域34b中的第二部分342的X方向的长度L4。
第二是第一区域34a与栅极电极24之间的Y方向的距离L7短于第二区域34b与栅极电极24之间的X方向的距离L8。
通过采用所述构成中的至少任一构成，能够将与连接着第一部分341的支柱部分111为相同电位的第二部分342的前端设置在更靠近元件区域1的位置。因此，能够恰当地抑制支柱部分111及p型半导体区域12延伸且电场易于延伸的方向上的电场的延伸。其结果，能够抑制具有沿一方向延伸的支柱部分111及p型半导体区域12的半导体装置的终端区域中的耐受电压下降。
通过将所述第一构成与第二构成组合，能够更进一步抑制支柱部分111及p型半导体区域12延伸的方向上的电场的延伸。
在形成第一电极34时，有可能会因例如光刻步骤中的曝光位置的位置偏移等而导致第一部分341的位置产生偏差。如果第一部分341的位置变动而第一部分341与p型半导体区域12相接，那么与第一部分341只与支柱部分111相接的情况相比，第二部分342的电位变高。因此，有可能会助长终端区域2中的电场集中。
对此，通过在第一区域34a中，使第一部分341的Y方向的长度L5长于X方向的长度L6，而能够确保第一部分341与支柱部分111的接触面积，并且降低第一部分341与p型半导体区域12接触的可能性。
(第一实施方式的第一变化例)
使用图7及图8对第一实施方式的第一变化例的半导体装置110进行说明。
图7是表示第一实施方式的第一变化例的半导体装置110的一部分的俯视图。
图8是图7的A-A'剖视图。
如图7所示，p型半导体区域12在X方向及Y方向上设置着多个。多个p型半导体区域12并不限定于图7所示的配置，例如也可以具有错位排列。设置在X方向上的p型半导体区域12的数量既可与设置在Y方向上的p型半导体区域12的数量不同，也可以相同。p型半导体区域12的X方向的长度例如与Y方向的长度相等。
如图7及图8所示，n型半导体层11在与Z方向正交且与X方向及Y方向交叉的方向上具有位于p型半导体区域12之间的支柱部分111。而且，第一电极34具有与支柱部分111相接的第一部分341。
如图7所示，第一电极34例如在X方向及Y方向上具有多个第一部分341。但是，并不限定于该例，第一电极34也可以具有沿X方向或Y方向延伸的第一部分341。在从Z方向观察的情况下，第一部分341也可以设置在X方向上的p型半导体区域12之间及Y方向上的p型半导体区域12之间。也就是说，第一电极34也可以与n型半导体层11中的位于在X方向上相邻的p型半导体区域12之间的部分及位于在Y方向上相邻的p型半导体区域12之间的部分相接。
关于第一电极34，能够进而采用在第一实施方式中所说明的各种构成。
在本变化例中，也能够抑制终端区域2中的电场集中。
进而，根据本变化例，由于p型半导体区域12在X方向及Y方向上被设置为同样，所以Y方向上的电场的延伸方式与X方向上的电场的延伸方式相同。因此，能够无关方向而在终端区域2中将第一电极34、EQPR电极36、或场板电极14的位置及大小等设置为同样，从而能够容易地进行这些部件的设计。
(第一实施方式的第二变化例)
图9是表示第一实施方式的第二变化例的半导体装置120的一部分的俯视图。
在本变化例中，p型半导体区域12在从Z方向观察的情况下为环状，且为四边形。p型半导体区域12在从构造体S的中心朝向外周的方向上设置着多个。第一电极34也与p型半导体区域12同样地，在从Z方向观察的情况下为环状且为四边形。第一电极34设置在元件区域1的周围。
第一电极34中沿X方向延伸的区域34a具有沿X方向延伸的第一部分341。区域34a也可以具有在X方向上设置着多个的第一部分341。
第一电极34中沿Y方向延伸的区域34b具有沿Y方向延伸的第一部分341。区域34b也可以具有在Y方向上设置着多个的第一部分341。
在本变化例中，也能够抑制终端区域2中的电场集中。
进而，在本变化例中，由于Y方向上的电场的延伸方式与X方向上的电场的延伸方式相同，所以第一电极34的设计也变得容易。
(第一实施方式的第三变化例)
图10是表示第一实施方式的第三变化例的半导体装置130的一部分的俯视图。
在本变化例中，p型半导体区域12在从Z方向观察的情况下为环状。p型半导体区域12在从构造体S的中心朝向外周的方向上设置着多个。第一电极34及第一部分341也与p型半导体区域12同样地，在从Z方向观察的情况下为环状。第一电极34设置在元件区域1的周围。
在本变化例中，也能够抑制终端区域2中的电场集中。
(第一实施方式的第四变化例)
图11是表示第一实施方式的第四变化例的半导体装置140的一部分的俯视图。
在本变化例中，p型半导体区域12的一部分沿X方向延伸，其他部分沿Y方向延伸。例如，在元件区域1只设置着沿Y方向延伸的p型半导体区域12，在终端区域2设置着沿Y方向延伸的p型半导体区域12及沿X方向延伸的p型半导体区域12。
第一电极34中沿X方向延伸的区域34a的至少一部分设置在沿Y方向延伸的p型半导体区域12上。区域34a具有在X方向上设置着多个的第一部分341。
第一电极34中沿Y方向延伸的区域34b的至少一部分设置在沿X方向延伸的p型半导体区域12上。区域34b具有在Y方向上设置着多个的第一部分341。
在本变化例中，也能够抑制终端区域2中的电场集中。
(第二实施方式)
使用图12～图14对第二实施方式的半导体装置200进行说明。
图12是表示第二实施方式的半导体装置200的一部分的俯视图。
图13是图12的A-A'剖视图。
图14是图12的B-B'剖视图。
半导体装置200与半导体装置100相比，例如在还具备第三电极35的方面不同。关于半导体装置200中的除第三电极35以外的构成，能够采用与半导体装置100相同的构成。
第三电极35在n型半导体层11上及p型半导体区域12上设置在元件区域1的周围。第三电极35设置在第一电极34的周围，且被EQPR电极36包围。
如图13及图14所示，第三电极35与第一电极34同样地，具有与支柱部分111连接的第三部分353、以及设置在比第三部分353更靠源极区域22侧的第四部分354。
在第三部分353中，能够采用与第一部分341相同的各种构成。在第四部分354中，能够采用与第二部分342相同的各种构成。
第三电极35具有沿X方向延伸的第三区域35c及沿Y方向延伸的第四区域35d。第三区域35c中的第四部分354的宽度既可与第一区域34a中的第二部分342的宽度相同，也可以不同。第四区域35d中的第四部分354的宽度既可与第二区域34b中的第二部分342的宽度相同，也可以不同。
第一电极34与第三电极35之间的Y方向上的距离L10例如短于第一电极34与第三电极35之间的X方向上的距离L9。但是，距离L10也可以为距离L9以上。
半导体装置200除了具备第一电极34以外，还具备第三电极35，由此能够更进一步抑制终端区域2中的电场集中。
本实施方式的半导体装置也可以还具有如下电极，所述电极具有与第一电极34及第三电极35相同的构成，且设置在元件区域1的周围。
以上各实施方式中所说明的各个半导体区域之间的载流子浓度的比较能够使用例如SCM(Scanning Capacitance Microscopy，扫描式静电电容显微镜)进行确认。
以上，例示了本发明的若干实施方式，但这些实施方式是作为示例而提出的，并非意图限定发明的范围。这些新颖的实施方式能以其他各种方式实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更等。这些实施方式或其变化例包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。而且，所述各实施方式能够相互组合而实施。

Claims (15)

1.一种半导体装置，其特征在于包括：
第一导电型的第一半导体层，包含多个第一半导体区域；
第二导电型的多个第二半导体区域，各个所述第二半导体区域设置在所述第一半导体区域彼此之间；
第二导电型的第三半导体区域，设置在所述第二半导体区域上；
第一导电型的第四半导体区域，设置在所述第三半导体区域上；
栅极电极；
绝缘层，设置在所述第三半导体区域与所述栅极电极之间；以及
第一电极，设置在所述第四半导体区域的周围，所述第一电极位于所述第一半导体区域上及所述第二半导体区域上，且所述第一电极包含：
第一部分，连接于所述第一半导体区域；以及
第二部分，相对于所述第一部分设置在所述第四半导体区域侧。
2.根据权利要求1所述的半导体装置，其特征在于还包括：
第二导电型的第五半导体区域，设置在所述第一半导体层中，且位于所述多个第二半导体区域的周围；
第一导电型的第六半导体区域，设置在所述第五半导体区域上；以及
第二电极，设置在所述第一半导体层上，与所述第六半导体区域连接，且位于所述第一电极的周围。
3.根据权利要求1所述的半导体装置，其特征在于：所述第一半导体区域与所述第二半导体区域在第一方向上交替地设置，
所述第一半导体区域及所述第二半导体区域沿与所述第一方向正交的第二方向延伸。
4.根据权利要求1所述的半导体装置，其特征在于：所述第一部分设置多个，且
所述多个第一部分在所述第一方向上排列。
5.根据权利要求4所述的半导体装置，其特征在于：所述多个第一部分中位于所述第一方向的端部的所述第一部分沿所述第二方向延伸。
6.根据权利要求4所述的半导体装置，其特征在于：所述第一电极包含沿所述第一方向延伸的第一区域、以及沿所述第二方向延伸的第二区域，且
所述第一区域中的所述第二部分的所述第二方向的长度长于所述第二区域中的所述第二部分的所述第一方向的长度。
7.根据权利要求6所述的半导体装置，其特征在于：所述第一区域与所述第三半导体区域之间的所述第二方向上的距离小于所述第二区域与所述第三半导体区域之间的所述第一方向上的距离。
8.根据权利要求1所述的半导体装置，其特征在于还包括第三电极，所述第三电极设置在所述第一电极的周围，所述第三电极与所述第一电极隔开，所述第三电极位于所述第一半导体区域上及所述第二半导体区域上，且所述第三电极包含：
第三部分，连接于所述第一半导体区域；以及
第四部分，相对于所述第三部分设置在所述第四半导体区域侧。
9.根据权利要求1所述的半导体装置，其特征在于：所述第二半导体区域的第二导电型的载流子浓度高于所述第一半导体区域的第一导电型的载流子浓度。
10.根据权利要求1所述的半导体装置，其特征在于：所述第二半导体区域的第二导电型的载流子浓度与所述第一半导体区域的第一导电型的载流子浓度相等。
11.根据权利要求1所述的半导体装置，其特征在于：所述第二半导体区域的第二导电型的载流子浓度低于所述第一半导体区域的第一导电型的载流子浓度。
12.根据权利要求1所述的半导体装置，其特征在于还包括第四电极，所述第四电极设置在所述第四半导体区域的周围，所述第四电极被所述第一电极包围，所述第四电极与所述第一电极、所述第一半导体区域、及所述第二半导体区域隔开，所述第四电极的一部分位于所述第一半导体区域和所述第二半导体区域之间的交界面与所述第一电极的一部分之间。
13.根据权利要求12所述的半导体装置，其特征在于还包括第五电极，所述第五电极设置在所述第四半导体区域上，所述第五电极与所述第四半导体区域电连接，所述第四电极的至少一部分位于所述第一部分与所述第五电极之间。
14.根据权利要求1所述的半导体装置，其特征在于：所述多个第二半导体区域在第一方向及与所述第一方向正交的第二方向上排列。
15.根据权利要求1所述的半导体装置，其特征在于：各个所述第二半导体区域为环状。
CN201510553436.8A 2015-03-16 2015-09-02 半导体装置 Withdrawn CN105990438A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015051709A JP2016171279A (ja) 2015-03-16 2015-03-16 半導体装置
JP2015-051709 2015-03-16

Publications (1)

Publication Number Publication Date
CN105990438A true CN105990438A (zh) 2016-10-05

Family

ID=56925577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553436.8A Withdrawn CN105990438A (zh) 2015-03-16 2015-09-02 半导体装置

Country Status (5)

Country Link
US (1) US9496334B2 (zh)
JP (1) JP2016171279A (zh)
KR (1) KR20160111307A (zh)
CN (1) CN105990438A (zh)
TW (1) TW201635523A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531010A (zh) * 2019-09-18 2021-03-19 株式会社东芝 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7439417B2 (ja) * 2019-09-03 2024-02-28 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278826A (ja) * 2005-03-30 2006-10-12 Toshiba Corp 半導体素子及びその製造方法
JP2008124346A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
JP5491723B2 (ja) 2008-11-20 2014-05-14 株式会社東芝 電力用半導体装置
JP2012074441A (ja) 2010-09-28 2012-04-12 Toshiba Corp 電力用半導体装置
JP5701802B2 (ja) * 2012-03-23 2015-04-15 株式会社東芝 電力用半導体装置
JP2013149999A (ja) 2013-03-22 2013-08-01 Toshiba Corp 半導体装置
JP2015018951A (ja) 2013-07-11 2015-01-29 株式会社東芝 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531010A (zh) * 2019-09-18 2021-03-19 株式会社东芝 半导体装置
CN112531010B (zh) * 2019-09-18 2024-04-26 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JP2016171279A (ja) 2016-09-23
KR20160111307A (ko) 2016-09-26
TW201635523A (zh) 2016-10-01
US9496334B2 (en) 2016-11-15
US20160276427A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
CN105047712B (zh) 纵向型半导体装置及其制造方法
CN107293579B (zh) 一种具有低导通压降的超结igbt
CN103329268B (zh) 半导体器件及制造其的方法
CN103137703B (zh) 半导体器件
CN103489864A (zh) 功率用半导体装置
JP2010123789A (ja) 電力用半導体装置
CN104518015A (zh) 半导体装置
CN109923663A (zh) 半导体装置
CN104112769B (zh) 半导体功率器件
CN105448961A (zh) 超结器件的终端保护结构
CN105097905B (zh) 绝缘栅双极晶体管
CN108417614A (zh) 半导体装置
CN106449750A (zh) 半导体装置
CN108321193A (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN103477437A (zh) 功率半导体装置
CN106571388B (zh) 具有resurf结构的横向扩散金属氧化物半导体场效应管
CN106158921B (zh) 具resurf结构的横向扩散金属氧化物半导体场效应管
CN104576717B (zh) 半导体器件
CN105990438A (zh) 半导体装置
CN104051505A (zh) 一种ldmos esd器件
CN105793990A (zh) 纵型半导体装置
CN105990437A (zh) 半导体装置
CN104617139B (zh) Ldmos器件及制造方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN107359194B (zh) 一种消除高电场的器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C04 Withdrawal of patent application after publication (patent law 2001)
WW01 Invention patent application withdrawn after publication

Application publication date: 20161005