CN105990170B - 晶圆良率分析方法和装置 - Google Patents

Abstract

本发明公开了一种晶圆良率分析方法和装置。其中，晶圆良率分析方法包括：将待测晶圆上待测芯片划分为多个区域，其中，待测晶圆包括多个待测芯片；获取根据预先统计的芯片上多个区域的历史杀伤率，其中，多个区域与历史杀伤率一一对应；将获取的历史杀伤率作为待测芯片上多个区域对应的杀伤率，杀伤率用于表示与杀伤率对应的区域的存在致命缺陷的概率；根据待测芯片上多个区域对应的杀伤率计算待测晶圆对应的致命缺陷率；以及由致命缺陷率计算待测晶圆的良率。通过本发明，解决了现有技术中晶圆的良率计算不准确的问题。

Description

晶圆良率分析方法和装置

技术领域

本发明涉及半导体领域，具体而言，涉及一种晶圆良率分析方法和装置。

背景技术

在半导体组件的生产流程中，包含了诸多工艺，每一个工艺都存在污染晶圆(wafer)、碰坏晶圆表面等原因，导致晶圆良率不佳，因此，对晶圆的良率进行分析预测显得十分必要。缺陷(Defect)杀伤率(killer rate)是表示晶圆存在致命杀伤的概率，缺陷杀伤率对于晶圆的良率预测至关重要。

目前，半导体业界使用***在计算晶圆缺陷(Defect)杀伤率(killer rate)时往往采用以芯片(Die)为单位进行计算，给定芯片的杀伤率来计算待测晶圆的芯片的杀伤率。然而，由于同型晶圆在不同芯片中杀伤变化很大，采用这样的计算方式导致良率的分析预测结果与实际结果存在很大差异，导致良率计算的结果不准确。

针对现有技术中晶圆的良率计算不准确的问题，目前尚未提出有效的解决方案。

发明内容

本发明的主要目的在于提供一种晶圆良率分析方法和装置，以解决现有技术中晶圆的良率计算不准确的问题。

为了实现上述目的，根据本发明实施例的一个方面，提供了一种晶圆良率分析方法。根据本发明的晶圆良率分析方法包括：将待测晶圆上待测芯片划分为多个区域，其中，所述待测晶圆包括多个待测芯片；获取根据预先统计的芯片上所述多个区域的历史杀伤率，其中，所述多个区域与所述历史杀伤率一一对应；将获取的历史杀伤率作为所述待测芯片上所述多个区域对应的杀伤率，所述杀伤率用于表示与所述杀伤率对应的区域的存在致命缺陷的概率；根据所述待测芯片上所述多个区域对应的杀伤率计算所述待测晶圆对应的致命缺陷率；以及由所述致命缺陷率计算所述待测晶圆的良率。

进一步地，根据所述待测芯片上所述多个区域对应的杀伤率计算所述待测晶圆对应的致命缺陷率包括：通过判断所述待测芯片上所述多个区域中是否存在杀伤率超过预设阈值的区域来逐个判断所述待测晶圆上多个待测芯片是否存在致命缺陷，其中，如果判断出所述待测芯片上所述多个区域中存在杀伤率超过预设阈值的区域，则确定该所述待测芯片存在致命缺陷；如果判断出所述待测芯片上所述多个区域中不存在杀伤率超过预设阈值的区域，则确定该所述待测芯片不存在致命缺陷；记录存在致命缺陷的待测芯片的数量；以及由所述存在致命缺陷的待测芯片的数量计算所述待测晶圆对应的致命缺陷率。

进一步地，将待测晶圆上待测芯片划分为多个区域包括：对所述待测晶圆上待测芯片进行缺陷检测，得到存在缺陷的缺陷芯片；以及将所述缺陷芯片划分成多个区域。

进一步地，在获取根据预先统计的芯片上所述多个区域的历史杀伤率之后，所述晶圆良率分析方法还包括：依次判断所述多个区域中相邻的两个区域对应的杀伤率的差值是否小于差值阈值；如果判断所述多个区域中相邻的两个区域对应的杀伤率的差值小于所述差值阈值，则将所述相邻的两个区域合并成一个区域。

进一步地，在由所述致命缺陷率计算所述待测晶圆的良率之后，所述晶圆良率分析方法还包括：获取所述待测晶圆的实际缺陷检测结果，所述实际缺陷检测结果包括所述多个区域的实际杀伤率；将所述多个区域的实际杀伤率与所述多个区域的历史杀伤率合并，得到合并后的历史杀伤率。

为了实现上述目的，根据本发明实施例的另一方面，提供了一种晶圆良率分析装置。根据本发明的晶圆良率分析装置包括：划分单元，用于将待测晶圆上待测芯片划分为多个区域，其中，所述待测晶圆包括多个待测芯片；第一获取单元，用于获取根据预先统计的芯片上所述多个区域的历史杀伤率，其中，所述多个区域与所述历史杀伤率一一对应；确定单元，用于将获取的历史杀伤率作为所述待测芯片上所述多个区域对应的杀伤率，所述杀伤率用于表示与所述杀伤率对应的区域的存在致命缺陷的概率；第一计算单元，用于根据所述待测芯片上所述多个区域对应的杀伤率计算所述待测晶圆对应的致命缺陷率；以及第二计算单元，用于由所述致命缺陷率计算所述待测晶圆的良率。

进一步地，所述第一计算单元包括：判断模块，用于通过判断所述待测芯片上所述多个区域中是否存在杀伤率超过预设阈值的区域来逐个判断所述待测晶圆上多个待测芯片是否存在致命缺陷，其中，如果判断出所述待测芯片上所述多个区域中存在杀伤率超过预设阈值的区域，则确定该所述待测芯片存在致命缺陷；如果判断出所述待测芯片上所述多个区域中不存在杀伤率超过预设阈值的区域，则确定该所述待测芯片不存在致命缺陷；记录模块，用于记录存在致命缺陷的待测芯片的数量；以及计算模块，用于由所述存在致命缺陷的待测芯片的数量计算所述待测晶圆对应的致命缺陷率。

进一步地，所述划分单元包括：检测模块，用于对所述待测晶圆上待测芯片进行缺陷检测，得到存在缺陷的缺陷芯片；以及划分模块，用于将所述缺陷芯片划分成多个区域。

进一步地，所述晶圆良率分析装置还包括：判断单元，用于在获取根据预先统计的芯片上所述多个区域的历史杀伤率之后，依次判断所述多个区域中相邻的两个区域对应的杀伤率的差值是否小于差值阈值；第一合并单元，用于如果判断所述多个区域中相邻的两个区域对应的杀伤率的差值小于所述差值阈值，则将所述相邻的两个区域合并成一个区域。

进一步地，所述晶圆良率分析装置还包括：第二获取单元，用于在由所述致命缺陷率计算所述待测晶圆的良率之后，获取所述待测晶圆的实际缺陷检测结果，所述实际缺陷检测结果包括所述多个区域的实际杀伤率；第二合并单元，用于将所述多个区域的实际杀伤率与所述多个区域的历史杀伤率合并，得到合并后的历史杀伤率。

本发明实施例中，通过将待测晶圆上待测芯片划分为多个区域，获取根据预先统计的芯片上多个区域的历史杀伤率，将获取的历史杀伤率作为待测芯片上多个区域对应的杀伤率，根据待测芯片上多个区域对应的杀伤率计算待测晶圆对应的致命缺陷率，由致命缺陷率计算待测晶圆的良率，从而实现对待测晶圆的良率的分析预测。由于是根据待测芯片上划分的多个区域来确定待测芯片的致命杀伤率，再由该致命杀伤率计算得到待测晶圆的良率，相对于以芯片为单位来计算得到待测晶圆的良率而言，提高了计算的精度，解决了现有技术中晶圆的良率计算不准确的问题，达到了提高晶圆良率的计算准确性的效果。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的晶圆良率分析方法的流程图；以及

图2是根据本发明实施例的晶圆良率分析装置的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明实施例提供了一种晶圆良率分析方法。

图1是根据本发明实施例的晶圆良率分析方法的流程图。如图1所示，该晶圆良率分析方法包括步骤如下：

步骤S102，将待测晶圆上待测芯片划分为多个区域。其中，待测晶圆包括多个待测芯片。

每个待测晶圆上具有多个芯片电路，即待测芯片，本发明实施例根据预先设置的规则将每个待测芯片划分为多个区域，其每个区域的大小可以根据需要进行设置。具体地，可以通过设计一套栅格***自动对每个芯片进行划分。

具体地，对待测芯片进行划分可以是按照数量或者固定大小来划分。用户还可以根据经验或者以前的测试结果对划分的区域进行设定，以设定重要区域(可以是杀伤率较高的区域)和次要区域(可以是杀伤率较低的区域)。

步骤S104，获取根据预先统计的芯片上多个区域的历史杀伤率。其中，多个区域与历史杀伤率一一对应。

步骤S106，将获取的历史杀伤率作为待测芯片上多个区域对应的杀伤率。该杀伤率用于表示与杀伤率对应的区域的存在致命缺陷的概率。

历史杀伤率为根据以前芯片中每个区域的实际检测结果得到的杀伤率，其中，每个区域对应有其杀伤率，将其作为待测芯片上对应区域的杀伤率。

具体地，可以按照划分的区域从存储有统计得到的历史杀伤率的数据库中查找相应的历史杀伤率。例如，将待测芯片划分成区域A、区域B、区域C……区域Z，根据获取到的历史杀伤率，其中，在历史杀伤率中区域A、区域B、区域C……区域Z的杀伤率依次为：a、b、c……z，那么，将杀伤率a、b、c……z依次作为待测芯片的区域A、区域B、区域C……区域Z的杀伤率。

步骤S108，根据待测芯片上多个区域对应的杀伤率计算待测晶圆对应的致命缺陷率。

步骤S110，由致命缺陷率计算待测晶圆的良率。

在得到待测芯片上的每个区域对应的杀伤率之后，可以根据该杀伤率确定相应的待测芯片是否具有致命杀伤，采用上述方式对每个待测芯片进行判定，从而得到存在致命缺陷的待测芯片与不存在致命缺陷的待测芯片的数量，计算得到待测晶圆对应的致命缺陷率，再有该致命缺陷率分析计算得到待测晶圆的良率，从而实现对待测晶圆的良率的分析预测。

本发明实施例中，通过将待测晶圆上待测芯片划分为多个区域，获取根据预先统计的芯片上多个区域的历史杀伤率，将获取的历史杀伤率作为待测芯片上多个区域对应的杀伤率，根据待测芯片上多个区域对应的杀伤率计算待测晶圆对应的致命缺陷率，由致命缺陷率计算待测晶圆的良率，从而实现对待测晶圆的良率的分析预测。由于是根据待测芯片上划分的多个区域来确定待测芯片的致命杀伤率，再由该致命杀伤率计算得到待测晶圆的良率，相对于以芯片为单位来计算得到待测晶圆的良率而言，提高了计算的精度，解决了现有技术中晶圆的良率计算不准确的问题，达到了提高晶圆良率的计算准确性的效果。

优选地，根据待测芯片上多个区域对应的杀伤率计算待测晶圆对应的致命缺陷率包括：通过判断待测芯片上多个区域中是否存在杀伤率超过预设阈值的区域来逐个判断待测晶圆上多个待测芯片是否存在致命缺陷，其中，如果判断出待测芯片上多个区域中存在杀伤率超过预设阈值的区域，则确定该待测芯片存在致命缺陷；如果判断出待测芯片上多个区域中不存在杀伤率超过预设阈值的区域，则确定该待测芯片不存在致命缺陷；记录存在致命缺陷的待测芯片的数量；以及由存在致命缺陷的待测芯片的数量计算待测晶圆对应的致命缺陷率。

由于每个区域都对应存在一个杀伤率，本发明实施例中，通过设置相应的阈值，该阈值可以根据需要进行设置，与每个区域的杀伤率进行比较，根据比较结果确定待测芯片中是否存在致命杀伤。

具体地，如果待测芯片中只要存在一个致命杀伤的区域，则该待测芯片存在致命杀伤。通过上述预设阈值来逐个判断每个待测芯片中是否存在致命杀伤的区域，如果是，则存在致命缺陷的待测芯片的计数加1。遍历完每个待测芯片后，记录存在致命缺陷的待测芯片的数量，该数量除以总的待测芯片的数量得到待测晶圆对应的致命缺陷率。

优选地，将待测晶圆上待测芯片划分为多个区域包括：对待测晶圆上待测芯片进行缺陷检测，得到存在缺陷的缺陷芯片；以及将缺陷芯片划分成多个区域。

先对待测晶圆进行缺陷扫描，得到扫描结果，该扫描结果中包含有存在缺陷的芯片和不存在缺陷的芯片。由于不存在缺陷的芯片中也不存在致命杀伤，而存在致命杀伤的芯片均为有缺陷的芯片。本发明实施例中优选将存在缺陷的缺陷芯片划分成多个区域，以便于只对存在缺陷的区域进行判断，从而提高致命杀伤率的计算速度。

优选地，在获取根据预先统计的芯片上多个区域的历史杀伤率之后，晶圆良率分析方法还包括：依次判断多个区域中相邻的两个区域对应的杀伤率的差值是否小于差值阈值；如果判断多个区域中相邻的两个区域对应的杀伤率的差值小于差值阈值，则将相邻的两个区域合并成一个区域。

在获取到多个区域的历史杀伤率之后，对相邻的两个区域的杀伤率进行判断，判断其杀伤率的差值是否小于预设阈值(该阈值很小)，即判断相邻两个区域的杀伤率是否比较接近，如果是，则将两个区域合并成一个区域。按照上述方式对划分后的多个区域进行合并处理，从而减少区域的数量。由于只要芯片中存在杀伤率超过预设阈值的区域，则认为芯片存在致命缺陷，将杀伤率接近的区域合并，减少区域的数量可以提高对芯片进行致命缺陷判断的速度。

优选地，在由致命缺陷率计算待测晶圆的良率之后，晶圆良率分析方法还包括：获取待测晶圆的实际缺陷检测结果，实际缺陷检测结果包括多个区域的实际杀伤率；将多个区域的实际杀伤率与多个区域的历史杀伤率合并，得到合并后的历史杀伤率。

由于计算得到地待测晶圆的良率为分词预测得到的值，可以用于判断待测晶圆的可用性。本发明实施例中，为了提高晶圆良率的预测的准确性，在对该待测晶圆进行实际检测之后，可以将检测的结果再放入存在杀伤率的数据库中，将该待测晶圆的实际检测结果再作为历史杀伤率。

可选地，本发明实施例的方法可以通过分析***来实现，该分析***由Dice分区设定***、分区killer rate计算***，Yield predict***组成。具体地，***运行流程如下：

1)***运行时根据defect检测结果按工程师定义或***默认的划分方法自动对检测结果的每个Dice进行分区。并根据数据库中对应分区的killer rate计算该defect对dice的影响，从而预测出defect impact wafer的良率。

2)当新的良率反馈后，***自动根据该产品分区情况，对检测的defect进行按站点，区域计算每层defect的killer rate，并结合历史数据，更新到数据库中，以备同型产品未来预测使用。

本发明实施例中，***可以根据生产产品的缺陷检测状态，自动对wafer进行分组。并通过主***，对分组后区域进行分析。其分组标准可由***自动设定或由工程人员设定和修改，其分组以wafer或dice为对象。

***可根据killer rate数据库，并结合分组单元，进行不同区域defect分析，提供区域impact rate汇总分析。***分析killer rate主要由defect所在分区，分类，大小等defect参数，并不局限与以上defect参数信息该数据可以由良率***自动反馈更新。

***可以根据分区统计wafer的良率，提示工程师该产品是否需要报废。

本发明实施例还提供了一种晶圆良率分析装置。该装置可以通过计算机设备实现其功能。需要说明的是，本发明实施例的晶圆良率分析装置可以用于执行本发明实施例所提供的晶圆良率分析方法，本发明实施例的晶圆良率分析方法也可以通过本发明实施例所提供的晶圆良率分析装置来执行。

图2是根据本发明实施例的晶圆良率分析装置的示意图。如图2所示，该晶圆良率分析装置包括：划分单元10、第一获取单元20、确定单元30、第一计算单元40和第二计算单元50。

划分单元10用于将待测晶圆上待测芯片划分为多个区域，其中，待测晶圆包括多个待测芯片。

每个待测晶圆上具有多个芯片电路，即待测芯片，本发明实施例根据预先设置的规则将每个待测芯片划分为多个区域，其每个区域的大小可以根据需要进行设置。具体地，可以通过设计一套栅格***自动对每个芯片进行划分。

具体地，对待测芯片进行划分可以是按照数量或者固定大小来划分。用户还可以根据经验或者以前的测试结果对划分的区域进行设定，以设定重要区域(可以是杀伤率较高的区域)和次要区域(可以是杀伤率较低的区域)。

第一获取单元20用于获取根据预先统计的芯片上多个区域的历史杀伤率，其中，多个区域与历史杀伤率一一对应。

确定单元30用于将获取的历史杀伤率作为待测芯片上多个区域对应的杀伤率，杀伤率用于表示与杀伤率对应的区域的存在致命缺陷的概率。

历史杀伤率为根据以前芯片中每个区域的实际检测结果得到的杀伤率，其中，每个区域对应有其杀伤率，将其作为待测芯片上对应区域的杀伤率。

具体地，可以按照划分的区域从存储有统计得到的历史杀伤率的数据库中查找相应的历史杀伤率。例如，将待测芯片划分成区域A、区域B、区域C……区域Z，根据获取到的历史杀伤率，其中，在历史杀伤率中区域A、区域B、区域C……区域Z的杀伤率依次为：a、b、c……z，那么，将杀伤率a、b、c……z依次作为待测芯片的区域A、区域B、区域C……区域Z的杀伤率。

第一计算单元40用于根据待测芯片上多个区域对应的杀伤率计算待测晶圆对应的致命缺陷率。

第二计算单元50用于由致命缺陷率计算待测晶圆的良率。

在得到待测芯片上的每个区域对应的杀伤率之后，可以根据该杀伤率确定相应的待测芯片是否具有致命杀伤，采用上述方式对每个待测芯片进行判定，从而得到存在致命缺陷的待测芯片与不存在致命缺陷的待测芯片的数量，计算得到待测晶圆对应的致命缺陷率，再有该致命缺陷率分析计算得到待测晶圆的良率，从而实现对待测晶圆的良率的分析预测。

本发明实施例中，通过将待测晶圆上待测芯片划分为多个区域，获取根据预先统计的芯片上多个区域的历史杀伤率，将获取的历史杀伤率作为待测芯片上多个区域对应的杀伤率，根据待测芯片上多个区域对应的杀伤率计算待测晶圆对应的致命缺陷率，由致命缺陷率计算待测晶圆的良率，从而实现对待测晶圆的良率的分析预测。由于是根据待测芯片上划分的多个区域来确定待测芯片的致命杀伤率，再由该致命杀伤率计算得到待测晶圆的良率，相对于以芯片为单位来计算得到待测晶圆的良率而言，提高了计算的精度，解决了现有技术中晶圆的良率计算不准确的问题，达到了提高晶圆良率的计算准确性的效果。

优选地，第一计算单元包括：判断模块，用于通过判断待测芯片上多个区域中是否存在杀伤率超过预设阈值的区域来逐个判断待测晶圆上多个待测芯片是否存在致命缺陷，其中，如果判断出待测芯片上多个区域中存在杀伤率超过预设阈值的区域，则确定该待测芯片存在致命缺陷；如果判断出待测芯片上多个区域中不存在杀伤率超过预设阈值的区域，则确定该待测芯片不存在致命缺陷；记录模块，用于记录存在致命缺陷的待测芯片的数量；以及计算模块，用于由存在致命缺陷的待测芯片的数量计算待测晶圆对应的致命缺陷率。

由于每个区域都对应存在一个杀伤率，本发明实施例中，通过设置相应的阈值，该阈值可以根据需要进行设置，与每个区域的杀伤率进行比较，根据比较结果确定待测芯片中是否存在致命杀伤。

具体地，如果待测芯片中只要存在一个致命杀伤的区域，则该待测芯片存在致命杀伤。通过上述预设阈值来逐个判断每个待测芯片中是否存在致命杀伤的区域，如果是，则存在致命缺陷的待测芯片的计数加1。遍历完每个待测芯片后，记录存在致命缺陷的待测芯片的数量，该数量除以总的待测芯片的数量得到待测晶圆对应的致命缺陷率。

优选地，划分单元包括：检测模块，用于对待测晶圆上待测芯片进行缺陷检测，得到存在缺陷的缺陷芯片；以及划分模块，用于将缺陷芯片划分成多个区域。

先对待测晶圆进行缺陷扫描，得到扫描结果，该扫描结果中包含有存在缺陷的芯片和不存在缺陷的芯片。由于不存在缺陷的芯片中也不存在致命杀伤，而存在致命杀伤的芯片均为有缺陷的芯片。本发明实施例中优选将存在缺陷的缺陷芯片划分成多个区域，以便于只对存在缺陷的区域进行判断，从而提高致命杀伤率的计算速度。

优选地，晶圆良率分析装置还包括：判断单元，用于在获取根据预先统计的芯片上多个区域的历史杀伤率之后，依次判断多个区域中相邻的两个区域对应的杀伤率的差值是否小于差值阈值；第一合并单元，用于如果判断多个区域中相邻的两个区域对应的杀伤率的差值小于差值阈值，则将相邻的两个区域合并成一个区域。

在获取到多个区域的历史杀伤率之后，对相邻的两个区域的杀伤率进行判断，判断其杀伤率的差值是否小于预设阈值(该阈值很小)，即判断相邻两个区域的杀伤率是否比较接近，如果是，则将两个区域合并成一个区域。按照上述方式对划分后的多个区域进行合并处理，从而减少区域的数量。由于只要芯片中存在杀伤率超过预设阈值的区域，则认为芯片存在致命缺陷，将杀伤率接近的区域合并，减少区域的数量可以提高对芯片进行致命缺陷判断的速度。

优选地，晶圆良率分析装置还包括：第二获取单元，用于在由致命缺陷率计算待测晶圆的良率之后，获取待测晶圆的实际缺陷检测结果，实际缺陷检测结果包括多个区域的实际杀伤率；第二合并单元，用于将多个区域的实际杀伤率与多个区域的历史杀伤率合并，得到合并后的历史杀伤率。

由于计算得到地待测晶圆的良率为分词预测得到的值，可以用于判断待测晶圆的可用性。本发明实施例中，为了提高晶圆良率的预测的准确性，在对该待测晶圆进行实际检测之后，可以将检测的结果再放入存在杀伤率的数据库中，将该待测晶圆的实际检测结果再作为历史杀伤率。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、移动终端、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种晶圆良率分析方法，其特征在于，包括：

将待测晶圆上待测芯片划分为多个区域，其中，所述待测晶圆包括多个待测芯片；

获取根据预先统计的待测芯片上所述多个区域的历史杀伤率，其中，所述多个区域与所述历史杀伤率一一对应；

将获取的历史杀伤率作为所述待测芯片上所述多个区域对应的杀伤率，所述杀伤率用于表示与所述杀伤率对应的区域的存在致命缺陷的概率；

根据所述待测芯片上所述多个区域对应的杀伤率计算所述待测晶圆对应的致命缺陷率；以及

由所述致命缺陷率计算所述待测晶圆的良率；

根据所述待测芯片上所述多个区域对应的杀伤率计算所述待测晶圆对应的致命缺陷率包括：

通过判断所述待测芯片上所述多个区域中是否存在杀伤率超过预设阈值的区域来逐个判断所述待测晶圆上多个待测芯片是否存在致命缺陷，其中，如果判断出所述待测芯片上所述多个区域中存在杀伤率超过预设阈值的区域，则确定该所述待测芯片存在致命缺陷；如果判断出所述待测芯片上所述多个区域中不存在杀伤率超过预设阈值的区域，则确定该所述待测芯片不存在致命缺陷；

记录存在致命缺陷的待测芯片的数量；以及

由所述存在致命缺陷的待测芯片的数量计算所述待测晶圆对应的致命缺陷率。

2.根据权利要求1所述的晶圆良率分析方法，其特征在于，将待测晶圆上待测芯片划分为多个区域包括：

对所述待测晶圆上待测芯片进行缺陷检测，得到存在缺陷的缺陷芯片；以及

将所述缺陷芯片划分成多个区域。

3.根据权利要求2所述的晶圆良率分析方法，其特征在于，在获取根据预先统计的待测芯片上所述多个区域的历史杀伤率之后，所述晶圆良率分析方法还包括：

依次判断所述多个区域中相邻的两个区域对应的杀伤率的差值是否小于差值阈值；

如果判断所述多个区域中相邻的两个区域对应的杀伤率的差值小于所述差值阈值，则将所述相邻的两个区域合并成一个区域。

4.根据权利要求1所述的晶圆良率分析方法，其特征在于，在由所述致命缺陷率计算所述待测晶圆的良率之后，所述晶圆良率分析方法还包括：

获取所述待测晶圆的实际缺陷检测结果，所述实际缺陷检测结果包括所述多个区域的实际杀伤率；

将所述多个区域的实际杀伤率与所述多个区域的历史杀伤率合并，得到合并后的历史杀伤率。

5.一种晶圆良率分析装置，其特征在于，包括：

划分单元，用于将待测晶圆上待测芯片划分为多个区域，其中，所述待测晶圆包括多个待测芯片；

第一获取单元，用于获取根据预先统计的待测芯片上所述多个区域的历史杀伤率，其中，所述多个区域与所述历史杀伤率一一对应；

确定单元，用于将获取的历史杀伤率作为所述待测芯片上所述多个区域对应的杀伤率，所述杀伤率用于表示与所述杀伤率对应的区域的存在致命缺陷的概率；

第一计算单元，用于根据所述待测芯片上所述多个区域对应的杀伤率计算所述待测晶圆对应的致命缺陷率；以及

第二计算单元，用于由所述致命缺陷率计算所述待测晶圆的良率；

所述第一计算单元包括：

判断模块，用于通过判断所述待测芯片上所述多个区域中是否存在杀伤率超过预设阈值的区域来逐个判断所述待测晶圆上多个待测芯片是否存在致命缺陷，其中，如果判断出所述待测芯片上所述多个区域中存在杀伤率超过预设阈值的区域，则确定该所述待测芯片存在致命缺陷；如果判断出所述待测芯片上所述多个区域中不存在杀伤率超过预设阈值的区域，则确定该所述待测芯片不存在致命缺陷；

记录模块，用于记录存在致命缺陷的待测芯片的数量；以及

计算模块，用于由所述存在致命缺陷的待测芯片的数量计算所述待测晶圆对应的致命缺陷率。

6.根据权利要求5所述的晶圆良率分析装置，其特征在于，所述划分单元包括：

检测模块，用于对所述待测晶圆上待测芯片进行缺陷检测，得到存在缺陷的缺陷芯片；以及

划分模块，用于将所述缺陷芯片划分成多个区域。

7.根据权利要求6所述的晶圆良率分析装置，其特征在于，所述晶圆良率分析装置还包括：

判断单元，用于在获取根据预先统计的待测芯片上所述多个区域的历史杀伤率之后，依次判断所述多个区域中相邻的两个区域对应的杀伤率的差值是否小于差值阈值；

第一合并单元，用于如果判断所述多个区域中相邻的两个区域对应的杀伤率的差值小于所述差值阈值，则将所述相邻的两个区域合并成一个区域。

8.根据权利要求5所述的晶圆良率分析装置，其特征在于，所述晶圆良率分析装置还包括：

第二获取单元，用于在由所述致命缺陷率计算所述待测晶圆的良率之后，获取所述待测晶圆的实际缺陷检测结果，所述实际缺陷检测结果包括所述多个区域的实际杀伤率；

第二合并单元，用于将所述多个区域的实际杀伤率与所述多个区域的历史杀伤率合并，得到合并后的历史杀伤率。