CN105977258A - 一种高性能非易失性铁电晶体管存储器制备 - Google Patents

一种高性能非易失性铁电晶体管存储器制备 Download PDF

Info

Publication number
CN105977258A
CN105977258A CN201610309711.6A CN201610309711A CN105977258A CN 105977258 A CN105977258 A CN 105977258A CN 201610309711 A CN201610309711 A CN 201610309711A CN 105977258 A CN105977258 A CN 105977258A
Authority
CN
China
Prior art keywords
trfe
vdf
silicon
layer
indium sesquioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610309711.6A
Other languages
English (en)
Other versions
CN105977258B (zh
Inventor
李昀
王宇
宋磊
木津泷
塚越仁
塚越一仁
施毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN201610309711.6A priority Critical patent/CN105977258B/zh
Publication of CN105977258A publication Critical patent/CN105977258A/zh
Application granted granted Critical
Publication of CN105977258B publication Critical patent/CN105977258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

高性能非易失性铁电晶体管存储器,包括以p型硅为衬底,生长200‑300nm二氧化硅为绝缘层,在二氧化硅上生长一层无机非晶氧化物‑‑氧化铟硅作为半导体层,同时在半导体层两侧边缘蒸镀源极和漏极,在氧化铟硅上旋涂铁电材料即聚(偏氟乙烯‑三氟乙烯)(P(VDF‑TrFE)),在P(VDF‑TrFE)上蒸镀栅极,就制备成了顶栅顶接触结构的非易失性铁电晶体管存储器。这种有机和无机混合结构器件是公认的显示器应用方面很有前景的器件,有机薄膜场效应晶体管使用的有机材料有价格低廉,可大面积制备。

Description

一种高性能非易失性铁电晶体管存储器制备
技术领域
本发明涉及有机电子、铁电材料、半导体技术、晶体管存储器等领域,特别是涉及一种非易失性存储器及制备。
背景技术
存储器是各类电子信息产品,如电脑、移动电话、游戏机、MP3等,对信息进行读取、记录、擦除等基本数据操作的电子元件,它几乎是各类电子信息产品中不可缺少的元素。传统的存储器大多数都是基于无机半导体材料,主要利用材料的磁信号、电信号、或者光学信号的变化来实现信息存储。数字信息存储的研究目标是高存储密度、高数据传输率、高存储寿命、高擦除次数以及廉价的设备投资与器件制备。目前的存储技术虽然广泛地应用于各种电子产品,但是它们还达不到完美存储的性能指标,都存在缺点。例如:动态随机存储器、闪存、硬盘和光盘等存储器,存在着价格贵、保留时间不够长、寿命有限等缺点。
因此,新型存储介质的研究和应用仍然是国际热点之一。一方面,人们期待着存储性能的实质性提高,从而带来信息产业革新。另一方面,很多数量庞大的低端产品,包括无线识别标签、智能卡等对存储器性能的要求不高,所以价格低廉是该产品中存储器的主要条件。但目前的主流存储器在价格上较贵,不适合应用于这类产品。
与无机存储介质相比,有机材料作为存储介质有这诸多潜在的优势,如不需要高温等苛刻的薄膜制备工艺,具有成本低、大面积、可柔性、高敏感度等优点。最重要的是,有机材料的分子尺寸在1~100nm,因此基于此可大幅度提高存储密度,减小存储器尺寸。基于有机材料的优点我们提出,用有机材料制备存储器,进一步向数字信息存储的研究目标靠近。
发明内容
本发明主要解决的技术问题,是提供一种用非晶氧化物半导体和铁电聚合物制备的非易失性铁电晶体管存储器和制备方法,能够制备出存储速度快,存储密度大,尺寸小,薄膜制备工艺简单,可以大面积制备的器件,而且所使用的材料价格比较低。
为解决上述技术问题,本发明采用的技术方案是:一种高性能非易失性铁电晶体管存储器,包括:以p型硅为衬底,生长200-300nm二氧化硅为绝缘层,在二氧化硅上生长一层无机非晶氧化物--氧化铟硅作为半导体层,同时在半导体层两侧边缘蒸镀源极和漏极,在氧化铟硅上旋涂铁电材料--聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE)),在P(VDF-TrFE)上蒸镀栅极,就制备成了顶栅顶接触结构的器件--一种高性能非易失性铁电晶体管存储器。
本发明的制备方法是,一种高性能非易失性铁电晶体管存储器的制备方法,以p型硅为衬底,以热氧化的方法生长一层200-300nm的二氧化硅为绝缘层,紧接着用丙酮和异丙醇清洗衬底,并用紫外–臭氧处理衬底;然后室温环境下在二氧化硅上用直流磁控溅射法生长一层10-20nm厚的无机非晶氧化物--氧化铟硅薄膜作为半导体层,同时在半导体层两侧边缘蒸镀25-45nm的金作为源极和漏极,之后在氧化铟硅上旋涂一层200-280nm厚的铁电材料--聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE))作为介电层;最后在P(VDF-TrFE)薄膜上蒸镀一层35-60nm厚的金作为栅极,制备成顶栅顶接触结构非易失性非晶氧化物半导体铁电晶体管存储器。
进一步,对氧化铟硅薄膜在220-280℃下进行退火20-50分钟,再在氧化铟硅半导体层边缘蒸镀源极和漏极,在氧化铟硅上旋涂铁电材料--聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE)),紧接着对P(VDF-TrFE)薄膜在80-100℃下预退火20-60分钟,之后在120-150℃下对P(VDF-TrFE)薄膜退火1-3小时,最后在P(VDF-TrFE)薄膜上蒸镀栅极。
器件的P(VDF-TrFE)薄膜在不同的退火温度下,会导致氧化铟硅层和P(VDF-TrFE)薄膜层的界面处产生界面效应,这种效应使界面处P(VDF-TrFE)与氧化铟硅之间发生了电荷转移,这种变化将更有利于载流子的传输,从而可以提高铁场效应管的电气性能。
器件在不同的退火温度下,铁电/氧化铟硅界面处非晶氧化物层的结构也不相同,这就导致了器件性能的不同,例如在130℃的退火温度下器件的性能要高与120℃、125℃和140℃。
本发明的有益效果:本发明使用有机和无机的一种结合的方法,是以聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE))为介电层和无机非晶氧化物InSiO薄膜材料作为半导体层制备高迁移率的非晶氧化物薄膜晶体管(a-TFTs)。器件的主要特点是无机非晶氧化物与有机铁电材料的结合使用。而且所用的材料没有稀有金属以及有机材料容易制备,所以整个器件的制备价格比较低廉。在其性能上已经是现有相关器件的二倍还要多,聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE))为介电层材料取得意想不到的效果;虽然相对于无机存储器而言,有些性能还无法完全媲美,但是相信随着有机材料的不断发展,会使其性能进一步提升。这种有机和无机混合结构器件是公认的显示器应用方面很有前景的方法,而且所制备的有机薄膜场效应晶体管使用的有机材料有价格低廉,可大面积制备等优点。我们制作的铁电有机薄膜晶体管得到84.1cm2V-1s-1的迁移率,27V的内存窗口和106的开/关比,且其读取速度为0.1ms。
附图说明
图1是本发明是一种用非晶氧化物半导体和铁电聚合物制备高性能非易失性铁电晶体管存储器结构示意图;
图2.器件的转移特性曲线(漏源为1V情况下);
图3、器件的电容除以沟道电导对栅极电压频率的依赖性;
图4(a)器件从关闭状态到打开状态的脉冲响应;
图4(b)器件从打开状态到关闭状态的脉冲响应。
图5存储器的保留时间。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
请参阅图1,本发明实施例:一种用非晶氧化物半导体制备高性能非易失性铁电晶体管存储器,包括:
非易失性非晶氧化物铁电晶体管存储器,是一种有机材料在存储器方面的重要应用,相对于无机存储器来说主要解决的是:可以制备出存储密度大,尺寸小的器件,薄膜制备工艺简单,可以大面积制备,而且所使用的材料价格比较低。另外,本发明创新点是把无机氧化物和有机铁电材料结合起来制备器件,如图1所示,非易失性非晶氧化物半导体铁电晶体管存储器截面图,器件结构是以p型硅为衬底,二氧化硅为绝缘层,在衬底上生长一层无机非晶氧化物—氧化铟硅作为半导体层,同时在氧化铟硅半导体层边缘蒸镀源极和漏极,在氧化铟硅上旋涂铁电材料聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE)),在其上蒸镀栅极,就制备成了我们所需要的顶栅顶接触器件--高性能非易失性非晶氧化物半导体铁电晶体管存储器。
此器件的创新是用直流磁控溅射沉积氧化铟硅在二氧化硅上,作为非晶氧化物半导体层,其中不含有锡、锆、镓等稀有金属。另外是用旋涂的方法把铁电材料P(VDF-TrFE)旋涂在氧化铟硅上,作为绝缘层,这就是我们提出的有机和无机的结合。
非易失性铁电晶体管存储器的制备方法,以p型硅为衬底,以热氧化的方法生长一层250nm的二氧化硅为绝缘层,紧接着用用丙酮和异丙醇清洗衬底,并用紫外–臭氧处理衬底(目的是为了使衬底具有良好的亲水性);然后室温环境下在二氧化硅上用直流磁控溅射法生长一层10nm厚的无机非晶氧化物--氧化铟硅薄膜作为半导体层,同时在半导体层两侧边缘蒸镀30nm的金作为源极和漏极,之后在氧化铟硅上旋涂一层240nm厚的铁电材料--聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE))作为介电层;最后在P(VDF-TrFE)薄膜上蒸镀一层50nm厚的金作为栅极,这就制备成了顶栅顶接触器件--非易失性非晶氧化物半导体铁电晶体管存储器。
器件是以p型硅为衬底,p型硅上热氧化生长二氧化硅为绝缘层,在二氧化硅上生长氧化铟硅作为半导体层,在室温环境下并对氧化铟硅薄膜在250℃下进行退火30分钟,同时在氧化铟硅半导体层边缘蒸镀源极和漏极,在氧化铟硅上旋涂铁电材料--聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE)),紧接着对P(VDF-TrFE)薄膜在90℃下预退火30分钟,之后在不同温度下对P(VDF-TrFE)薄膜退火2小时,最后在P(VDF-TrFE)薄膜上蒸镀栅极。
器件的P(VDF-TrFE)薄膜在不同的退火温度下,会导致氧化铟硅层和P(VDF-TrFE)薄膜层的界面处产生界面效应,这种效应使界面处P(VDF-TrFE)与氧化铟硅之间发生了电荷转移,这种变化将更有利于载流子的传输,从而可以提高铁场效应管的电气性能,例如在130℃的退火温度下器件的性能是最高的。
如图2所示,是存储器件在漏源为1V情况下的典型转移特性曲线。本曲线是使用Agilent BH1500半导体分析仪测量得到的。当漏极电压保持为1V,栅极电压从负30伏到正30伏扫描时,箭头显示电流滞后的方向。铁电晶体管工作在n型载流子积累过程。顺时针滞后表明电荷交换行为主要是导致P(VDF-TrFE)没有偶极极化电荷捕获机制。当栅极电压为0伏时,晶体管存储器存在二个状态:打开电流与关断电流比高达106的关闭状态和打开状态。“内存”窗口为27V,得到了铁电场效应晶体管存储器在200Hz频率下的线性迁移率是84.1cm2V-1s-1,这由以下公式计算得出:
μ L I N E = Lg m WC o x V D S - - - ( 1 )
这里的μLINE是线性区的场效应迁移率;W和L是氧化铟硅(ISO)的沟道宽℃和长℃;gm是晶体管的跨导;Cox是栅绝缘层的单位面积电容;VDS是器件工作中的漏极电压为1V。制备Au-P(VDF-TrFE)-Au结构的电容和加从负30V到正30V的双电压进行扫描来测量其电容。当扫描电压从负30V至正30V双重扫描时,电容具有典型的蝴蝶形状,表明双极开关分别大约在正10V和负10V时发生两次,这与其他报告的结果一致。
如图3所示,器件的电容除以沟道电导对栅极电压频率的依赖性。低的迁移率导致相对于一定的栅极电压来说,表现为缓慢的载流子积累。我们进行了代表的“读”过程的频率响应。栅极绝缘体的电容除以沟道电导,以避免漏电流的影响。而且存储器的数据读取一般是通过脉冲实现的,因此沟道开启状态下的频率响应给出了有机场效应晶体管的最高读取速度。此外,存储速度是铁电存储器的重要参数。我们还比较了从20Hz~105Hz的电容/频率和响应曲线如图3所示,我们可以看到,电容下降并不明显直到频率上升达104Hz,这表示快速阅读时间约为0.1毫秒。同样这也表明载流子迁移率的提升也可以极大的改善了器件的读取速度。
如图4(a)和(b)所示,分别展示了通过增加栅极电压脉冲测量脉冲响应,获得几乎从关闭状态到打开状态和从打开状态到关闭状态的0.2ms和0.3ms的延迟时间。亚微秒级的延时变化表明快速切换接近P(VDF-TrFE)的极化子转化行为的速度。存储器设备的可持续性对商业应用是非常重要的。
如图5显示了我们的铁电氧化物场效应晶体管存储器的循环能力,其中红线和蓝线分别表示关态电流的保留时间和开态电流的保留时间,表明3000秒后开启和关闭电流性能没有明显降低。它表明该设备具有良好的保留性能,并具有良好的应用前景。
近几年来有机晶体管存储器的研究经历了飞速的发展,相信有机晶体管存储器能够解决传统存储技术所面临的尺寸缩小,材料低廉等问题,有望替代传统的无机半导体器件在下一代存储器中取得广泛应用。然而,有机晶体管存储器研究中仍存在不少限制其长期发展的障碍。如存储速℃慢,保存时间短等缺点,因此,在促进有机晶体管存储器的发展及商业化应用的道路上,仍还有很长的路要走。尽管如此,研究已经表明,随着理论研究及实验器件的深入,该技术正在逐步走向成熟,并预期会显示出应用潜能。
本发明表明,有机材料可以在晶体管存储器中成功应用,而且可以得到比较好的器件性能。再根据有机材料容易获得等优点,相信未来有机材料在存储器方面的应用有更加广阔的前景,那么未来有机材料超越无机材料就不是幻想。

Claims (4)

1.一种高性能非易失性铁电晶体管存储器,其特征是包括以p型硅为衬底,生长200-300nm二氧化硅为绝缘层,在二氧化硅上生长一层无机非晶氧化物--氧化铟硅作为半导体层,同时在半导体层两侧边缘蒸镀源极和漏极,在氧化铟硅上旋涂铁电材料即聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE)),在P(VDF-TrFE)上蒸镀栅极,就制备成了顶栅顶接触结构的非易失性铁电晶体管存储器。
2.一种高性能非易失性铁电晶体管存储器的制备方法,其特征是:以p型硅为衬底,以热氧化的方法生长一层200-300nm的二氧化硅为绝缘层,紧接着用丙酮和异丙醇清洗衬底,并用紫外–臭氧处理衬底;然后室温环境下在二氧化硅上用直流磁控溅射法生长一层10-20nm厚的无机非晶氧化物--氧化铟硅薄膜作为半导体层,同时在半导体层两侧边缘蒸镀25-45nm的金作为源极和漏极,之后在氧化铟硅上旋涂一层200-280nm厚的铁电材料--聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE))作为介电层;最后在P(VDF-TrFE)薄膜上蒸镀一层35-60nm厚的金作为栅极,制备成顶栅顶接触结构非易失性非晶氧化物半导体铁电晶体管存储器。
3.根据权利要求2所述的制备方法,其特征是对氧化铟硅薄膜在220-280℃下进行退火20-50分钟,再在氧化铟硅半导体层边缘蒸镀源极和漏极,在氧化铟硅上旋涂铁电材料--聚(偏氟乙烯-三氟乙烯)(P(VDF-TrFE)),紧接着对P(VDF-TrFE)薄膜在80-100℃下预退火20-60分钟,之后在120-150℃下对P(VDF-TrFE)薄膜退火1-3小时,最后在P(VDF-TrFE)薄膜上蒸镀栅极。
4.根据权利要求3所述的制备方法,其特征是在于器件的P(VDF-TrFE)薄膜在不同的退火温度下,会导致氧化铟硅层和P(VDF-TrFE)薄膜层的界面处产生界面效应,这种效应使界面处P(VDF-TrFE)与氧化铟硅之间发生了电荷转移,这种变化将更有利于载流子的传输,从而可以提高铁场效应管的电气性能,在130℃的退火温度下器件的性能是最高的。
CN201610309711.6A 2016-05-11 2016-05-11 一种高性能非易失性铁电晶体管存储器制备 Active CN105977258B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610309711.6A CN105977258B (zh) 2016-05-11 2016-05-11 一种高性能非易失性铁电晶体管存储器制备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610309711.6A CN105977258B (zh) 2016-05-11 2016-05-11 一种高性能非易失性铁电晶体管存储器制备

Publications (2)

Publication Number Publication Date
CN105977258A true CN105977258A (zh) 2016-09-28
CN105977258B CN105977258B (zh) 2019-06-04

Family

ID=56992918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610309711.6A Active CN105977258B (zh) 2016-05-11 2016-05-11 一种高性能非易失性铁电晶体管存储器制备

Country Status (1)

Country Link
CN (1) CN105977258B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898644A (zh) * 2017-01-23 2017-06-27 西安电子科技大学 高击穿电压场效应晶体管及其制作方法
CN110690220A (zh) * 2018-07-05 2020-01-14 清华大学 一种聚合物铁电随机存储器材料及其制备方法
CN111678634A (zh) * 2020-06-01 2020-09-18 电子科技大学 一种多维力学信号精细可识别电子皮肤

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101796644A (zh) * 2007-09-05 2010-08-04 佳能株式会社 场效应晶体管
CN102723436A (zh) * 2011-03-29 2012-10-10 中国科学院微电子研究所 铁电型存储单元、存储器及其制备方法
CN104362252A (zh) * 2014-10-16 2015-02-18 中国科学院上海技术物理研究所 一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101796644A (zh) * 2007-09-05 2010-08-04 佳能株式会社 场效应晶体管
CN102723436A (zh) * 2011-03-29 2012-10-10 中国科学院微电子研究所 铁电型存储单元、存储器及其制备方法
CN104362252A (zh) * 2014-10-16 2015-02-18 中国科学院上海技术物理研究所 一种基于二硫化钼薄膜的pvdf基铁电场效应管的制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MOHAMAD HAFIZ MOHD WAHID: "Optimization of Annealing Temperature for PVDF-TrFE (70:30 mol %) Thin Film", 《ADVANCED MATERIALS RESEARCH》 *
NOBUHIKO MITOMA: "Stable amorphous In2O3-based thin-film transistors by incorporating SiO2 to suppress oxygen vacancies", 《APPLIED PHYSICS LETTERS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106898644A (zh) * 2017-01-23 2017-06-27 西安电子科技大学 高击穿电压场效应晶体管及其制作方法
CN106898644B (zh) * 2017-01-23 2019-07-30 西安电子科技大学 高击穿电压场效应晶体管及其制作方法
CN110690220A (zh) * 2018-07-05 2020-01-14 清华大学 一种聚合物铁电随机存储器材料及其制备方法
CN111678634A (zh) * 2020-06-01 2020-09-18 电子科技大学 一种多维力学信号精细可识别电子皮肤

Also Published As

Publication number Publication date
CN105977258B (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
Liu et al. Post-CMOS compatible aluminum scandium nitride/2D channel ferroelectric field-effect-transistor memory
Baeg et al. High‐performance top‐gated organic field‐effect transistor memory using electrets for monolithic printed flexible NAND flash memory
Yi et al. Artificial synaptic emulators based on MoS2 flash memory devices with double floating gates
Li et al. High‐Performance Nonvolatile Organic Field‐Effect Transistor Memory Based on Organic Semiconductor Heterostructures of Pentacene/P13/Pentacene as Both Charge Transport and Trapping Layers
Dhar et al. Threshold voltage shifting for memory and tuning in printed transistor circuits
Ishiwara Current status of ferroelectric-gate Si transistors and challenge to ferroelectric-gate CNT transistors
WO2021128840A1 (zh) 一种提升并五苯有机场效应晶体管工作性能的方法及结构
TW201142851A (en) Semiconductor device
Chen et al. Recent advances in metal nanoparticle‐based floating gate memory
CN105977258A (zh) 一种高性能非易失性铁电晶体管存储器制备
CN110047996B (zh) 基于二维有机功能材料的超低功耗铁电晶体管型存储器及其制备方法
Xu et al. Gate-controlled multi-bit nonvolatile ferroelectric organic transistor memory on paper substrates
CN107275483A (zh) 一种基于二维有机分子半导体的快速铁电晶体管存储器及制备
US10026911B2 (en) Structure for transistor switching speed improvement utilizing polar elastomers
Kim et al. Visible light-erasable oxide FET-based nonvolatile memory operated with a deep trap interface
Gelinck Trapped fast at the gate
CN109494228B (zh) 一种具有多位存储功能的非易失性存储器及其制备方法
CN105826389A (zh) 基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法
Mo et al. Efficient erase operation by GIDL current for 3D structure FeFETs with gate stack engineering and compact long-term retention model
CN112366274B (zh) 一种n-型半导体插层并五苯有机场效应晶体管及应用
Kong et al. Back-end-of-line-compatible fin-gate ZnO ferroelectric field-effect transistors
Adriyanto et al. Solution-processed barium zirconate titanate for pentacene-based thin-film transistor and memory
Salvatore et al. Low voltage Ferroelectric FET with sub-100nm copolymer P (VDF-TrFE) gate dielectric for non-volatile 1T memory
Liu et al. Transparent amorphous oxide semiconductors for system on panel applications
WO2010138876A2 (en) Phase transition memories and transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant