CN105826389A - 基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法 - Google Patents

基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法 Download PDF

Info

Publication number
CN105826389A
CN105826389A CN201610292140.XA CN201610292140A CN105826389A CN 105826389 A CN105826389 A CN 105826389A CN 201610292140 A CN201610292140 A CN 201610292140A CN 105826389 A CN105826389 A CN 105826389A
Authority
CN
China
Prior art keywords
neodymium
effect transistor
field effect
bismuth titanate
bismuth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610292140.XA
Other languages
English (en)
Inventor
唐振华
鲁圣国
唐明华
张万里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201610292140.XA priority Critical patent/CN105826389A/zh
Publication of CN105826389A publication Critical patent/CN105826389A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)

Abstract

基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管,其结构为Pt金属/钕掺杂的钛酸铋/二氧化铈/Si构成金属‑铁电层‑绝缘层‑半导体结构铁电场效应晶体管,其制备方法为:采用射频磁控溅射法在清洗后p掺杂的Si基片上沉积厚度约10 nm的二氧化铈作为绝缘栅层;然后采用溶胶‑凝胶工艺制备钕掺杂的钛酸铋铁电薄膜;刻蚀掉源区和漏区上方的BNT及CeO2层,得到源、漏电极窗口,利用掩膜版并采用直流磁控溅射方法镀Pt金属层得到源、漏、栅极。本发明有效地克服了一般铁电存储场效应器件界面特性差、易疲劳的缺点,使信息存储窗口增大、存储时间延长;本发明制作工艺简单,且有效地提高器件的成品率,并能与标准IC工艺兼容。

Description

基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法
技术领域
本发明涉及铁电薄膜场效应晶体管领域,特别涉及基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法。
背景技术
铁电场效应晶体管(Ferroelectric field effect transistor,FeFET)作为非挥发存储器单元,具有突出优点并且应用前景广泛。Wu等人1974年就在IEEE TED发表文章,基于金属-氧化物-半导体(MOS)场效应晶体管的结构,构造了全新的金属-铁电-半导体场效应晶体管(MFS-FET)结构。MFS-FET的设计出发点是利用铁电薄膜的铁电效应,即利用铁电材料的正负极化方向来定义两个逻辑状态(“1”和“0”),实现数据的存储。在MFS-FET结构中,铁电薄膜是与半导体基底直接接触,两者之间的界面性能影响了晶体管的性能,并且使得器件的使用周期没办法达到商业化。为了解决这一问题,研究者在铁电层与半导体基底之间***一层绝缘介质层用以改善界面特性,提高器件性能。
现阶段针对MFIS结构FeFET的研究主要关注材料(铁电层、绝缘层)的制备、性能表征及器件结构的优化等方面,研究者针对用于非挥发性随机存储器的铁电材料。目前,铁电存储器基本都用Pb(Zrx,Ti1-x)O3薄膜做铁电层,然而Pb(Zrx,Ti1-x)O3铁电薄膜含有大量Pb元素,对环境有污染,而且这种基于Pb(Zrx,Ti1-x)O3薄膜铁电场效应管存在存储窗口小、易疲劳、保持性能不好等确点。此外,作为MFIS铁电场效应晶体管的绝缘层,需要有高的介电常数、良好的热稳定性以及与铁电材料、衬底较好的匹配性。因此,需要急需一种新型对环境友好、性能良好的铁电材料来代替铁电场效应晶体管中的铁电层Pb(Zrx,Ti1-x)O3薄膜。此外,也需要进一步优化设计新的器件结构,优化铁电层与绝缘层之间的界面,提高器件性能。
发明内容
为了解决上述技术问题,本发明提供一种结构简单、对环境友好、且性能良好的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及其制备方法。
本发明的技术方案如下:
基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管,为包括MFIS结构的Pt金属/钕掺杂的钛酸铋(BNT)/二氧化铈(CeO2)/Si铁电薄膜场效应晶体管,包括p型硅衬底,所述p型硅衬底上左右分别设有源极、二氧化铈绝缘栅层以及漏极,所述二氧化铈绝缘栅层上方依次右下至上依次设有铁电层以及栅极,所述铁电层为钕掺杂的钛酸铋薄膜,BNT薄膜。
进一步地,二氧化铈绝缘栅层的厚度为10nm,钕掺杂的钛酸铋薄膜的厚度为200-300nm。
上述基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的制备方法,将p型硅衬底作为半导体(Semiconductor),二氧化铈(CeO2)作为绝缘栅层,以剩余极化较大的、抗疲劳性能较好的钕掺杂的钛酸铋作为铁电层,金属Pt作为电极,CeO2绝缘栅层采用射频磁控溅射法制备,采用Sol-Gel工艺制备铁电层钕掺杂的钛酸铋薄膜,之后利用刻蚀技术,刻蚀掉源区和漏区上方的BNT及CeO2层,得到源、漏电极窗口,利用掩膜版并采用直流磁控溅射方法镀Pt金属层得到源、漏、栅极。
上述基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的制备方法,包括如下步骤:
S1、绝缘栅层的制备:绝缘栅层为CeO2层,采用射频磁控溅射法制备,其厚度为10nm,CeO2制备工艺为:溅射功率为65W;氧气:氩气为3:1;气压为1Pa,衬底温度为200℃,沉积时间为2min;
S2、制备好绝缘栅层后,在此之上沉积铁电薄膜场效应晶体管中的铁电层,其铁电层为钕掺杂的钛酸铋铁电薄膜,其中钕跟铋的摩尔比为3.15:0.85,其化学式为Bi3.15Nd0.85Ti3O12,掺杂的钛酸铋铁电薄膜采用Sol-Gel法制备,采用逐层快速退火;
S3、沉积铁电层BNT薄膜后,用刻蚀设备刻蚀掉刻蚀掉源区和漏区上方的BNT及CeO2层,得到源、漏电极窗口,之后用掩膜版结合直流磁控溅射Pt金属作为电极,最终形成FeFET,即基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管。
进一步地,所述掺杂的钛酸铋铁电薄膜的制备流程为:
S21、钕掺杂的钛酸铋(BNT)的前驱体溶液的配置:
(1)按化学计量比精确称取相应质量的硝酸钕(Nd(NO3)3·6H2O)、硝酸铋(Bi(NO3)3·5H2O)放入6ml的冰醋酸的烧杯中,并用磁力搅拌仪使其充分溶解、混合均匀;
(2)称取相应质量的钛酸四丁酯(Ti(OC4H9)4)放入4ml的冰醋酸的烧杯中,再加入1ml的乙酰丙酮稳定溶液,并放在磁力搅拌仪上搅拌使其充分溶解;
(3)再将上述两个烧杯中溶液混合后,加入适量的冰醋酸和乙二醇甲醚形成总容量20ml、浓度约为0.1mol/L的淡黄色前驱体溶液;
(4)前驱体溶液配制好后,用保鲜膜将烧杯口封好,并放入恒温箱中保存4~6天,陈化放置后得到的稳定、均匀的钕掺杂的钛酸铋的前驱体溶液;
S22、匀胶、热处理
(1)用滤纸对钕掺杂的钛酸铋的前驱体溶液进行过滤;
(2)用一次性注射器把溶胶滴到长有二氧化铈绝缘栅层的硅衬底上用匀胶机甩胶,先用400转/分的低速初甩8秒,再在4000转/分的高速匀胶20秒,使得溶液均匀涂覆在衬底表面,得到凝胶湿膜;
S23、快速退火:
把凝胶湿膜放入快速退火炉中,首先在180℃烘干3min,然后在400℃热解4min,650℃预退火5min,得到了一层薄膜,然后再重复5-6次这个过程,得到了所需厚度的薄膜样品,再放入快速退火炉中,700℃终退火3min,最后得到了最终的BNT薄膜,且其厚度在200-300nm之间。
进一步地,S21中,所述冰醋酸和乙二醇甲醚的体积比为1:2。
进一步地,S21中,所述硝酸铋须过量10mol%。
本发明的优点是:
1、通过该技术,所制备的MIFS结构的铁电场效应管的铁电层使用的是无铅、对环境友好的铁电材料钕掺杂的钛酸铋薄膜,可以有利于电子产品的回收和利用。
2、通过该技术,所制备的MIFS结构的铁电场效应管可以有效地克服一般铁电存储场效应器件界面特性差、易疲劳的缺点,使信息存储窗口增大、存储时间延长。
3、制作工艺简单,可以有效地提高器件的成品率,并能与标准IC工艺兼容。
附图说明
图1为本发明基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的结构图。
图2为本发明MFIS结构的基于钕掺杂的钛酸铋薄膜的铁电场制备流程图。
图3为Sol-Gel工艺制备铁电层钕掺杂的钛酸铋薄膜的流程图。
图4为制备出来的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的输出特性曲线。
图5为制备出来的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的转移特性曲线。
图6为制备出来的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的保持性能曲线。
具体实施方式
以下结合附图进一步对该制备方法做详细描述。
参照附图1,基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管,为包括MFIS结构的Pt金属/钕掺杂的钛酸铋(BNT)/二氧化铈(CeO2)/Si铁电薄膜场效应晶体管,包括p型硅衬底1,p型硅衬底1上左右分别设有源极2、二氧化铈绝缘栅层4以及漏极3,二氧化铈绝缘栅层4上方依次右下至上依次设有铁电层5以及栅极6,铁电层5为钕掺杂的钛酸铋薄膜,从而构成金属-铁电-绝缘层-半导体(Metal-Ferroelectric-Insulator-Semiconductor,MFIS)结构铁电场效应晶体管。
参照附图2,基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的制备方法,首先,采用射频磁控溅射法在p型硅衬底上沉积二氧化铈绝缘栅层,其厚度为~10nm,其制备工艺为:溅射功率为65W;氧气:氩气为3:1;气压为1Pa,衬底温度为200℃,沉积时间为2min;之后在长有二氧化铈绝缘栅层的硅衬底上用溶胶-凝胶(Sol-Gel)工艺制备铁电层钕掺杂的钛酸铋薄膜,其中钕跟铋的摩尔比为3.15:0.85,其化学式为Bi3.15Nd0.85Ti3O12,铁电层钕掺杂的钛酸铋薄膜的厚度为200-300nm。沉积完铁电层之后,采用刻蚀设备与刻蚀技术,刻蚀掉源区和漏区上方的Bi3.15Nd0.85Ti3O12薄膜及CeO2层,得到源、漏电极窗口,利用掩膜版并采用直流磁控溅射方法镀Pt金属层得到源、漏、栅极最终得到钕掺杂的钛酸铋薄膜的铁电场效应晶体管。
图3为Sol-Gel工艺制备铁电层钕掺杂的钛酸铋薄膜的流程图。首先,用一次性注射器把溶胶滴到长有二氧化铈绝缘栅层的硅衬底上用匀胶机甩胶,先用低速(400转/分)初甩8秒,再在高速(4000转/分)匀胶20秒,使得溶液均匀涂覆在衬底表面,得到凝胶湿膜。之后,把湿膜放入快速退火炉中,首先在180℃烘干3min,然后在400℃热解4min,650℃预退火5min,得到了一层薄膜,然后再重复5-6次这个过程(即甩了6层薄膜),得到了所需厚度的薄膜样品,再放入快速退火炉中,700℃终退火3min,最后得到了最终的BNT薄膜,且其厚度在200-300nm之间。
图4为基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的输出特性曲线(IDS-VDS),源漏电压VDS的测试范围为0~9V,步进栅压VGS的范围为1~6V。如图4所示基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的的输出特性具有典型的n沟道晶体管特点,源漏电流IDS饱和趋势明显。IDS受到漏极与栅极双方电压的影响,随着VDS与VGS的升高,IDS也是逐渐增加的。在VDS=6V和VGS=6V时,得到晶体管的开态电流为350μA。在VDS﹤1.0V的低电压范围内,IDS-VDS曲线并没有呈现完全的线性趋势,似乎存在一个阈值电压,导致源漏电流数值接近零值。
图5为基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的转移特性曲线(IDS-VGS)。在测量中,外加漏极电压VDS保持在4V,栅极扫描电压VGS先由-9V至9V,再返回至-9V。测试发现在VGS为负电压时,源漏电流IDS保持在10-10A不变,VGS的范围是-2至9V。转移特性出现逆时针方向的滞回曲线是由铁电薄膜的极化反转导致的,如图所示,基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的滞回曲线具有宽度约为3.2V的有效存储窗口(MW),而且开、关状态下的漏极电流比例(ION/IOFF)高达106。3.2V的存储窗口说明了我们制备的晶体管有很好的介电耦合性能。同时计算得到晶体管的亚阈值摆幅(SS=dVGS/dlogIDS)为500mV/decade,这可能归因于BNT铁电薄膜层存在较大的等效电容。为了验证转移特性的保持性能,在经过连续24小时测试之后的转移特性(图中点线)作为对比,发现开关电流略有变化,存储窗口宽度保持不变,说明我们的晶体管的保持性能较好。
图6为基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的漏电流保持特性曲线。测试方法是先给晶体管施加一个12V的栅极写电压,使栅极BNT铁电薄膜极化,撤除写栅压以后,固定8V的栅极读电压,记录漏极电流基本维持在10-4A,对应的是晶体管的开启状态(on-state)。施加-12V的写电压时,钕掺杂的钛酸铋薄膜的极化被反转,致使晶体管的阈值电压增加,漏极电流维持在10-10A,对应关闭状态(off-state)。如图6所示,晶体管经过了连续24小时(105s)的保持测试后,开态和关态的漏极电流比值(on-/off-state current ratios)仍然大于105,如果仅对图6中漏极电流曲线做简单的外推到10年(3×108s),开关态的漏极电流比值(~102)依然具有数据存储功能,说明这种基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的晶体管保持性能已经基本达到了商业化的标准要求。
以上所述具体实施例,旨在进一步详细说明本发明的使用,帮助进一步理解本发明,而不是为了限制本发明的范围。本领域的技术人员应该理解,在不脱离本发明的精神和原则的情况下,各种修改和替换均应包含在本发明的保护范围之内。

Claims (7)

1.基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管,其特征在于,为包括MFIS结构的Pt金属/钕掺杂的钛酸铋/二氧化铈/Si铁电薄膜场效应晶体管,包括p型硅衬底,所述p型硅衬底上左右分别设有源极、二氧化铈绝缘栅层以及漏极,所述二氧化铈绝缘栅层上方依次右下至上依次设有铁电层以及栅极,所述铁电层为钕掺杂的钛酸铋薄膜,即BNT薄膜。
2.根据权利要求1所述的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管,其特征在于,二氧化铈绝缘栅层的厚度为10 nm,钕掺杂的钛酸铋薄膜的厚度为200- 300 nm。
3.权利要求1~2所述的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的制备方法,其特征在于,为将p型硅衬底作为半导体,二氧化铈作为绝缘栅层,以剩余极化较大的、抗疲劳性能较好的钕掺杂的钛酸铋作为铁电层,金属Pt作为电极,CeO2绝缘栅层采用射频磁控溅射法制备,采用Sol-Gel工艺制备铁电层钕掺杂的钛酸铋薄膜,之后利用刻蚀技术,刻蚀掉源区和漏区上方的钕掺杂的钛酸铋及CeO2层,得到源、漏电极窗口,利用掩膜版并采用直流磁控溅射方法镀Pt金属层得到源、漏、栅极。
4.根据权利要求3所述的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的制备方法,其特征在于,包括如下步骤:
S1、绝缘栅层的制备:绝缘栅层为CeO2层,采用射频磁控溅射法制备,其厚度为10 nm,CeO2制备工艺为:溅射功率为65 W; 氧气:氩气为3:1;气压为1 Pa,衬底温度为200 oC,沉积时间为2 min;
S2、制备好绝缘栅层后,在此之上沉积铁电薄膜场效应晶体管中的铁电层,其铁电层为钕掺杂的钛酸铋铁电薄膜,其中钕跟铋的摩尔比为3.15:0.85,其化学式为Bi3.15Nd0.85Ti3O12,掺杂的钛酸铋铁电薄膜采用Sol-Gel法制备,采用逐层快速退火;
S3、沉积铁电层BNT薄膜后,用刻蚀设备刻蚀掉刻蚀掉源区和漏区上方的BNT及CeO2层,得到源、漏电极窗口,之后用掩膜版结合直流磁控溅射Pt 金属作为电极,最终形成FeFET,即基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管。
5.根据权利要求4所述的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的制备方法,其特征在于,所述掺杂的钛酸铋铁电薄膜的制备流程为:
S21、钕掺杂的钛酸铋(BNT)的前驱体溶液的配置:
(1) 按化学计量比精确称取相应质量的硝酸钕、硝酸铋放入6 ml的冰醋酸的烧杯中,并用磁力搅拌仪使其充分溶解、混合均匀;
(2)称取相应质量的钛酸四丁酯放入4 ml的冰醋酸的烧杯中,再加入1 ml的乙酰丙酮稳定溶液,并放在磁力搅拌仪上搅拌使其充分溶解;
(3) 再将上述两个烧杯中溶液混合后,加入适量的冰醋酸和乙二醇甲醚形成总容量20 ml、浓度约为0.1 mol/L的淡黄色前驱体溶液;
(4) 前驱体溶液配制好后,用保鲜膜将烧杯口封好,并放入恒温箱中保存4~6天,陈化放置后得到的稳定、均匀的钕掺杂的钛酸铋的前驱体溶液;
S22、匀胶、热处理
(1)用滤纸对钕掺杂的钛酸铋的前驱体溶液进行过滤;
(2)用一次性注射器把溶胶滴到长有二氧化铈绝缘栅层的硅衬底上用匀胶机甩胶,先用400转/分的低速初甩8秒,再在4000转/分的高速匀胶20秒,使得溶液均匀涂覆在衬底表面,得到凝胶湿膜;
S23、快速退火:
把凝胶湿膜放入快速退火炉中,首先在180 oC烘干3 min,然后在400 oC热解4 min,650 oC预退火5 min,得到了一层薄膜,然后再重复5-6次这个过程,得到了所需厚度的薄膜样品,再放入快速退火炉中,700 oC终退火3 min,最后得到了最终的BNT薄膜,且其厚度在200 -300 nm之间。
6.根据权利要求5所述的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的制备方法,其特征在于,S21中,所述冰醋酸和乙二醇甲醚的体积比为1:2。
7.根据权利要求5所述的基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管的制备方法,其特征在于,S21中,所述硝酸铋过量10 mol%。
CN201610292140.XA 2016-05-05 2016-05-05 基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法 Pending CN105826389A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610292140.XA CN105826389A (zh) 2016-05-05 2016-05-05 基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610292140.XA CN105826389A (zh) 2016-05-05 2016-05-05 基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN105826389A true CN105826389A (zh) 2016-08-03

Family

ID=56528294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610292140.XA Pending CN105826389A (zh) 2016-05-05 2016-05-05 基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN105826389A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107423463A (zh) * 2017-02-23 2017-12-01 湘潭大学 一种铁电场效应晶体管模型的建立方法和***
CN107910030A (zh) * 2017-10-26 2018-04-13 湘潭大学 一种柔性bnt铁电薄膜的制备方法
CN111312820A (zh) * 2019-11-29 2020-06-19 中国科学院微电子研究所 一种铁电场效应晶体管、三维存储器及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872768A (zh) * 2010-06-11 2010-10-27 清华大学 基于铋系存储材料的铁电动态随机存储器及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101872768A (zh) * 2010-06-11 2010-10-27 清华大学 基于铋系存储材料的铁电动态随机存储器及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
侯芳: "溶胶-凝胶法制备掺钕钛酸铋铁电薄膜", 《苏州科技学院学报(自然科学版)》 *
唐明华: "MFIS结构铁电薄膜场效应晶体管的制备及性能表征", 《万方》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107423463A (zh) * 2017-02-23 2017-12-01 湘潭大学 一种铁电场效应晶体管模型的建立方法和***
CN107423463B (zh) * 2017-02-23 2020-10-27 湘潭大学 一种铁电场效应晶体管模型的建立方法和***
CN107910030A (zh) * 2017-10-26 2018-04-13 湘潭大学 一种柔性bnt铁电薄膜的制备方法
CN107910030B (zh) * 2017-10-26 2020-11-06 湘潭大学 一种柔性bnt铁电薄膜的制备方法
CN111312820A (zh) * 2019-11-29 2020-06-19 中国科学院微电子研究所 一种铁电场效应晶体管、三维存储器及其制作方法
CN111312820B (zh) * 2019-11-29 2023-05-16 中国科学院微电子研究所 一种三维存储器及其制作方法

Similar Documents

Publication Publication Date Title
Ambriz-Vargas et al. A complementary metal oxide semiconductor process-compatible ferroelectric tunnel junction
Zhou et al. Artificial synapse emulated through fully aqueous solution-processed low-voltage In2O3 thin-film transistor with Gd2O3 solid electrolyte
CN103606564B (zh) 一种电编程-紫外光擦除的存储器件结构及其制备方法
CN100559595C (zh) 用于铁电存储器的BiFeO3-基三明治结构薄膜及其制备方法
CN105826389A (zh) 基于钕掺杂的钛酸铋薄膜的铁电场效应晶体管及制备方法
Yang et al. Atomic-scale fatigue mechanism of ferroelectric tunnel junctions
CN103496747A (zh) 一种铁酸铋-锶铋钛多铁复合薄膜及其制备方法
CN105489486A (zh) 一种基于超薄氧化镁高k介电层薄膜晶体管的制备方法
Minh et al. Low-temperature PZT thin-film ferroelectric memories fabricated on SiO2/Si and glass substrates
CN102154636A (zh) 一种p型高透射率(100)-取向的LaNiO3纳米薄膜的制备方法
CN110137352A (zh) 一种基于Ti3C2-MXene薄膜功能层的选通器件及其制备方法
CN107910030B (zh) 一种柔性bnt铁电薄膜的制备方法
CN103928350A (zh) 一种双沟道层薄膜晶体管的制备方法
CN101000926A (zh) 铁电场效应晶体管存储器件结构及制备方法
Zhang et al. Tunable multi‐bit nonvolatile memory based on ferroelectric field‐effect transistors
CN107437584A (zh) 异质结阻变存储器及其制备方法
CN103346257B (zh) 一种金属氧化物电阻存储单元及其低温光化学制备方法
CN105977258A (zh) 一种高性能非易失性铁电晶体管存储器制备
Kolhatkar et al. BiFe1–x Cr x O3 Ferroelectric Tunnel Junctions for Neuromorphic Systems
CN103187527B (zh) 一种Ce掺杂Bi4-xCexTi3O12电致阻变薄膜及其阻变电容的制备方法
CN109326713A (zh) 一种基于光调控的有机场效应多阶晶体管存储器及其制备方法
Tan et al. Diode-like rectification characteristics of BiFeO3-based/Zn1-xNixFe2O4 bilayered films for application of ferroelectric field effect transistors
CN107623070A (zh) 一种铁电阻变存储器及其开关比的调控方法
CN103839946B (zh) 基于四方相铁酸铋的mfis结构及制备方法
CN1356728A (zh) 铁电场效应晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160803