CN105934820A - 封装体形成方法以及mems用封装体 - Google Patents

封装体形成方法以及mems用封装体 Download PDF

Info

Publication number
CN105934820A
CN105934820A CN201580005772.7A CN201580005772A CN105934820A CN 105934820 A CN105934820 A CN 105934820A CN 201580005772 A CN201580005772 A CN 201580005772A CN 105934820 A CN105934820 A CN 105934820A
Authority
CN
China
Prior art keywords
film
substrate
sealing frame
thin film
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580005772.7A
Other languages
English (en)
Other versions
CN105934820B (zh
Inventor
仓岛优
仓岛优一
高木秀树
前田敦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN105934820A publication Critical patent/CN105934820A/zh
Application granted granted Critical
Publication of CN105934820B publication Critical patent/CN105934820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

提供适合将微小电力机械***(MEMS)这样的精密机件收容在被中空密封后的内部空间内的封装体及其形成方法。包括：牺牲薄膜形成步骤，对由易研磨材料构成的临时基板进行化学性机械研磨，沿该临时基板的平滑研磨面通过溅射设置金属薄膜；以及第一接合步骤，形成至少使贵金属与该金属薄膜接触而成的密封框，使基板接合在该密封框上。除此之外，包括：临时基板去除步骤，将金属薄膜与临时基板一同去除而使新生面在密封框的前端露出；以及第二接合步骤，在机械基板上的精密机械元件的周围设置贵金属薄膜，使密封框的新生面与该贵金属薄膜紧密接触来进行常温接合。利用该方法获得的封装体能将至少10－4Pa的该封装体内部的真空状态持续维持在六个月。

Description

封装体形成方法以及MEMS用封装体
技术领域
本发明涉及一种用于元件中的中空密封的封装体及其形成方法，特别地涉及适合将微小电力机械***(MEMS)那样的精密机件收容在被中空密封后的内部空间内的封装体及其形成方法。
背景技术
在使电路零件与微细的机械零件组合而成的微小电力机械***(MEMS：Micro Electro Mechanical Systems)中，设置有用于物理性地保护微细的可动部免受外部环境影响的中空封装体。作为这种封装体的一种形成方法，已知有如下方法：通过金属镀预先在密封基板上形成数微米至数十微米左右的高度的密封框(密封图案)及凸点电极(日文：バンプ電極(bump electrode))，将该密封基板覆盖在MEMS基板上进行热压接来使该密封基板与MEMS基板接合。密封框及凸点电极的材料多使用具有较高的导电性、较高的变形能力以及较高的耐腐蚀性等优异的物理特性且加工容易性也优异的金(Au)。
例如，在专利文献1中，作为封装体的形成方法，在列举了各种接合方法的优点和缺点后，公开了一种在比接合材料的熔解温度低的温度下进行热压接，不产生液相便能使接合材料软化来进行接合的方法。在这种方法中，能够不需要进行使接合表面高度平滑化(降低粗糙度)、或是将接合表面清洗为纯度极高且使接合表面脱氧的工序等，能以比较低的压力进行热压接。用于进行接合的材料，提到可以在Au、Sn、Cu、Al等纯净的金属以及例如AuSn、Au5Sn、AuIn等合金的单一相或是这些合金的混合相的夹着接合界面的各种材料中进行选择。
此外，在非专利文献1中公开了一种封装体的形成方法，其中，在由硅或玻璃构成的晶圆上分别以50nm及200nm的厚度设置钛及金的溅射薄膜(日文：スパッタ薄膜)，当利用光致抗蚀剂形成规定的密封框后，在密封框上使用网板掩模设置由金颗粒构成的密封件来将上述晶圆彼此热压接。提到两片晶圆在真空腔内被加热到300度，并以73MPa的按压压力、30分钟的条件使两片晶圆接合。通过在密封件中使用金颗粒，由于金颗粒呈多孔状且在接合时容易变形，因此，能够减小按压力。
另外，在非专利文献2中公开了一种低温接合方法，其中，当在硅基板上的金薄膜上形成金球凸点(日文：金スタッドバンプ(gold stud bump))，利用硅片进行压印来获得具有平滑的顶面的金凸点之后，利用含氮大气等离子体使该平滑面的表面活性化，将同样被表面活性化后的金薄膜电极与该平滑面重叠来进行接合。在上述方法中提及，在大气中被加热到150度，并以320MPa的按压压力、30秒左右的条件进行接合。在压印中，通过预先使凸点前端尖锐化，从而会因应力的集中而容易变形，即使在低温且低按压压力下，也能形成平滑的顶面。
现有技术文献
专利文献
专利文献1：日本专利特开2012-009862号公报
非专利文献
非专利文献1：S.Ishizuka，N.Akiyama，T.Ogashiwa，T.Nishimori，H.Ishida，S.Shoji，J.Mizuno，Low-temperature wafer bonding for MEMSpackaging utilizing screen-printed sub-micron size Au particlepatterns(利用经丝网印刷后的亚微米尺寸的Au颗粒图案的MEMS封装用低温晶圆接合)，Microelectronic Engineering(微电子工程)，第88卷，第8期,2011年8月，第2275-2277页
非专利文献2：山本道贵，日暮荣治，须贺唯知，泽田廉士，“采用由N2大气压等离子体进行的表面活性化的光元件的低温接合”，2013年精密工学会春季大会学术讲演会演讲论文集
发明内容
发明所要解决的技术问题
如上所述，在热压接法中，为了提高接合界面处的密合性，需要进行加热及加压，对接合界面施加变形。在此，在加热工序中，有时使基板上的不同种类材料彼此的接合部产生热应力，而使基板变形或损坏。另外，也被指出可能使作为器件的特性变差以及使对准精度下降等。此外，该工序所需的时间比较长等也成为问题。
本发明是鉴于以上那样的状况而做成的，其目的在于涉及一种元件中的中空密封用的封装体的形成方法，特别是适合在中空密封了的内部空间内收容微小电力机械***(MEMS)那样的精密机件的封装体及其形成方法。
解决技术问题所采用的技术方案
本发明的封装体形成方法用于在机械基板上对精密机械元件进行中空密封，其特征是，包括：牺牲薄膜形成步骤，在上述牺牲薄膜形成步骤中，对由易研磨材料构成的临时基板进行化学性机械研磨，沿上述临时基板的平滑研磨面通过溅射设置金属薄膜；第一接合步骤，在上述第一接合步骤中，形成至少使贵金属与上述金属薄膜接触而成的密封框，使使基板接合在该密封框上；临时基板去除步骤，在上述临时基板去除步骤中，将上述金属薄膜与上述临时基板一同去除而使新生面在上述密封框的前端露出；以及第二接合步骤，在上述第二接合步骤中，在上述机械基板上的上述精密机械元件的周围设置贵金属薄膜，使上述密封框的上述新生面与该贵金属薄膜紧密接触来进行常温接合。
根据该发明，能在密封框的一端面上容易地形成对临时基板的平滑面进行转印后的由贵金属构成的平滑的新生面，并能与机械基板的由贵金属构成的平滑面进行常温接合。藉此，不需要进行过度的加热及加压，便能形成机械基板的封装体，因此，能够形成例如适合将微小电力机械***这样的精密机件(机械元件)收容在被中空密封后的内部空间内的封装体。
在上述的发明中，其特征也可以是，上述第一接合步骤具有利用电镀法形成上述密封框的步骤，另外，在上述牺牲薄膜形成步骤中，上述金属薄膜由钛或铬构成，并且具有在上述金属薄膜的表面设置由贵金属构成的晶种金属薄膜的步骤。根据该发明，能够在不对密封框的前端的新生面产生影响的情况下，利用金属镀高效地形成密封框。
在上述的发明中，其特征还可以是，上述贵金属为金。另外，其特征还可以是，上述第二接合步骤具有通过等离子体灰化来使接合面活性化的步骤。根据该发明，能够可靠地进行常温接合，形成更加适合将微小电力机械***这样的精密机件(机械元件)收容在被中空密封后的内部空间内的封装体。
在上述的发明中，其特征还可以是，上述常温接合在至少200度以下进行。根据该发明，能够防止机械基板的热变形，形成更加适合利用被中空密封后的内部空间对精密的精密机件进行收容的封装体。
在利用上述的制造方法获得的MEMS用封装体中，其特征是，能将至少10－4Pa的上述MEMS用封装体内部的真空状态持续维持六个月。根据该封装体，能在长时间内持续维持该封装体内部的MEMS的动作。
附图说明
图1是根据本发明的封装体形成方法的工序图。
图2是根据本发明的封装体形成方法的截止镀膜形成步骤前的剖视图。
图3是根据本发明的封装体形成方法的转印步骤的剖视图。
图4是根据本发明的封装体形成方法的金属接合密封步骤的剖视图。
图5是根据本发明的另一封装体形成方法中的金属接合密封步骤之后的剖视图。
图6是表示表面粗糙度的测定结果的图表。
图7是表示用于评价密封性能的实验方法的图。
图8是表示密封性能评价的结果的图表。
具体实施方式
以下，根据表示封装工序的流程的图1，适当地参照图2至图4，来对根据本发明的封装体形成方法的一个实施例进行说明。
[平滑基板准备步骤：S1]
如图2(a)所示，准备由易研磨材料构成的基板1，在基板1的一面上以纳米级设置超平滑的面1a。详细而言，通过CMP(化学机械研磨：ChemicalMechanical Polishing)等高精度地以原子等级将基板1研磨到平滑，以设置超平滑面1a。如后所述，由于基板1不会残留在最终的封装体结构(参照图4(b))中，因此，虽然没有作为封装体结构的材料的特别限定，但理想的是能够良好地进行上述研磨的易研磨材料，例如Si或蓝宝石基板、石英基板、玻璃。
[镀膜形成步骤：S2]
如图2(b)所示，在基板1的超平滑面1a上通过溅射(例如包括蒸镀及离子束溅射等。下同。)成膜出在厚度上为数十nm左右的牺牲薄膜11。该牺牲薄膜11具有转印了基板1的超平滑面1a的平滑的上表面，为了能够转印超平滑面1a，只要不会因成为岛状或是产生气泡而失去作为薄膜的功能，则理想的是使该牺牲薄膜11尽量薄。另一方面，牺牲薄膜11选择不易与形成在该牺牲薄膜11上的晶种薄膜12及镀膜14发生反应且通过后述那样的化学性选择蚀刻便能易于使晶种薄膜12及镀膜14剥离的材料及厚度等。例如，理想的是，在后述的转印步骤S4中，是与由Au构成的晶种薄膜12及镀膜14一同能被含氟酸的水溶液选择性地蚀刻的Ti等。另外，牺牲薄膜11也可以使用Cr，组合能将Cr选择性地蚀刻的蚀刻剂。
在牺牲薄膜11上通过溅射来成膜出晶种薄膜12，该晶种薄膜12设置镀膜14的电沉积面。晶种薄膜12由作为导电性材料的贵金属例如Au那样的材料构成。
如图2(c)所示，在牺牲薄膜11上以将期望的密封框图案反转且相仿的方式设置抗蚀剂13。然后，如图2(d)所示，经由抗蚀剂13的窗部在晶种薄膜12上设置由贵金属构成的镀膜14。典型的是，镀膜14为通过电解镀而设置的镀金层。另外，在牺牲薄膜11由导电性材料构成的情况下，只要能在该牺牲薄膜11上直接形成镀膜14，有时能够省略晶种薄膜12。
[蚀刻步骤：S3]
然后，如图2(e)所示，利用丙酮等溶解抗蚀剂13，接着使用规定的溶液及气体将除了镀膜14的下部之外的晶种薄膜12去除。藉此，能在基板1上形成由牺牲薄膜11与镀膜14之间的晶种薄膜12及镀膜14构成的密封框图案。
[转印步骤：S4]
如图3(a)所示，准备例如在一个面上设置有由Au构成的金属薄膜14’的由Si构成的密封基板21，将该金属薄膜14’侧配置在基板1上的镀膜14上。此外，如图3(b)所示，一边加热一边使密封基板21与基板1相互压接。另外，虽然也可以使金属薄膜14’设置在密封基板21的整个一个面上，但也可以与密封框图案对应这样的形状来设置金属薄膜14’。
如图3(c)所示，当不侵害晶种薄膜12及镀膜14，仅化学性地选择蚀刻牺牲薄膜11时，形成由基板1上的晶种薄膜12及镀膜14与密封基板21上的金属薄膜14’成为一体而构成的密封盖14a。在此，在密封盖14a的壁部的前端面14a1上出现牺牲薄膜11的上表面的平滑面、即对基板1的超平滑面1a进行转印后得到的平滑的新生面。
[金属接合密封步骤：S5]
如图4(a)所示，在形成有MEMS器件31a的MEMS基板31上，以与基板1的超平滑面1a相同的程度形成平滑的表面，在该平滑的表面上设置例如由Au构成的金属薄膜31b。虽然该金属薄膜31b也可以设置在MEMS基板31的整个一个面上，但也可以与密封框图案对应这样的形状设置。另外，也可以在MEMS基板31与金属薄膜31b之间设置未图示的粘接层等。
通过氧或氩等的等离子体灰化将密封盖14a的前端面14a1的表面及金属薄膜31b的表面的有机物等去除，并使各面的表面活性化。
如图4(b)所示，当使密封基板21与MEMS基板31对接并保持在200度以下的常温区域内时，密封盖14a的前端面14a1及金属薄膜31b的被活性化后的面彼此发生金属接合，获得具有一体化后的密封壁14b的牢固的封装结构体。
在以上这样的封装工序中，与以往的方法相比，能以更低温且更低压的条件进行加工，能抑制使具有精密机件的MEMS器件的动作可靠性受损的情况，并且还能抑制成本。
另外，如图5所示，也可以密封壁14b(参照图4)的仅活性化后的面彼此的金属接合部14d采用Au，除此以外的部分14c采用其它的材料。也就是说，在图2(d)所示的工序中，经由抗蚀剂13的窗部在晶种薄膜12上设置其它材料，或者在由Au构成的晶种薄膜12上直接设置由Au之外的其它材料构成的镀膜14。在这种情况下，能够抑制昂贵的Au的使用量，降低材料成本。
[平滑性评价]
在图6中，示出了利用原子力显微镜对密封盖14a的壁部的前端面14a1的表面粗糙度进行测量后得到的结果。
详细而言，参照图2至图4进行说明，使用由胶体二氧化硅(日文：コロイダルシリカ)构成的磨粒对由Si构成的基板1进行平滑研磨，在该基板1的超平滑面1a上设置30nm的由Ti构成的牺牲薄膜11，然后设置50nm的由Au构成的晶种薄膜12以及10μm的由Au构成的镀膜14。随后，保留晶种薄膜12，利用10％HF仅对牺牲薄膜11进行化学性的选择蚀刻。利用原子力显微镜对由此获得的与密封盖14a的壁部的前端面14a1对应的部分的表面粗糙度进行观察。
首先，图6(a)是对3μm见方的范围进行测量后得到的结果。由此看出，Sq＝0.84nm，具有优异的平滑性。此时的超平滑面1a的Sq＝0.2nm，在该超平滑面1a上施加牺牲薄膜11后，Sq＝0.6nm。
另一方面，图6(b)中是在通常的由Si构成的基板1上施加了晶种薄膜12及镀膜14时的上述基板1的表面的测量结果。在此，表面粗糙度Sq＝16.2nm，可知平滑性比实施例差很多。
[接合性评价]
接着，利用拉伸试验对密封基板21与MEMS基板31的接合性进行了评价。
详细而言，使以与上述平滑性评价同样的方法制成的3mm见方的正方形框(宽度为0.1mm)试样与模仿MEMS基板31制成的基板接合，制成拉伸试验片。将该拉伸试验片安装到英斯特朗(日文：インストロン)型拉伸试验器(岛津制作所制造，AGS-10kN)上，以0.5(mm/分)的拉伸速度对接合强度进行测定。
此时的剪断强度平均为318N，获得了与采用热压接法使密封基板21与MEMS基板31接合的情况大致相同程度的接合强度。另一方面，在作为将镀金层设置于通常的Si基板上的比较例的拉伸试验片中，经同样的试验，只能获得平均33N、1/10的强度。
[密封性能评价]
接着，将SOI(Silicon On Insulator，绝缘硅)基板用作密封基板，对整个封装体的气密密封的性能进行了评价。
如图7所示，SOI基板21具有四周受到支承的厚度为10μm左右的较薄的膜部21’，通过对在将内部空间抽真空时产生于膜部21’的弹性变形的历时变化进行测定，便能够对整个封装体的气密密封的性能进行评价。也就是说，在SOI基板21的支承部及MEMS基板(Si基板)31上分别设置密封框14a及金属薄膜31b。在与上述实施例同样利用氩等离子体使上述基板的表面活性化后，在真空中使上述基板接合并放置在大气中。
此时，只要整个封装体的气密性较高，内部空间的真空便得到维持，产生于膜部21’的凹陷变形量不会发生历时变化。但是，在整个封装体的气密性较低的情况下，大气从封装体外部进入到内部空间，因此，外部的大气压与内部空间的气压的差随着时间的经过而减小，所产生的膜部21’的凹陷变形量也会减小。
详细而言，SOI基板21为横竖6mm见方、厚度为500μm的板状体，在该SOI基板21上利用上述这样的使用牺牲薄膜11的临时基板形状转印法，设置宽度为100μm、高度为10μm的由Au构成的密封框14a。另一方面，在MEMS基板(Si基板)31上的平滑面上通过离子束溅射设置厚度为50nm的由Au构成的薄膜31b。然后，在利用氩等离子体使表面活性化后，在真空中(10－4Pa)使SOI基板21与MEMS基板31接合。在此，准备上述这样的作为实施例的接合试验片、作为比较例1的比较试验片及作为比较例2的比较试验片这三种试验片，其中，作为比较例1，采用对密封框14a进行电镀，直接(具有粗糙的表面)在室温且真空中(10－4Pa)使SOI基板及MEMS基板接合而构成的比较试验片，作为比较例2，采用将与比较例1同样的密封框14a在高温且真空中(10－4Pa)以较高的按压压力(在200℃下对整个基板施以5MPa的压力)按压到平滑基板上来使密封框14a平滑化，并使SOI基板与MEMS基板接合而构成的比较试验片。
如图8所示，在比较例1中，膜部21’在刚刚真空密封后，以最大35μm左右的深度发生凹陷变形，凹陷慢慢释放，10天后凹陷变形消失。另外，在比较例2中，膜部21’在刚刚真空密封后的变形量为30μm，5天后凹陷量减少至13μm。与此相对的是，在实施例中，即便在真空密封后经过了六个月，凹陷仍未消失，在该期间内能够确保至少10－4Pa左右的真空状态的气密性。这表示即使在封装体内部密封有干燥大气或惰性气体等气体类的情况下，也能长时间稳定地维持气密性。
以上，对根据本发明的实施例及基于本实施例的变形例进行了说明，但本发明未必限定于此，对于本领域技术人员来说，能在不脱离本发明的精神或随附的权利要求书的前提下，找到各种替代实施例及变形例。
(符号说明)
1 基板
11 牺牲薄膜
12 晶种薄膜
13 抗蚀剂
14 镀膜
21 密封基板
31 MEMS基板
31a MEMS器件
31b 金属薄膜。

Claims (6)

1.一种封装体形成方法，用于在机械基板上对精密机械元件进行中空密封，其特征在于，包括：
牺牲薄膜形成步骤，在所述牺牲薄膜形成步骤中，对由易研磨材料构成的临时基板进行化学性机械研磨，沿所述临时基板的平滑研磨面通过溅射设置金属薄膜；
第一接合步骤，在所述第一接合步骤中，形成至少使贵金属与所述金属薄膜接触而成的密封框，使基板接合在所述密封框上；
临时基板去除步骤，在所述临时基板去除步骤中，将所述金属薄膜与所述临时基板一同去除而使新生面在所述密封框的前端露出；以及
第二接合步骤，在所述第二接合步骤中，在所述机械基板上的所述精密机械元件的周围设置贵金属薄膜，使所述密封框的所述新生面与该贵金属薄膜紧密接触来进行常温接合。
2.如权利要求1所述的封装体形成方法，其特征在于，
所述第一接合步骤具有利用电镀法形成所述密封框的步骤，
另外，在所述牺牲薄膜形成步骤中，所述金属薄膜由钛或铬构成，并且具有在所述金属薄膜的表面设置由贵金属构成的晶种金属薄膜的步骤。
3.如权利要求2所述的封装体形成方法，其特征在于，
所述贵金属为金。
4.如权利要求3所述的封装体形成方法，其特征在于，
所述第二接合步骤具有通过等离子体灰化来使接合面活性化的步骤。
5.如权利要求4所述的封装体形成方法，其特征在于，
所述常温接合在至少200度以下进行。
6.一种利用权利要求1至5中任一项的制造方法获得的MEMS用封装体，其特征在于，
能将至少10－4Pa的所述MEMS用封装体内部的真空状态持续维持六个月。
CN201580005772.7A 2014-01-27 2015-01-27 封装体形成方法以及mems用封装体 Active CN105934820B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014012308 2014-01-27
JP2014-012308 2014-01-27
PCT/JP2015/052181 WO2015111753A1 (ja) 2014-01-27 2015-01-27 パッケージ形成方法及びｍｅｍｓ用パッケージ

Publications (2)

Publication Number Publication Date
CN105934820A true CN105934820A (zh) 2016-09-07
CN105934820B CN105934820B (zh) 2018-08-31

Family

ID=53681549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580005772.7A Active CN105934820B (zh) 2014-01-27 2015-01-27 封装体形成方法以及mems用封装体

Country Status (6)

Country Link
US (1) US9751754B2 (zh)
EP (1) EP3101687B1 (zh)
JP (1) JP6281883B2 (zh)
KR (1) KR101907907B1 (zh)
CN (1) CN105934820B (zh)
WO (1) WO2015111753A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015013827A1 (en) 2013-08-02 2015-02-05 Motion Engine Inc. Mems motion sensor for sub-resonance angular rate sensing
US20170030788A1 (en) 2014-04-10 2017-02-02 Motion Engine Inc. Mems pressure sensor
WO2015184531A1 (en) 2014-06-02 2015-12-10 Motion Engine Inc. Multi-mass mems motion sensor
CA3004760A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
JP6916471B2 (ja) * 2017-01-19 2021-08-11 株式会社村田製作所 電子部品及び電子部品の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0910963A (ja) * 1995-06-27 1997-01-14 Mitsubishi Heavy Ind Ltd 常温接合方法
US20040067604A1 (en) * 2002-10-04 2004-04-08 Luc Ouellet Wafer level packaging technique for microdevices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964544A (ja) 1995-08-24 1997-03-07 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JP4743945B2 (ja) * 2000-09-01 2011-08-10 株式会社神戸製鋼所 接続装置の製造方法
US6822326B2 (en) * 2002-09-25 2004-11-23 Ziptronix Wafer bonding hermetic encapsulation
US20050077342A1 (en) * 2003-10-10 2005-04-14 Chien-Hua Chen Securing a cover for a device
JP2005276910A (ja) 2004-03-23 2005-10-06 Kyocera Corp セラミック基板および電子部品収納用パッケージならびに電子装置
WO2005122217A1 (en) 2004-06-09 2005-12-22 The Regents Of The University Of California Thermosetting polymer bonding for micro electro-mechanical systems
KR100661350B1 (ko) * 2004-12-27 2006-12-27 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
JP2009170445A (ja) 2008-01-10 2009-07-30 Nissan Motor Co Ltd 半導体装置の製造方法および半導体装置
JP5409084B2 (ja) * 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法
FR2961945B1 (fr) 2010-06-23 2012-08-17 Commissariat Energie Atomique Procede de scellement de deux elements par thermocompression a basse temperature
JP2013211443A (ja) * 2012-03-30 2013-10-10 Toyohashi Univ Of Technology 発光装置の製造方法
JP2014003106A (ja) * 2012-06-15 2014-01-09 Sumitomo Chemical Co Ltd 複合基板および複合基板の製造方法
JP2014003105A (ja) * 2012-06-15 2014-01-09 Sumitomo Chemical Co Ltd 複合基板の製造方法および複合基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0910963A (ja) * 1995-06-27 1997-01-14 Mitsubishi Heavy Ind Ltd 常温接合方法
US20040067604A1 (en) * 2002-10-04 2004-04-08 Luc Ouellet Wafer level packaging technique for microdevices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIROYUKI ISHIDA ET AL: "Low-Temperature，Surface-Compliant Wafer Bonding using Sub-Micron Gold Particles for Wafer-Level MEMS packaging", 《2012 IEEE 62ND ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE》 *

Also Published As

Publication number Publication date
EP3101687A1 (en) 2016-12-07
JPWO2015111753A1 (ja) 2017-03-23
US20160332870A1 (en) 2016-11-17
JP6281883B2 (ja) 2018-02-21
WO2015111753A1 (ja) 2015-07-30
EP3101687A4 (en) 2017-11-22
EP3101687B1 (en) 2020-12-09
KR20160087830A (ko) 2016-07-22
KR101907907B1 (ko) 2018-10-15
US9751754B2 (en) 2017-09-05
CN105934820B (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
CN105934820A (zh) 封装体形成方法以及mems用封装体
US20080237823A1 (en) Aluminum Based Bonding of Semiconductor Wafers
CN102237325B (zh) 填充用基材及使用了该基材的填充方法
CN102398888A (zh) 晶圆级封装
US8916943B2 (en) MEMS devices having a plurality of cavities
CA2986831C (en) Chip assembly for measuring electrochemical reaction on solid-liquid phase interface in situ
CN102627253B (zh) 一种用于mems器件的自对准封装结构及其制造方法
TW201718390A (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
US20150171046A1 (en) Self-adhesive die
TW201542309A (zh) 用於將二個載體裝置作共晶結合的方法
US20150158112A1 (en) Method for sealing two elements by low temperature thermocompression
JP2018054594A (ja) 接触式プローブ
Kurashima et al. Room-temperature wafer scale bonding using smoothed Au seal ring surfaces for hermetic sealing
Suni et al. Wafer scale packaging of MEMS by using plasma-activated wafer bonding
WO2018190226A1 (ja) 貫通孔の封止構造及び封止方法、並びに、貫通孔を封止するための転写基板
Huang et al. High hermetic performance of glass frit for MEMS package
US20140061921A1 (en) Gold bonding in semiconductor devices using porous gold
Lin et al. Anodically-bondable LTCC substrates with Novel nano-structured electrical Interconnection for mems packaging
KR102102755B1 (ko) 관통 구멍의 밀봉 구조 및 밀봉 방법, 그리고 관통 구멍을 밀봉하기 위한 전사 기판
RU2411610C1 (ru) Индиевые микроконтакты для гибридной микросхемы
TW201546887A (zh) 藉由連續接合方法之ｃｍｏｓ－ｍｅｍｓ整合
Nishikawa et al. Effect of application of opposite polarity voltage on interface separation of anodically bonded kovar alloy–borosilicate glass joints
Knechtel Wafer bonding technologies in industrial MEMS processing-potentials and challenges
Puebla-Hellmann et al. Ultraflat nanopores for wafer-scale molecular-electronic applications
Kurashima et al. Room temperature wafer scale bonding of electroplated Au patterns processed by surface planarization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant