CN105930290A - 包括用于高速通信的接口电路的*** - Google Patents

包括用于高速通信的接口电路的*** Download PDF

Info

Publication number
CN105930290A
CN105930290A CN201510629656.4A CN201510629656A CN105930290A CN 105930290 A CN105930290 A CN 105930290A CN 201510629656 A CN201510629656 A CN 201510629656A CN 105930290 A CN105930290 A CN 105930290A
Authority
CN
China
Prior art keywords
data
signal
data strobe
line
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510629656.4A
Other languages
English (en)
Other versions
CN105930290B (zh
Inventor
郑海康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105930290A publication Critical patent/CN105930290A/zh
Application granted granted Critical
Publication of CN105930290B publication Critical patent/CN105930290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

一种***，包括：数据传输单元、终端电阻器和数据接收单元。数据传输单元可以基于数据来驱动数据传输线，以及在特定操作时段期间将数据传输线驱动至与终端电压对应的电压电平。终端电阻器可以耦接在数据传输线与终端节点之间。数据接收单元可以接收经由数据传输线传输来的信号。

Description

包括用于高速通信的接口电路的***
相关申请的交叉引用
本申请要求2015年2月27日提交给韩国知识产权局的申请号为10-2015-0028322的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种集成电路，更具体地，涉及一种用于高速通信的接口电路以及包括该接口电路的***。
背景技术
近来，电子***(诸如，个人电脑、平板电脑、膝上电脑和智能电话)的发展导致其中各种电子组件之间的高速信号传输。能够通过改善的接口电路来获得两种不同电子组件之间的高速信号传输。
电子***的制造商处于提高性能并降低功耗的持续压力下。为了改善电子***的性能，接口电路可以增大带宽。为了降低电子***的功耗，可以降低要经由信号传输线传输的信号的摆动宽度。因此，为了确保信号的精确传输，用于传输和接收信号的电子组件的阻抗匹配是重要的。
发明内容
在实施例中，一种***可以包括：数据传输单元，被配置为基于数据来驱动数据传输线，以及在特定操作时段期间将数据传输线驱动至与终端电压对应的电压电平；终端电阻器，耦接在数据传输线与终端节点之间；以及数据接收单元，被配置为接收经由数据传输线传输来的信号。
在实施例中，一种具有接口电路的***可以包括：数据传输单元，被配置为响应于基于数据而被使能的上拉信号和下拉信号来驱动数据传输线；数据选通传输单元，被配置为将前导码之后的与该数据同步的数据选通信号传输至数据选通信号传输线；以及终端电压控制单元，被配置为响应于前导码控制信号来将上拉信号和下拉信号二者都使能。
在实施例中，一种***可以包括：多个数据传输线，被配置为传输数据信号；多个数据选通信号传输线，被配置为传输数据选通信号；以及接口电路，被配置为产生数据选通信号中的前导码，前导码在传输数据选通信号之前的时段期间经由数据选通信号传输线来传输，以将所述多个数据传输线驱动至终端电压电平。
附图说明
图1是示出根据实施例的***的示例性配置的示图。
图2是示出根据实施例的***的示例性配置的示图。
图3是示出根据实施例的***的示例性配置的示图。
图4是用于解释图2和图3中示出的***的操作的时序图。
图5是示出根据实施例的***的示例性配置的示图。
具体实施方式
图1是示出根据实施例的***的示例性配置的示图。
***1可以包括在其中的主设备110和从设备120。***1的示例可以包括但不限于工作站、笔记本电脑、客户端终端、服务器、分布式计算***、手持设备和视频游戏机。主设备110和从设备120可以彼此链接。
主设备110可以控制由从设备120实施的各种操作。主设备110也可以运行操作***并且执行电子设备中的各种计算功能。例如，主设备110可以包括处理器。处理器的示例可以包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)或数字信号处理器(DSP)。主设备110可以通过结合具有各种功能的处理器芯片(诸如，应用处理器)而以片上***(SoC)的形式实现。
在主设备110的控制下，从设备120可以执行各种操作。从设备120的示例可以包括但不限于在主设备110的控制下操作的所有组件。从设备120的示例可以包括但不限于***存储器、电源控制器或者能够执行各种功能的模块(诸如，通信模块、多媒体模块和输入/输出模块)。例如，从设备120可以是存储器件。存储器件可以在其中包括易失性存储器件(诸如，静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步DRAM(SDRAM))和非易失性存储器件(诸如，只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM))中的一种或更多种。
主设备110可以经由多个总线130链接至从设备120。主设备110可以经由多个总线130将信号传输至从设备120或从从设备120接收信号。例如，多个总线130可以包括但不限于信号传输线(诸如，数据总线、命令总线、地址总线和时钟总线)。
主设备110和从设备120可以包括将信号传输至彼此或从彼此接收信号的接口电路111和121。主设备110的接口电路111可以经由总线130将信号传输至从设备120以及接收从从设备120传输来的信号。接口电路111可以将在主设备110中产生的信号转换为适于经由总线130传输的信号或者将经由总线130接收的信号转换为适于在主设备110中使用的信号。从设备120的接口电路121可以经由总线130接收来自主设备110的信号以及将信号传输至主设备110。接口电路121可以将经由总线130接收的信号转换为适于在从设备120中使用的信号或者将在从设备120中产生的信号转换为适于经由总线130传输的信号。例如，主设备110和从设备120可以使用串行通信方案，以及接口电路111和121可以包括诸如编码单元、解码单元、串行化单元和并行化单元的组件。
由于主设备110和从设备120连接至多个总线130的节点处的阻抗差异，因此为了主设备110与从设备120之间的可靠通信，需要阻抗匹配。随着***的操作速度增大且***的功耗减小，要经由总线130传输信号的摆动宽度或振幅逐渐减小。因此，阻抗匹配是必需的，并且阻抗匹配能够通过将耦接至总线130的一端的接口电路的阻抗与耦接至总线130的另一端的接口电路的阻抗匹配而实现。接口电路111和121可以包括用于这样的阻抗匹配的终端电路。每个终端电路可以调节用于接收经由总线130传输的信号的设备的阻抗，使得接收信号的设备可以具有与用于传输信号的设备的阻抗基本上相同的阻抗。
图2是示出根据实施例的***2的示例性配置的示图。***2可以包括存储器控制器210和存储器件220。存储器控制器210可以应用为图1中的主设备110，而存储器件220可以应用为图1中的从设备120。存储器控制器210和存储器件220可以经由多个总线彼此耦接。多个总线可以包括数据总线231和数据选通总线232。数据总线231可以包括多个数据传输线。多个数据传输线可以将来自存储器控制器210的数据DQ<0:7>传输至存储器件220，或者可以将来自存储器件220的数据DQ<0:7>传输至存储器控制器210。数据选通总线232可以将来自存储器控制器210的数据选通信号DQS传输至存储器件220。而且，数据选通总线232可以将来自存储器件220的数据选通信号DQS传输至存储器控制器210。数据选通信号DQS可以用作用于通知数据DQ<0:7>经由总线231被传输的定时的信号。例如，当***2执行写入操作时，存储器控制器210可以与经由数据总线231传输数据DQ<0:7>的定时同步地经由数据选通总线232传输数据选通信号DQS。数据选通总线232可以包括多个数据选通传输线。多个数据选通传输线可以传输数据选通信号DQS和其补偿信号DQSB。
多个总线还可以包括命令总线233、地址总线234和时钟总线235。命令总线233、地址总线234和时钟总线235可以传输用于存储器控制器210的信号来控制存储器件220。例如，命令总线233可以传输命令信号CMD使得存储器件220可以执行各种操作。地址总线234可以传输地址信号ADD，所述地址信号ADD指示数据DQ<0:7>要被写入存储器件220的存储阵列中的哪里。时钟总线235可以传输时钟信号CLK。时钟信号CLK的示例可以包括但不限于差分时钟信号、多相时钟信号和具有不同频率的多个时钟信号。
存储器控制器210可以包括用于传输数据DQ<0:7>、数据选通信号DQS和DQSB、命令信号CMD、地址信号ADD以及时钟信号CLK的接口电路211。存储器件220可以包括用于从存储器控制器210接收数据DQ<0:7>、数据选通信号DQS和DQSB、命令信号CMD、地址信号ADD以及时钟信号CLK的接口电路221。接口电路211和221可以是物理层PHY。接口电路211和221可以包括用于驱动多个总线以传输信号的信号传输单元以及用于接收经由多个总线传输来的信号的信号接收单元。
图3是示出根据实施例的***3的示例性配置的示图。第一接口电路301可以是存储器控制器的接口电路，而第二接口电路302可以是存储器件的接口电路。第一接口电路301可以经由信号传输线311至315耦接至第二接口电路302。第一接口电路301可以包括多个信号传输单元TX。多个信号传输单元TX可以包括多个数据传输单元321至323以及多个数据选通传输单元324和325。多个数据传输单元321至323可以经由数据传输焊盘331至333分别耦接至多个数据传输线311至313。多个数据传输单元321至323可以根据要传输的数据的电平来驱动数据传输线311至313。例如，在要传输的数据的电平是逻辑高的情况下，数据传输单元321至323可以将数据传输线311至313驱动至高电平，而在要传输的数据的电平是逻辑低的情况下，数据传输单元321至323可以将数据传输线311至313驱动至低电平。如果数据传输线311至313被数据传输单元321至323驱动，则可以经由数据传输线311至313来传输第一数据DQ0至第八数据DQ7。多个数据选通传输单元324和325可以经由数据选通传输焊盘334和335分别耦接至多个数据选通信号传输线314和315。多个数据选通传输单元324和325可以经由多个数据选通信号传输线314和315来传输数据选通信号DQS和其补偿信号DQSB。
第二接口电路302可以包括分别耦接至信号传输线311至315的多个接收焊盘341至345。各个数据传输线311至313可以经由数据接收焊盘341至343耦接至终端电阻器ZT。终端电阻器ZT可以耦接在数据传输线311至313与终端节点VTT之间。而且，第二接口电路302可以包括多个信号接收单元RX。多个信号接收单元RX可以包括多个数据接收单元351至353以及多个数据选通接收单元354和355。多个数据接收单元351至353可以经由数据接收焊盘341至343耦接至数据传输线311至313，以接收经由数据传输线311至313传输来的数据DQ0至DQ7。
可以提供终端电阻器ZT用于第一接口电路301与第二接口电路302之间的阻抗匹配。终端电阻器ZT可以具有与数据传输单元321至323的导通阻抗值基本上相同的阻抗值。终端节点VTT可以被设置为终端电压电平。当数据接收焊盘341至343耦接至终端电阻器ZT且终端节点VTT被设置为终端电压电平时，阻抗匹配可以完成。第二接口电路302还可以包括耦接至终端节点VTT的电容器元件361。电容器元件361可以稳定终端节点VTT的电压电平。电容器元件361可以防止终端节点VTT的电压电平因电压变化、温度变化或其他噪音而波动。
第二接口电路302可以包括多个数据选通接收焊盘344和345。多个数据选通接收焊盘344和345可以分别耦接至多个数据选通信号传输线314和315。多个数据选通信号传输线314和315可以经由多个数据选通接收焊盘344和345分别耦接至终端电阻器ZT。终端电阻器ZT可以耦接至终端节点VTT。而且，数据选通信号传输线314和315可以经由数据选通接收焊盘344和345耦接至多个数据选通接收单元354和355。多个数据选通接收单元354和355可以接收经由多个数据选通信号传输线314和315传输来的数据选通信号DQS和其补偿信号DQSB。
图4是用于解释图2和图3中示出的***2和***3的操作的时序图。存储器件可以执行各种操作(诸如，读取/写入操作和预充电操作)。参照图2和图3，存储器控制器210可以通过经由命令总线233传输命令信号CMD以及通过经由数据传输线311至313传输/接收数据DQ<0:7>和经由数据选通信号传输线314和315传输/接收数据选通信号DQS和DQSB来控制存储器件220的操作。例如，存储器控制器210可以经由命令总线233传输激活命令信号以在存储器件220中准备读取/写入操作。当存储器件220在准备读取/写入操作时，数据传输线311至313以及数据选通信号传输线314和315可以处于信号未经由其传输的时段(例如，图4中示出的“不关注”时段)。如果存储器控制器210经由命令总线233传输写入命令信号，则存储器件220可以执行写入操作。存储器控制器210可以经由数据传输线311至313将数据DQ<0:7>传输至存储器件220，并且也可以经由数据选通信号传输线314和315传输数据选通信号DQS和DQSB以通知数据DQ<0:7>被传输的定时。为了改善数据DQ<0:7>与数据选通信号DQS和DQSB的传输定时的同步性，数据选通信号DQS和DQSB可以具有前导码。当该前导码正经由数据选通信号传输线314和315传输时，没有数据经由数据传输线311至313传输。
根据实施例的***3可以在特定操作时段期间将数据传输线311至313驱动至终端电压电平。特定操作时段可以是在其中传输数据选通信号DQS和DQSB的前导码的时段。也就是说，第一接口电路301可以在数据选通信号DQS和DQSB的前导码被传输的时段期间将数据传输线311至313维持在终端电压电平。如果数据传输线311至313被驱动至终端电压电平，则耦接至终端电阻器ZT的终端节点VTT可以被设置为终端电压电平。因此，即使未施加由单独的电压发生器产生的电压，终端节点VTT也可以被设置为终端电压电平。此后，第一接口电路301可以与数据选通信号DQS和DQSB同步地传输数据DQ<0:7>。由于终端节点VTT被设置为终端电压电平，因此即使在逻辑高电平或逻辑低电平的数据被连续地传输时，终端节点VTT的电压电平也不会显著改变。而且，在采用用于终端电压设置的平衡码传输的***的情况下，终端节点VTT的电压电平可以保持而无显著变化。
虽然在图4中示出了写入操作，但是即使在执行读取操作时***2也可以以相同方式来操作。在读取操作中，存储器件220可以将数据和数据选通信号传输至存储器控制器210。因此，存储器件220的数据传输单元可以在其中数据选通信号的前导码被传输的时段期间将数据传输线驱动至终端电压电平，且存储器控制器210的终端节点可以被设置为终端电压电平。虽然特定操作时段被示出为其中数据选通信号的前导码被传输的时段，但是要注意的是实施例不局限于此。特定操作时段可以是在其期间***2不经由数据传输线传输数据的任意操作时段。
图5是示出根据实施例的***5的示例性配置的示图。第三接口电路501可以是存储器控制器的接口电路，而第四接口电路502可以是存储器件的接口电路。第三接口电路501可以经由数据传输线511耦接至第四接口电路502。数据传输线511可以经由数据传输焊盘531耦接至第三接口电路501，并且可以经由数据接收焊盘541耦接至第四接口电路502。第三接口电路501可以包括数据传输单元520和终端控制单元570。数据传输单元520可以根据要经由数据传输线511传输的数据的电平来驱动数据传输线511。例如，当第三接口电路501传输高电平的数据时，上拉信号PUDQ0可以被使能，而数据传输单元520可以用电源电压VDDQ来驱动数据传输线511并传输高电平的数据DQ0。当第三接口电路501传输低电平的数据时，下拉信号PDDQ0可以被使能，而数据传输单元520可以用接地电压VSS来驱动数据传输线511并传输低电平的数据DQ0。数据传输单元520可以包括上拉驱动器521和下拉驱动器522。上拉驱动器521可以响应于上拉信号PUDQ0来用电源电压VDDQ驱动耦接至数据传输焊盘531的数据传输线511。下拉驱动器522可以响应于下拉信号PDDQ0来用接地电压VSS驱动耦接至数据传输焊盘531的数据传输线511。
终端控制单元570可以在***5的特定操作时段期间使能数据传输单元520以将数据传输线511驱动至终端电压电平。特定操作时段可以是在其中数据选通信号的前导码被传输的时段。终端控制单元570可以响应于前导码控制信号PRE_DQS来使能上拉信号PUDQ0和下拉信号PDDQ0。前导码控制信号PRE_DQS可以是响应于用来产生数据选通信号的前导码的命令信号而内部地产生的信号。例如，终端电压的电平可以是电源电压VDDQ与接地电压VSS之间的中间电平，以及在上拉驱动器521和下拉驱动器522二者都被导通的情况下，数据传输线511可以被驱动至终端电压电平。
第三接口电路501还可以包括预驱动器580。预驱动器580可以根据要传输的数据TDQ0来选择性地使能上拉信号PUDQ0和下拉信号PDDQ0。例如，预驱动器580可以在要传输的数据TDQ0是高电平的情况下使能上拉信号PUDQ0，以及可以在要传输的数据TDQ0是低电平的情况下使能下拉信号PDDQ0。
第四接口电路502可以包括终端电阻器ZT和数据接收单元551。终端电阻器ZT可以耦接在数据接收焊盘541与终端节点VTT之间。数据接收单元551可以经由数据接收焊盘541耦接至数据传输线511，并且可以接收经由数据传输线511传输来的数据DQ0。数据接收单元551可以在数据选通信号的前导码被传输时被禁用，以及可以在前导码的传输结束时被使能并且接收经由数据传输线511传输来的数据DQ0。第四接口电路502还可以包括电容器元件561。电容器元件561可以耦接至终端节点VTT，并且稳定终端节点VTT的电压电平。在***5中，当数据选通信号的前导码被传输时，第三接口电路501可以通过将数据传输线511驱动至终端电压电平来将终端节点VTT容易地设置为终端电压电平。因此，可以容易地实现形成***5的组件之间的阻抗匹配。
虽然以上已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，本文所描述的用于高速通信的接口电路和包括该接口电路的***不应当基于所描述实施例而受到限制。
通过以上实施例可以看出，本发明提供以下技术方案。
技术方案1.一种***，包括：
数据传输单元，被配置为基于数据来驱动数据传输线，数据传输单元在特定操作时段期间将数据传输线驱动至与终端电压对应的电压电平；
终端电阻器，耦接在数据传输线与终端节点之间；以及
数据接收单元，被配置为接收经由数据传输线传输来的信号。
技术方案2.根据技术方案1所述的***，其中，特定操作时段是在其期间数据选通信号的前导码被传输的时段。
技术方案3.根据技术方案1所述的***，其中，数据传输单元的导通阻抗值与终端电阻器的阻抗值基本上相同。
技术方案4.根据技术方案1所述的***，还包括：
数据选通传输单元，被配置为基于数据选通信号来驱动数据选通信号传输线；以及
数据选通接收单元，被配置为接收经由数据选通信号传输线传输来的信号。
技术方案5.根据技术方案1所述的***，其中，终端电压电平是***的电源电压与接地电压之间的中间电平。
技术方案6.根据技术方案1所述的***，还包括：
电容器元件，耦接在终端节点与接地电压之间。
技术方案7.一种具有接口电路的***，包括：
数据传输单元，被配置为响应于基于数据而被使能的上拉信号和下拉信号来驱动数据传输线；
数据选通传输单元，被配置为将前导码之后的与所述数据同步的数据选通信号传输至数据选通信号传输线；以及
终端电压控制单元，被配置为响应于前导码控制信号来将上拉信号和下拉信号二者都使能。
技术方案8.根据技术方案7所述的***，其中，数据选通信号的前导码在写入操作被执行时产生。
技术方案9.根据技术方案7所述的***，其中，当上拉信号和下拉信号二者都被使能时，数据传输单元将数据传输线驱动至与终端电压对应的电压电平。
技术方案10.根据技术方案9所述的***，其中，终端电压是***的电源电压与接地电压之间的中间电平。
技术方案11.根据技术方案7所述的***，还包括接收设备，所述接收设备包括：
终端电阻器，耦接在数据传输线与终端节点之间；以及
数据接收单元，耦接至数据传输线，并且被配置为接收经由数据传输线传输来的信号。
技术方案12.根据技术方案11所述的***，其中，数据传输单元的导通阻抗值与终端电阻器的阻抗值基本上相同。
技术方案13.根据技术方案11所述的***，其中，接收设备还包括耦接至终端节点的电容器元件。
技术方案14.根据技术方案11所述的***，其中，数据接收单元在数据选通信号的前导码被传输时被禁用。
技术方案15.一种***，包括：
多个数据传输线，被配置为传输数据信号；
多个数据选通信号传输线，被配置为传输数据选通信号；以及
接口电路，被配置为产生数据选通信号中的前导码，所述前导码在传输数据选通信号之前的时段期间经由数据选通信号传输线来传输，以将所述多个数据传输线驱动至终端电压电平。
技术方案16.根据技术方案15所述的***，其中，终端电压电平是***的电源电压与接地电压之间的中间电平。
技术方案17.根据技术方案15所述的***，还包括：
终端电阻器，耦接在数据传输线与终端节点之间。
技术方案18.根据技术方案17所述的***，其中，终端节点响应于所述前导码而达到终端电压电平。

Claims (10)

1.一种***，包括：
数据传输单元，被配置为基于数据来驱动数据传输线，数据传输单元在特定操作时段期间将数据传输线驱动至与终端电压对应的电压电平；
终端电阻器，耦接在数据传输线与终端节点之间；以及
数据接收单元，被配置为接收经由数据传输线传输来的信号。
2.根据权利要求1所述的***，其中，特定操作时段是在其期间数据选通信号的前导码被传输的时段。
3.根据权利要求1所述的***，其中，数据传输单元的导通阻抗值与终端电阻器的阻抗值基本上相同。
4.根据权利要求1所述的***，还包括：
数据选通传输单元，被配置为基于数据选通信号来驱动数据选通信号传输线；以及
数据选通接收单元，被配置为接收经由数据选通信号传输线传输来的信号。
5.根据权利要求1所述的***，其中，终端电压电平是***的电源电压与接地电压之间的中间电平。
6.根据权利要求1所述的***，还包括：
电容器元件，耦接在终端节点与接地电压之间。
7.一种具有接口电路的***，包括：
数据传输单元，被配置为响应于基于数据而被使能的上拉信号和下拉信号来驱动数据传输线；
数据选通传输单元，被配置为将前导码之后的与所述数据同步的数据选通信号传输至数据选通信号传输线；以及
终端电压控制单元，被配置为响应于前导码控制信号来将上拉信号和下拉信号二者都使能。
8.根据权利要求7所述的***，其中，数据选通信号的前导码在写入操作被执行时产生。
9.根据权利要求7所述的***，其中，当上拉信号和下拉信号二者都被使能时，数据传输单元将数据传输线驱动至与终端电压对应的电压电平。
10.一种***，包括：
多个数据传输线，被配置为传输数据信号；
多个数据选通信号传输线，被配置为传输数据选通信号；以及
接口电路，被配置为产生数据选通信号中的前导码，所述前导码在传输数据选通信号之前的时段期间经由数据选通信号传输线来传输，以将所述多个数据传输线驱动至终端电压电平。
CN201510629656.4A 2015-02-27 2015-09-28 包括用于高速通信的接口电路的*** Active CN105930290B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150028322A KR20160105093A (ko) 2015-02-27 2015-02-27 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
KR10-2015-0028322 2015-02-27

Publications (2)

Publication Number Publication Date
CN105930290A true CN105930290A (zh) 2016-09-07
CN105930290B CN105930290B (zh) 2020-07-28

Family

ID=56798517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510629656.4A Active CN105930290B (zh) 2015-02-27 2015-09-28 包括用于高速通信的接口电路的***

Country Status (3)

Country Link
US (3) US10013376B2 (zh)
KR (1) KR20160105093A (zh)
CN (1) CN105930290B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108132901A (zh) * 2017-12-21 2018-06-08 联想(北京)有限公司 一种信息传输设备及方法
CN108242936A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 动态终端电路和包括其的半导体装置及***

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101959139B1 (ko) * 2017-10-13 2019-03-15 한양대학교 산학협력단 동시 스위칭 잡음 및 간섭을 제거하는 고속 데이터 송수신 시스템 및 방법
KR102034368B1 (ko) * 2018-01-03 2019-10-18 한양대학교 산학협력단 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법
KR102034369B1 (ko) * 2018-01-05 2019-10-18 한양대학교 산학협력단 동시 스위칭 잡음을 제거하면서 클록 및 데이터를 전송할 수 있는 송신기 및 이의 동작 방법
US10797700B2 (en) 2018-12-21 2020-10-06 Samsung Electronics Co., Ltd. Apparatus for transmitting and receiving a signal, a method of operating the same, a memory device, and a method of operating the memory device
US11043488B2 (en) * 2019-01-24 2021-06-22 Western Digital Technologies, Inc. High voltage protection for high-speed data interface
KR20220126364A (ko) * 2021-03-09 2022-09-16 에스케이하이닉스 주식회사 컴퓨터 시스템 및 이를 위한 인터페이스 회로

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479459A (zh) * 2003-06-26 2004-03-03 北京瑞斯康达科技发展有限公司 以太网光纤收发器及用于该收发器的数据收发方法
US20090168563A1 (en) * 2007-12-31 2009-07-02 Yueming Jiang Apparatus, system, and method for bitwise deskewing
CN101499047A (zh) * 2008-02-01 2009-08-05 联发科技股份有限公司 串行连接传输器以及用于控制串行连接传输器的方法
US7800399B1 (en) * 2009-08-04 2010-09-21 Broadcom Corporation Virtual regulator for controlling a termination voltage in a termination circuit
CN101997793A (zh) * 2009-08-11 2011-03-30 （株）提尔爱 使用三个电平电压的差分数据传输***和方法
US20110199843A1 (en) * 2010-02-15 2011-08-18 International Business Machines Corporation Strobe Offset in Bidirectional Memory Strobe Configurations
CN102208943A (zh) * 2011-05-09 2011-10-05 中国科学技术大学 一种用于激光通信的调制解调方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100559737B1 (ko) * 2005-03-14 2006-03-10 삼성전자주식회사 반도체 장치, 반도체 메모리 장치 및 반도체 장치의 데이터스트로브 제어 방법
IL169872A (en) 2005-07-25 2010-11-30 Zvi Einav Fluid pressure regulator with no-drain valve and a method used therein
JP5346259B2 (ja) 2009-09-08 2013-11-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US8929157B2 (en) * 2012-11-19 2015-01-06 Intel Corporation Power efficient, single-ended termination using on-die voltage supply
US9640277B2 (en) * 2013-12-28 2017-05-02 Intel Corporation Avoiding DQS false sampling triggers
KR102219451B1 (ko) * 2014-09-22 2021-02-24 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479459A (zh) * 2003-06-26 2004-03-03 北京瑞斯康达科技发展有限公司 以太网光纤收发器及用于该收发器的数据收发方法
US20090168563A1 (en) * 2007-12-31 2009-07-02 Yueming Jiang Apparatus, system, and method for bitwise deskewing
CN101499047A (zh) * 2008-02-01 2009-08-05 联发科技股份有限公司 串行连接传输器以及用于控制串行连接传输器的方法
US7800399B1 (en) * 2009-08-04 2010-09-21 Broadcom Corporation Virtual regulator for controlling a termination voltage in a termination circuit
CN101997793A (zh) * 2009-08-11 2011-03-30 （株）提尔爱 使用三个电平电压的差分数据传输***和方法
US20110199843A1 (en) * 2010-02-15 2011-08-18 International Business Machines Corporation Strobe Offset in Bidirectional Memory Strobe Configurations
CN102208943A (zh) * 2011-05-09 2011-10-05 中国科学技术大学 一种用于激光通信的调制解调方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242936A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 动态终端电路和包括其的半导体装置及***
US10884961B2 (en) 2016-12-26 2021-01-05 SK Hynix Inc. Dynamic termination circuit, semiconductor apparatus and system including the same
CN108132901A (zh) * 2017-12-21 2018-06-08 联想(北京)有限公司 一种信息传输设备及方法

Also Published As

Publication number Publication date
US20200293475A1 (en) 2020-09-17
US20160253279A1 (en) 2016-09-01
CN105930290B (zh) 2020-07-28
US10698848B2 (en) 2020-06-30
US11347670B2 (en) 2022-05-31
US20180276158A1 (en) 2018-09-27
KR20160105093A (ko) 2016-09-06
US10013376B2 (en) 2018-07-03

Similar Documents

Publication Publication Date Title
CN105930290A (zh) 包括用于高速通信的接口电路的***
US11024362B2 (en) High capacity memory system using standard controller component
US9218312B2 (en) Memory device and memory system including the same
US10387341B2 (en) Apparatuses and methods for asymmetric input/output interface for a memory
KR102571176B1 (ko) 듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템
CN104753504A (zh) 用于校正偏斜的接收器电路、包括其的半导体设备及***
CN105932994B (zh) 终端电路以及包括其的接口电路和***
US10678725B2 (en) Interface circuit relating to variable delay, and semiconductor apparatus and system including the same
US10884961B2 (en) Dynamic termination circuit, semiconductor apparatus and system including the same
CN105373500A (zh) 半导体器件和包括半导体器件的半导体***
KR102515459B1 (ko) 전송 회로, 이를 포함하는 반도체 장치 및 시스템
US10120830B2 (en) Interface circuit for high speed communication, and system including the same
US9449672B2 (en) DRAM memory interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant