CN105869563B - Goa单元电路及其驱动方法、goa电路 - Google Patents

Goa单元电路及其驱动方法、goa电路 Download PDF

Info

Publication number
CN105869563B
CN105869563B CN201610370694.7A CN201610370694A CN105869563B CN 105869563 B CN105869563 B CN 105869563B CN 201610370694 A CN201610370694 A CN 201610370694A CN 105869563 B CN105869563 B CN 105869563B
Authority
CN
China
Prior art keywords
pull
module
signal end
input
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610370694.7A
Other languages
English (en)
Other versions
CN105869563A (zh
Inventor
张元波
陈帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610370694.7A priority Critical patent/CN105869563B/zh
Publication of CN105869563A publication Critical patent/CN105869563A/zh
Priority to PCT/CN2017/085307 priority patent/WO2017206751A1/zh
Priority to US15/743,617 priority patent/US10388203B2/en
Application granted granted Critical
Publication of CN105869563B publication Critical patent/CN105869563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供了一种GOA单元电路及其驱动方法、GOA电路，涉及显示技术领域，用于解决现有GOA电路功耗高和占用面积大的问题。其中所述GOA单元电路包括：上拉节点、第一输入模块、上拉模块、第一下拉模块、复位模块、下拉节点、第二输入模块、噪声控制模块、第一去噪模块和第二去噪模块，其中第一下拉模块与输出信号端、第一时钟控制信号端和放电信号端相连，放电信号端提供的放电信号的高电平高于输入信号端提供的输入信号的高电平，第一下拉模块用于在第一时钟控制信号和放电信号的控制下，对输出信号端进行放电，将输出信号端的电位拉低至低电平。前述GOA单元电路用于驱动显示装置的栅线。

Description

GOA单元电路及其驱动方法、GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种GOA(Gate Driver on Array，阵列基板行驱动)单元电路及其驱动方法、GOA电路。
背景技术
在现有的显示技术中，为了实现低成本，大部分显示装置采用了GOA技术，GOA技术是指将用于驱动栅线的GOA电路设置在显示装置阵列基板的有效显示区域两侧(即边框区域)的技术。GOA电路用于实现移位寄存功能，即在一帧内对所有栅线逐行提供一个输出信号，该输出信号为具有一定脉宽的脉冲信号，以驱动各条栅线。
GOA电路包括多个GOA单元电路，每个GOA单元电路均对应连接一条栅线。如图1所示，为现有技术中GOA单元电路10的结构图，该GOA单元电路10的工作时序如图2所示，一条栅线的扫描时段包括输入阶段t1、输出阶段t2和复位阶段t3，在输入阶段t1，上拉节点PU的电压被拉高，下拉节点PD的电压被拉低，输出信号Output为低电平；在输出阶段t2，上拉节点PU的电压被继续拉高，下拉节点PD的电压被继续拉低，输出信号Output为高电平，从而实现对相应栅线的扫描；在复位阶段，上拉节点PU的电压被拉低，下拉节点PD的电压被拉高，GOA单元电路10中各开关管的工作状态复位。
在GOA电路中，各GOA单元电路通过一定的方式级联，实现移位寄存功能。如图3所示，为现有技术中GOA电路100中各GOA单元电路10的级联图，从图中3中能够看出，除第一级和最后一级GOA单元电路外，在GOA电路100中，上一级GOA单元电路的输出信号Output为下一级GOA单元电路的输入信号Input，上一级GOA单元电路的复位信号Reset为下一级GOA单元电路的输出信号Output，由***提供一初始信号STV作为第一级GOA单元电路的输入信号Input，由***提供一复位信号Reset作为最后一级GOA单元电路的复位信号Reset，从而依次输出Output 1～Output N，实现移位寄存功能，逐行扫描各条栅线。
在上述GOA电路100的实际应用过程中，发明人发现上述GOA电路100的功耗较大，且占用面积较大，导致显示装置的边框宽度较宽。
发明内容
为克服上述现有技术中的缺陷，本发明提供一种GOA单元电路及其驱动方法、GOA电路，以减小GOA电路的功耗和占用面积。
为达到上述目的，本发明采用如下技术方案：
本发明的第一方面提供了一种GOA单元电路，所述GOA单元电路包括：上拉节点；与所述上拉节点相连的第一输入模块，所述第一输入模块还与输入信号端相连，所述第一输入模块用于在所述输入信号端提供的输入信号的控制下，对所述上拉节点的电位进行第一次拉高；与所述上拉节点相连的上拉模块，所述上拉模块还与第一时钟控制信号端和输出信号端相连，所述上拉模块用于在所述第一时钟控制信号端提供的第一时钟控制信号的控制下，对所述上拉节点的电位进行第二次拉高，并且将所述第一时钟控制信号的高电平传递至所述输出信号端并输出；与所述输出信号端相连的第一下拉模块，所述第一下拉模块还与所述第一时钟控制信号端和放电信号端相连，所述放电信号端提供的放电信号的高电平高于所述输入信号端提供的输入信号的高电平，所述第一下拉模块用于在所述第一时钟控制信号端提供的第一时钟控制信号和所述放电信号端提供的放电信号的控制下，对所述输出信号端进行放电，将所述输出信号端的电位拉低至低电平；与所述上拉节点相连的复位模块，所述复位模块还与复位信号端和低电平电源信号端相连，所述复位模块用于在所述复位信号端提供的复位信号和所述低电平电源信号端提供的低电平电源信号的控制下，对所述上拉节点的电位进行复位；下拉节点；与所述下拉节点相连的第二输入模块，所述第二输入模块还与所述上拉节点和所述低电平电源信号端相连，所述第二输入模块用于在所述上拉节点的高电位和所述低电平电源信号端提供的低电平电源信号的控制下，对所述下拉节点的电位进行第一次拉低；与所述下拉节点相连的噪声控制模块，所述噪声控制模块还与第二时钟控制信号端相连，所述噪声控制模块用于在所述第二时钟控制信号端提供的第二时钟控制信号的控制下，对所述下拉节点的电位进行第二次拉低；与所述上拉节点相连的第一去噪模块，所述第一去噪模块还与所述下拉节点和所述低电平电源信号端相连，所述第一去噪模块用于在所述下拉节点的高电位和所述低电平电源信号端提供的低电平电源信号的控制下，对所述上拉节点进行去噪；与所述输出信号端相连的第二去噪模块，所述第二去噪模块还与所述下拉节点和所述低电平电源信号端相连，所述第二去噪模块用于在所述下拉节点的高电位和所述低电平电源信号端提供的低电平电源信号的控制下，对所述输出信号端进行去噪。
在本发明所提供的GOA单元电路中，增加了第一下拉模块，将该第一下拉模块与输出信号端、第一时钟控制信号端和放电信号端相连，在第一时钟控制信号端提供的第一时钟控制信号和放电信号端提供的放电信号的控制下，第一下拉模块能够对输出信号端进行放电，将输出信号端的电位拉低至低电平。由于放电信号端提供的放电信号的高电平高于输入信号端提供的输入信号的高电平，因此第一下拉模块的放电效率高于上拉模块的放电效率，从而将输出信号端的电位拉低至低电平主要依赖第一下拉模块，上拉模块中开关管的尺寸得以减小，并且第一下拉模块的高放电效率依赖于更高电平的放电信号，因此第一下拉模块中开关管的尺寸不必很大，因此上拉模块和第一下拉模块中开关管的尺寸之和小于现有技术中单独的上拉模块中开关管的尺寸。由于开关管尺寸减小，因此其功耗和占用面积均减小，即整个GOA电路的功耗和占用面积减小。
本发明的第二方面提供了一种GOA单元电路的驱动方法，所述驱动方法用于驱动本发明的第一方面所述的GOA单元电路，所述驱动方法包括：一帧的时间依次包括输入时段、输出时段、放电时段和复位时段。
在所述输入时段，输入信号为高电平，所述第一输入模块开启，所述上拉节点的电位被拉高，所述上拉模块开启，第一时钟控制信号为低电平，所述输出信号端输出低电平；复位信号为低电平，所述复位模块关闭；第二时钟控制信号为高电平，所述噪声控制模块开启，在所述上拉节点的高电位控制下，所述第二输入模块开启，低电平电源信号通过所述第二输入模块输入至所述下拉节点，将所述下拉节点的电位拉低，所述第一去噪模块和所述第二去噪模块关闭。
在所述输出时段，所述上拉模块保持开启，第一时钟控制信号变为高电平，所述上拉节点的电位被继续拉高，且所述输出信号端输出高电平；输入信号变为低电平，所述第一输入模块关闭，并且复位信号仍为低电平，所述复位模块关闭；第二时钟控制信号为低电平，所述噪声控制模块关闭，所述第二输入模块保持开启，低电平电源信号继续通过所述第二输入模块输入至所述下拉节点，所述下拉节点的电位被继续拉低，所述第一去噪模块和所述第二去噪模块关闭。
在所述放电时段，放电信号的高电平高于输入信号的高电平，所述第一下拉模块打开，第一时钟控制信号变为低电平，所述输出信号端的电位被拉低至低电平；输入信号仍为低电平，所述第一输入模块关闭，所述上拉节点的电位有一定程度的下降，所述上拉模块保持开启，并且复位信号仍为低电平，所述复位模块关闭；第二时钟控制信号仍为低电平，所述噪声控制模块关闭，所述第二输入模块保持开启，低电平电源信号继续通过所述第二输入模块输入至所述下拉节点，所述下拉节点的电位继续保持低电平，所述第一去噪模块和所述第二去噪模块关闭。
在所述复位时段，复位信号变为高电平，所述复位模块开启，所述低电平电源信号通过所述复位模块输入至所述上拉节点，将所述上拉节点的电位拉低至低电平，所述上拉模块关闭，所述输出信号端仍然输出低电平；输入信号仍为低电平，所述第一输入模块关闭；第二时钟控制信号变为高电平，所述噪声控制模块打开，在所述上拉节点的低电位控制下，所述第二输入模块关闭，所述下拉节点的电位变为高电平，所述第一去噪模块和所述第二去噪模块开启，所述第一去噪模块对所述上拉节点进行去噪，所述第二去噪模块对所述输出信号端进行去噪。
本发明所提供的GOA单元电路的驱动方法的有益效果与本发明所提供的GOA单元电路的有益效果相同，此处不再赘述。
本发明的第三方面提供了一种GOA电路，包括相互级联的多个GOA单元电路，所述GOA单元电路为本发明的所述的GOA单元电路，在各级GOA单元电路中，上一级GOA单元电路的放电信号端与其后某一级GOA单元电路的上拉节点相连；奇数级GOA单元电路的第一时钟控制信号端和第二时钟控制信号端与第一组时钟信号输入线相连；在各奇数级GOA单元电路中，上一级GOA单元电路的输出信号端与下一级GOA单元电路的输入信号端相连，上一级GOA单元电路的复位信号端与下一级GOA单元电路的输出信号端相连，第一级GOA单元电路的输入信号端提供的输入信号和最后一级GOA单元电路的复位信号端提供的复位信号由***提供；偶数级GOA单元电路的第一时钟控制信号端和第二时钟控制信号端与第二组时钟信号输入线相连；在各偶数级GOA单元电路中，上一级GOA单元电路的输出信号端与下一级GOA单元电路的输入信号端，上一级GOA单元电路的复位信号端与下一级GOA单元电路的输出信号端相连，第一级GOA单元电路的输入信号端提供的输入信号和最后一级GOA单元电路的复位信号端提供的复位信号由***提供。
本发明所提供的GOA电路的有益效果与本发明所提供的GOA单元电路的有益效果相同，此处不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中的GOA单元电路的结构图；
图2为现有技术中GOA单元电路的工作时序图；
图3为现有技术中GOA电路中各GOA单元电路的级联图；
图4为本发明实施例一所提供的GOA单元电路的基本结构图一；
图5为图4所示出的GOA单元电路的具体结构图；
图6为本发明实施例一所提供的GOA单元电路的基本结构图二；
图7为图6所示出的GOA单元电路的具体结构图；
图8为本发明实施例二所提供的GOA单元电路的控制时序图；
图9为本发明实施例三所提供的GOA电路中各GOA单元电路的级联图。
附图标记说明：
100-GOA电路； 10-GOA单元电路；
M1～M9-第一开关管～第九开关管； C-电容；
PU-上拉节点； PD-下拉节点；
Input-输入信号； CLK-第一时钟控制信号；
CLKB-第二时钟控制信号； Reset-复位信号；
VGL-低电平电源信号； Output-输出信号；
D-放电信号； 1-第一输入模块；
2-上拉模块； 3-第一下拉模块；
4-复位模块； 5-第二输入模块；
6-噪声控制模块； 7-第一去噪模块；
8-第二去噪模块； 9-第二下拉模块。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
实施例一
正如背景技术所述，现有技术中的GOA电路存在功耗和占用面积大的缺点，本发明的发明人经研究发现，造成上述缺点的原因之一在于：
由于栅线上的电容负载相对GOA单元电路10内部的电容来说非常大，因此为了保证栅线的正常驱动和充电，需要GOA单元电路10中的第二开关管M2足够大，一般情况下第二开关管M2的尺寸是GOA单元电路10中的其它开关管尺寸的数倍至数十倍。而在GOA单元电路10中，时钟控制信号CLK是各GOA控制信号(包括输入信号Input、复位信号Reset、低电平电源信号VGL等)中频率最高的信号，因此GOA单元电路10的功耗中很大部分是由时钟控制信号CLK上的电容负载，即第二开关管M2的寄生电容引起的，第二开关管M2的尺寸太大无疑会导致GOA电路100的功耗大幅增加。
并且，在复位阶段t3，要求输出信号Output能够快速复位到低电平VGL，这一过程一般需要在几微秒之内完成，否则本行像素会误充入下一行像素的数据电压，像素分辨率越高，这一过程所要求的时间越短。为了保证输出信号Output能够快速复位到低电平VGL，第九开关管M9的尺寸也要求足够大，一般与第二开关管M2的大小接近，这导致第九开关管M9上的寄生电容增加，进而引起功耗的增加。
与此同时，第二开关管M2和第九开关管M9尺寸越大，GOA电路100的占用面积也就越大，导致显示装置的边框较宽。
基于上述研究结果，在本实施例中，本发明的发明人提出了一种GOA单元电路，如图4所示，该GOA单元电路10包括：上拉节点(以下称PU点)、第一输入模块1、上拉模块2、第一下拉模块3、复位模块4、下拉节点(以下称PD点)、第二输入模块5、噪声控制模块6、第一去噪模块7和第二去噪模块8。它们之间的连接关系为：第一输入模块1与PU点相连，第一输入模块1还与输入信号端(以下称Input端)相连；上拉模块2与PU点相连，上拉模块2还与第一时钟控制信号端(以下称CLK端)和输出信号端(以下称Output端)相连；第一下拉模块3与Output端相连，第一下拉模块3还与CLK端和放电信号端(以下称D端)相连；复位模块4与PU点相连，复位模块4还与复位信号端(以下称Reset端)和低电平电源信号端(以下称VGL端)相连；第二输入模块5与PD点相连，第二输入模块5还与PU点和VGL端相连；噪声控制模块6与PD点相连，噪声控制模块6还与第二时钟控制信号端(以下称CLKB端)相连；第一去噪模块7与PU点相连，第一去噪模块7还与PD点和VGL端相连；第二去噪模块8与Output端相连，第二去噪模块8还与PD点和VGL端相连。
上述各模块的作用分别为：第一输入模块1用于在Input端提供的输入信号Input的控制下，对上拉节点PU的电位进行第一次拉高。上拉模块2用于在CLK端提供的第一时钟控制信号CLK的控制下，对PU点的电位进行第二次拉高，并且将第一时钟控制信号CLK的高电平传递至Output端并输出。第一下拉模块3用于在第一时钟控制信号CLK和D端提供的放电信号D的控制下，对Output端进行放电，将Output端的电位拉低至低电平；其中，放电信号D的高电平高于输入信号Input的高电平。复位模块4用于在Reset端提供的复位信号Reset和VGL端提供的低电平电源信号VGL的控制下，对PU点的电位进行复位。第二输入模块5用于在PU点的高电位和低电平电源信号VGL的控制下，对PD点的电位进行第一次拉低。噪声控制模块6用于在CLKB端提供的第二时钟控制信号CLKB的控制下，对PD点的电位进行第二次拉低。第一去噪模块7用于在PD节点的高电位和低电平电源信号VGL的控制下，对PU节点进行去噪。第二去噪模块8用于在PD节点的高电位和低电平电源信号VGL的控制下，对Output端进行去噪。
在上述GOA单元电路10中，当Output端输出高电平的输出信号Output后，需要将Output端的电位迅速拉低，本实施例通过在GOA单元电路10中增设第一下拉模块3来将Output端的电位迅速拉低，拉低的过程为：由于在此阶段内第一时钟控制信号CLK为低电平，因此放电信号D为能够控制第一下拉模块3打开的高电平，利用高电平的放电信号D控制第一下拉模块3打开，从而第一时钟控制信号CLK的低电平通过第一下拉模块3传输至Output端，将Output端的电位拉低。而在现有技术中，是通过第二开关管M2(相当于本实施例中的上拉模块2)将Output端的电位拉低的，控制第二开关管M2打开的PU点的电位最高只能达到输入信号Input的高电平。由于本实施例中放电信号D的高电平高于输入信号Input的高电平，因此第一下拉模块3的放电效率高于现有技术中第二开关管M2的放电效率，也高于本实施例中上拉模块2的放电效率。可见，将Output端的电位拉低主要依赖第一下拉模块3，从而上拉模块2中开关管的尺寸得以减小；并且第一下拉模块3的高放电效率依赖于控制其自身打开的更高电平的放电信号D，因此第一下拉模块3中开关管的尺寸不必很大，从而本实施例中上拉模块2和第一下拉模块3中开关管的尺寸之和小于现有技术中单独的上拉模块中开关管的尺寸。由于开关管尺寸减小，因此其功耗的占用面积均减小，从而整个GOA单元电路10的功耗和占用面积减小，有利于实现显示装置的低功耗和窄边框。另外，在大屏拼接技术领域，显示装置的边框变窄有利于减小拼接屏的接缝，提高拼接屏的显示质量，因此本实施例所提供的方案相对于现有技术更适用于大屏拼接技术领域。
基于上述GOA单元电路10的方案，下面对本实施例所提供的GOA单元电路10的具体结构进行介绍。
如图5所示，本实施例中GOA单元电路10的第一输入模块1可包括第一开关管M1，该第一开关管M1的控制端和输入端均与Input端相连，输出端与PU点相连。当Input端所提供的输入信号Input为高电平时，第一开关管M1打开，输入信号Input的高电平传输至PU点，使PU点的电位实现第一次拉高。
本实施例中GOA单元电路10的上拉模块2可包括第二开关管M2和电容C，其中，第二开关管M2的控制端与PU点相连，输入端与CLK端相连，输出端与Output端相连；电容C的第一端与PU点相连，第二端与Output端相连。当PU点的电位被第一次拉高时，第二开关管M2打开，此时CLK端提供的第一时钟控制信号CLK为高电平，电容C的第二端的电位变为高电平，即Output端的电位变为高电平；并且由于电容C的第二端的电位变为高电平，因此电容C的第一端的电位耦合至更高电位，从而PU点的电位实现第二次拉高。
本实施例中GOA单元电路10的第一下拉模块3可包括第三开关管M3，该第三开关管M3的控制端与D端相连，输入端与CLK端相连，输出端与Output端相连。在Output端输出高电平之后，需要将Output端的电位迅速拉低，此时D端提供的放电信号D为高电平，第三开关管M3打开，第一时钟控制信号CLK为低电平，从而Output端的电位被拉低。由于放电信号D为高电平高于输入信号Input的高电平，即第三开关管M3控制端的电压高于第二开关管M2控制端的电压，而第三开关管M3和第二开关管M2输入端的电压相同，对于开关管而言，控制端与输入端之间的电压差越大，其放电效率越高，因此第三开关管M3的放电效率高于第二开关管M2的放电效率，从而实现了将Output端的电位迅速拉低的效果。
本实施例中GOA单元电路10的复位模块4可包括第四开关管M4，该第四开关管M4的控制端与Reset端相连，输入端与VGL端相连，输出端与PU点相连。在将Output端的电位迅速拉低后，需要对PU点的电位进行复位，此时Reset端提供的复位信号Reset为高电平，第四开关管M4打开，VGL端提供的低电平电源信号VGL通过第四开关管M4传输至PU点，从而PU点的电位被拉低，完成复位。
本实施例中GOA单元电路10的第二输入模块5可包括第五开关管M5，该第五开关管M5的控制端与PU点相连，输入端与VGL端相连，输出端与PD点相连。本实施例中GOA单元电路10的噪声控制模块6可包括第六开关管M6，该第六开关管M6的控制端和输入端均与CLKB端相连，输出端与PD点相连。当PU点的电位被第一次拉高时，第五开关管M5打开，低电平电源信号VGL通过第五开关管M5传输至PD点，此时CLKB端提供的第二时钟控制信号CLKB为高电平，第六开关管M6打开，第二时钟控制信号CLKB的高电平通过第六开关管M6传输至PD点，从而实现PD点的电位的第一次拉低。当PU点的电位被第二次拉高时，第五开关管M5仍然打开，低电平电源信号VGL通过第五开关管M5传输至PD点，此时CLKB端提供的第二时钟控制信号CLKB为低电平，第六开关管M6关闭，从而实现PD点的电位的第二次拉低。
本实施例中GOA单元电路10的第一去噪模块7可包括第七开关管M7，该第七开关管M7的控制端与PD点相连，输入端与VGL端相连，输出端与PU点相连。在PU点的电位结束高电平之后，需要对PU点进行去噪，以避免PU点噪声积累，PU点的电位升高，上拉模块2误打开。去噪时，PU点的电位为低电平，第二输入模块5关闭，第二时钟控制信号CLKB为高电平，噪声控制模块6打开，PD点的电位被拉高，第七开关管M7打开，低电平电源信号VGL通过第七开关管M7输入至PU点，PU点的电位为低电平，实现对PU点的去噪。
本实施例中GOA单元电路10的第二去噪模块8可包括第八开关管M8，该第八开关管M8的控制端与Reset端相连，输入端与VGL端相连，输出端与Output端相连。在Output端结束高电平的输出，并且其电位被迅速拉低至低电平之后，需要对Output端进行去噪，以避免Output端噪声积累，Output端电位升高，引起相应栅线打开，导致相应像素误充电。去噪时，PU点的电位为低电平，第二输入模块5关闭，第二时钟控制信号CLKB为高电平，噪声控制模块6打开，PD点的电位被拉高，第八开关管M8打开，低电平电源信号VGL通过第八开关管M8输入至Output端，Output端的电位为低电平，实现对Output端的去噪。
若本实施例所提供的GOA单元电路10中的各模块均采用上述各模块的具体结构，即GOA单元电路10的结构为图5所示出的结构，则该GOA单元电路10不仅能够减小功耗和占用面积，而且该GOA单元电路10中所含开关管的数量相对于现有技术并没有增加，这也有利于减小功耗和占用面积。
如图6所示，在本实施例所提供的GOA单元电路10中，为了能够将Output端的电位更快速地拉低，可设置第二下拉模块9，将该第二下拉模块9与Output端相连，并将该第二下拉模块9与Reset端和VGL端相连。该第二下拉模块9用于在复位信号Reset和低电平电源信号VGL的控制下，将低电平电源信号VGL传递至Output端并输出，从而加速将Output端的电位拉低。
如图7所示，对于上述第二下拉模块9的方案，第二下拉模块9具体可包括第九开关管M9，该第九开关管M9的控制端与Reset端相连，输入端与VGL端相连，输出端与Output端相连。当需要Output端的电位快速拉低时，复位信号Reset为高电平，第九开关管M9打开，低电平电源信号VGL通过第九开关管M9传输至Output端，从而加速将Output端的电位拉低。
实施例二
本实施例提供了一种GOA单元电路的驱动方法，参见图4和图8，该驱动方法用于驱动实施例一所述的GOA单元电路10，该驱动方法包括：一帧的时间依次包括输入时段t1、输出时段t2、放电时段t3和复位时段t4。
在输入时段t1，输入信号Input为高电平，第一输入模块1开启，PU点的电位被拉高，上拉模块2开启，第一时钟控制信号CLK为低电平，Output端输出低电平。同时，复位信号Reset为低电平，复位模块4关闭。第二时钟控制信号CLKB为高电平，噪声控制模块6开启，在PU点的高电位控制下，第二输入模块5开启，低电平电源信号VGL通过第二输入模块5输入至PD点，将PD点的电位拉低，第一去噪模块7和第二去噪模块8关闭。
在输出时段t2，上拉模块2保持开启，第一时钟控制信号CLK变为高电平，PU点的电位被继续拉高，且Output端输出高电平。同时，输入信号Input变为低电平，第一输入模块1关闭，并且复位信号Reset仍为低电平，复位模块4关闭。第二时钟控制信号CLKB为低电平，噪声控制模块6关闭，第二输入模块5保持开启，低电平电源信号VGL继续通过第二输入模块5输入至PD点，PD点的电位被继续拉低，第一去噪模块7和第二去噪模块8关闭。
在放电时段t3，放电信号D的高电平高于输入信号Input的高电平，第一下拉模块3打开，第一时钟控制信号CLK变为低电平，Output端的电位被拉低至低电平。同时，输入信号Input仍为低电平，第一输入模块1关闭，PU点的电位有一定程度的下降，上拉模块2保持开启，并且复位信号Reset仍为低电平，复位模块4关闭。第二时钟控制信号CLKB仍为低电平，噪声控制模块6关闭，第二输入模块5保持开启，低电平电源信号VGL继续通过第二输入模块5输入至PD点，PD点的电位继续保持低电平，第一去噪模块7和第二去噪模块8关闭。
在复位时段t4，复位信号Reset变为高电平，复位模块4开启，低电平电源信号VGL通过复位模块4输入至PU点，将PU点的电位拉低至低电平，上拉模块2关闭，Output端仍然输出低电平。同时，输入信号Input仍为低电平，第一输入模块1关闭。第二时钟控制信号CLKB变为高电平，噪声控制模块6打开，在PU点的低电位控制下，第二输入模块5关闭，PD点的电位变为高电平，第一去噪模块7和第二去噪模块8开启，第一去噪模块7对PU点进行去噪，第二去噪模块8对Output端进行去噪。
在上述GOA单元电路10的驱动方法中，在放电时段t3，利用第一下拉模块3来将Output端的电位迅速拉低，由于控制第一下拉模块3打开的放电信号D的高电平高于输入信号Input的高电平，因此第一下拉模块3的放电效率高于现有技术中第二开关管M2的放电效率，也高于本实施例中上拉模块2的放电效率，从而上拉模块2中开关管的尺寸得以减小，并且第一下拉模块3中开关管的尺寸不必很大，进而上拉模块2和第一下拉模块3中开关管的尺寸之和小于现有技术中单独的上拉模块中开关管的尺寸，减小了GOA单元电路10的功耗和占用面积。
下面结合具体的电路结构对本实施例所提供的驱动方法进行介绍，参见图5和图8，本实施例所提供的驱动方法包括：
在输入时段t1，输入信号Input为高电平，第一开关管M1开启，PU点的电位被拉高，第二开关管M2开启，第一时钟控制信号CLK为低电平，Output端输出低电平。复位信号Reset为低电平，第四开关管M4关闭。第二时钟控制信号CLKB为高电平，第六开关管M6开启，在PU点的高电位控制下，第五开关管M5开启，低电平电源信号VGL通过第五开关管M5输入至PD点，将PD点的电位拉低，第七开关管M7和第八开关管M8关闭。
在输出时段t2，第二开关管M2保持开启，第一时钟控制信号CLK变为高电平，PU点的电位被继续拉高，且Output端输出高电平。输入信号Input变为低电平，第一开关管M1关闭，并且复位信号Reset仍为低电平，第四开关管M4关闭。第二时钟控制信号CLKB为低电平，第六开关管M6关闭，第五开关管M5保持开启，低电平电源信号VGL继续通过第五开关管M5输入至PD点，PD点的电位被继续拉低，第七开关管M7和第八开关管M8关闭。
在放电时段t3，放电信号D的高电平高于输入信号Input的高电平，第三开关管M3打开，第一时钟控制信号CLK变为低电平，Output端的电位被拉低至低电平。输入信号Input仍为低电平，第一开关管M1关闭，PU点的电位有一定程度的下降，第二开关管M2保持开启，并且复位信号Reset仍为低电平，第四开关管M4关闭。第二时钟控制信号CLKB仍为低电平，第六开关管M6关闭，第五开关管M5保持开启，低电平电源信号VGL继续通过第五开关管M5输入至PD点，PD点的电位继续保持低电平，第七开关管M7和第八开关管M8关闭。
在复位时段t4，复位信号Reset变为高电平，第四开关管M4开启，低电平电源信号VGL通过第四开关管M4输入至PU点，将PU点的电位拉低至低电平，第二开关管M2关闭，Output端仍然输出低电平。输入信号Input仍为低电平，第一开关管M1关闭。第二时钟控制信号CLKB变为高电平，第六开关管M6打开，在PU点的低电位控制下，第五开关管M5关闭，PD点的电位变为高电平，第七开关管M7和第八开关管M8开启，第七开关管M7对PU点进行去噪，第八开关管M8对Output端进行去噪。
在上述具体结构的GOA单元电路10的驱动方法中，在放电时段t3，第三开关管M3控制端的电压为放电信号D，而第二开关管M2控制端的电压为PU点电压，此时PU点电压不超过输入信号Input。由于此时放电信号D的高电平高于输入信号Input的高电平，对于开关管而言，控制端的电压越高，其放电速度越快，因此第三开关管M3的放电效率大于第二开关管M2的放电效率，第三开关管M3能够迅速将Output端的电位拉低，从而第二开关管M2的尺寸得以减小，并且由于第三开关管M3控制端的电压较高，因此第三开关管M3的尺寸不必很大就能够保证较快的放电效率。经过模拟，当Output端的电位的下降时间相同时，采用本实施例的方案第二开关管M2和第三开关管M3的尺寸之和，能够比现有技术中单独的第二开关管M2尺寸减小20％以上，从而大幅度的降低了GOA单元电路10的功耗的占用面积，有利于实现显示装置的低功耗和窄边框。
如图6所示，当本实施例所提供的驱动方法适用的GOA单元电路10还包括第二下拉模块9时，所述驱动方法还包括：在复位时段t4，复位信号Reset为高电平，第二下拉模块9开启，低电平电源信号VGL传递至Output端并输出。在输入时段t1、输出时段t2和放电时段t3，复位信号Reset为低电平，第二下拉模块9关闭。在复位时段t4开启第二下拉模块9，可进一步加快Output端的电位拉低至低电平的速度。如图7所示，对于第二下拉模块9包括第九开关管M9的方案，相应的驱动过程具体为：在复位时段t4，复位信号Reset为高电平，第九开关管M9开启，低电平电源信号VGL传递至Output端并输出。在输入时段t1、输出时段t2和放电时段t3，复位信号Reset为低电平，第九开关管M9关闭。
实施例三
基于实施例一，如图9所示，本实施例提供了一种GOA电路100，该GOA电路100包括相互级联的多个GOA单元电路10，所述GOA单元电路10为如实施例一所述的GOA单元电路10。GOA电路100中各GOA单元电路10的级联方式为：
在各级GOA单元电路10中，上一级GOA单元电路10的D端与其后某一级GOA单元电路的PU点相连。
奇数级GOA单元电路的CLK端和CLKB端与第一组时钟信号输入线(CLK1和CLKB1)相连。在各奇数级GOA单元电路中，上一级GOA单元电路的Output端与下一级GOA单元电路的Input端，上一级GOA单元电路的Reset端与下一级GOA单元电路的Output端相连，第一级GOA单元电路的Input端提供的输入信号Input和最后一级GOA单元电路的Reset端提供的复位信号Reset由***提供。
偶数级GOA单元电路的CLK端和CLKB端与第二组时钟信号输入线(CLK2和CLKB2)相连。在各偶数级GOA单元电路中，上一级GOA单元电路的Output端与下一级GOA单元电路的Input端，上一级GOA单元电路的Reset端与下一级GOA单元电路的Output端相连，第一级GOA单元电路的Input端提供的输入信号Input和最后一级GOA单元电路的Reset端提供的复位信号Reset由***提供。
需要说明的是，本实施例中所述的“***”是指显示装置中的电源***。
由于上述GOA电路100所包括的GOA单元电路10为实施例一所提供的GOA单元电路，该GOA单元电路具有功耗低和占用面积小的优点，因此由这种GOA单元电路级联构成的GOA电路100也具有功耗低和占用面积小的优点。
需要指出的是，在上述GOA电路100中，采用两组时钟控制信号分别控制奇数级和偶数级GOA单元电路，使得相邻的两级GOA单元电路的PU波形交叠，从而可利用上一级GOA单元电路之后某一级GOA单元电路的PU点为上一级GOA单元电路的D端提供高电平的放电信号D。这样有效利用上一级GOA单元电路之后某一级GOA单元电路的PU点为上一级GOA单元电路的D端提供高电平的放电信号D，无需***额外为各级GOA单元电路的D端提供高电平的放电信号，即节省了功耗，又简化了GOA电路100的结构。
基于上述技术方案，优选的，请再次参见图9，可将上一级GOA单元电路的D端与下一级GOA单元电路的PU点相连。结合图8，PU波形可视为上一级GOA单元电路的PU波形，D波形可视为下一级GOA单元电路的PU波形，可见下一级GOA单元电路的PU波形较上一级GOA单元电路的PU波形晚半个CLK高电平结束，因此当上一级GOA单元电路处于放电时段t3时，下一级GOA单元电路的PU点的电位正好被拉高至最高电平，约为两倍的VGH(高电平电源信号的电压)，从而上一级GOA单元电路的D端电位约为两倍的VGH。以GOA单元电路的结构为图5所示的结构为例，说明上一级GOA单元电路中第三开关管M3控制端电位约为两倍的VGH，而此时上一级GOA单元电路中PU点的电位已经下降，约为一倍的VGH，即输入信号Input的高电平，也就是说，上一级GOA单元电路中第二开关管M2控制端电位仅为一倍的VGH，可见第三开关管M3控制端电位远高于第二开关管M2控制端电位，从而第三开关管M3的放电速率远高于第二开关管M2的放电速率，使得第二开关管M2和第三开关管M3的尺寸之和相对于现有技术中单独第二开关管M2的尺寸减小，这意味着整个GOA电路100的功耗和占用面积减小，有利于实现显示装置的低功耗和窄边框。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种GOA单元电路，其特征在于，所述GOA单元电路包括：
上拉节点；
与所述上拉节点相连的第一输入模块，所述第一输入模块还与输入信号端相连，所述第一输入模块用于在所述输入信号端提供的输入信号的控制下，对所述上拉节点的电位进行第一次拉高；
与所述上拉节点相连的上拉模块，所述上拉模块还与第一时钟控制信号端和输出信号端相连，所述上拉模块用于在所述第一时钟控制信号端提供的第一时钟控制信号的控制下，对所述上拉节点的电位进行第二次拉高，并且将所述第一时钟控制信号的高电平传递至所述输出信号端并输出；
与所述输出信号端相连的第一下拉模块，所述第一下拉模块还与所述第一时钟控制信号端和放电信号端相连，所述放电信号端提供的放电信号的高电平高于所述输入信号端提供的输入信号的高电平，所述第一下拉模块用于在所述第一时钟控制信号端提供的第一时钟控制信号和所述放电信号端提供的放电信号的控制下，对所述输出信号端进行放电，将所述输出信号端的电位拉低至低电平；
与所述上拉节点相连的复位模块，所述复位模块还与复位信号端和低电平电源信号端相连，所述复位模块用于在所述复位信号端提供的复位信号和所述低电平电源信号端提供的低电平电源信号的控制下，对所述上拉节点的电位进行复位；
下拉节点；
与所述下拉节点相连的第二输入模块，所述第二输入模块还与所述上拉节点和所述低电平电源信号端相连，所述第二输入模块用于在所述上拉节点的高电位和所述低电平电源信号端提供的低电平电源信号的控制下，对所述下拉节点的电位进行第一次拉低；
与所述下拉节点相连的噪声控制模块，所述噪声控制模块还与第二时钟控制信号端相连，所述噪声控制模块用于在所述第二时钟控制信号端提供的第二时钟控制信号的控制下，对所述下拉节点的电位进行第二次拉低；
与所述上拉节点相连的第一去噪模块，所述第一去噪模块还与所述下拉节点和所述低电平电源信号端相连，所述第一去噪模块用于在所述下拉节点的高电位和所述低电平电源信号端提供的低电平电源信号的控制下，对所述上拉节点进行去噪；
与所述输出信号端相连的第二去噪模块，所述第二去噪模块还与所述下拉节点和所述低电平电源信号端相连，所述第二去噪模块用于在所述下拉节点的高电位和所述低电平电源信号端提供的低电平电源信号的控制下，对所述输出信号端进行去噪。
2.根据权利要求1所述的GOA单元电路，其特征在于，所述第一输入模块包括第一开关管，所述第一开关管的控制端和输入端均与所述输入信号端相连，输出端与所述上拉节点相连。
3.根据权利要求1所述的GOA单元电路，其特征在于，所述上拉模块包括：
第二开关管，所述第二开关管的控制端与所述上拉节点相连，输入端与所述第一时钟控制信号端相连，输出端与所述输出信号端相连；
电容，所述电容的第一端与所述上拉节点相连，第二端与所述输出信号端相连。
4.根据权利要求1所述的GOA单元电路，其特征在于，所述第一下拉模块包括第三开关管，所述第三开关管的控制端与所述放电信号端相连，输入端与所述第一时钟控制信号端相连，输出端与所述输出信号端相连。
5.根据权利要求1所述的GOA单元电路，其特征在于，所述复位模块包括第四开关管，所述第四开关管的控制端与所述复位信号端相连，输入端与所述低电平电源信号端相连，输出端与所述上拉节点相连。
6.根据权利要求1所述的GOA单元电路，其特征在于，所述第二输入模块包括第五开关管，所述第五开关管的控制端与所述上拉节点相连，输入端与所述低电平电源信号端相连，输出端与所述下拉节点相连。
7.根据权利要求1所述的GOA单元电路，其特征在于，所述噪声控制模块包括第六开关管，所述第六开关管的控制端和输入端均与所述第二时钟控制信号端相连，输出端与所述下拉节点相连。
8.根据权利要求1所述的GOA单元电路，其特征在于，所述第一去噪模块包括第七开关管，所述第七开关管的控制端与所述下拉节点相连，输入端与所述低电平电源信号端相连，输出端与所述上拉节点相连。
9.根据权利要求1所述的GOA单元电路，其特征在于，所述第二去噪模块包括第八开关管，所述第八开关管的控制端与所述复位信号端相连，输入端与所述低电平电源信号端相连，输出端与所述输出信号端相连。
10.根据权利要求1～9任一项所述的GOA单元电路，其特征在于，所述GOA单元电路还包括与所述输出信号端相连的第二下拉模块，所述第二下拉模块还与所述复位信号端和所述低电平电源信号端相连，所述第二下拉模块用于在所述复位信号端提供的复位信号和所述低电平电源信号端提供的低电平电源信号的控制下，将所述低电平电源信号传递至所述输出信号端并输出。
11.根据权利要求10所述的GOA单元电路，其特征在于，所述第二下拉模块包括第九开关管，所述第九开关管的控制端与所述复位信号端相连，输入端与所述低电平电源信号端相连，输出端与所述输出信号端相连。
12.一种GOA单元电路的驱动方法，其特征在于，所述驱动方法用于驱动权利要求1～11任一项所述的GOA单元电路，所述驱动方法包括：一帧的时间依次包括输入时段、输出时段、放电时段和复位时段；
在所述输入时段，输入信号为高电平，所述第一输入模块开启，所述上拉节点的电位被拉高，所述上拉模块开启，第一时钟控制信号为低电平，所述输出信号端输出低电平；复位信号为低电平，所述复位模块关闭；第二时钟控制信号为高电平，所述噪声控制模块开启，在所述上拉节点的高电位控制下，所述第二输入模块开启，低电平电源信号通过所述第二输入模块输入至所述下拉节点，将所述下拉节点的电位拉低，所述第一去噪模块和所述第二去噪模块关闭；
在所述输出时段，所述上拉模块保持开启，第一时钟控制信号变为高电平，所述上拉节点的电位被继续拉高，且所述输出信号端输出高电平；输入信号变为低电平，所述第一输入模块关闭，并且复位信号仍为低电平，所述复位模块关闭；第二时钟控制信号为低电平，所述噪声控制模块关闭，所述第二输入模块保持开启，低电平电源信号继续通过所述第二输入模块输入至所述下拉节点，所述下拉节点的电位被继续拉低，所述第一去噪模块和所述第二去噪模块关闭；
在所述放电时段，放电信号的高电平高于输入信号的高电平，所述第一下拉模块打开，第一时钟控制信号变为低电平，所述输出信号端的电位被拉低至低电平；输入信号仍为低电平，所述第一输入模块关闭，所述上拉节点的电位有一定程度的下降，所述上拉模块保持开启，并且复位信号仍为低电平，所述复位模块关闭；第二时钟控制信号仍为低电平，所述噪声控制模块关闭，所述第二输入模块保持开启，低电平电源信号继续通过所述第二输入模块输入至所述下拉节点，所述下拉节点的电位继续保持低电平，所述第一去噪模块和所述第二去噪模块关闭；
在所述复位时段，复位信号变为高电平，所述复位模块开启，所述低电平电源信号通过所述复位模块输入至所述上拉节点，将所述上拉节点的电位拉低至低电平，所述上拉模块关闭，所述输出信号端仍然输出低电平；输入信号仍为低电平，所述第一输入模块关闭；第二时钟控制信号变为高电平，所述噪声控制模块打开，在所述上拉节点的低电位控制下，所述第二输入模块关闭，所述下拉节点的电位变为高电平，所述第一去噪模块和所述第二去噪模块开启，所述第一去噪模块对所述上拉节点进行去噪，所述第二去噪模块对所述输出信号端进行去噪。
13.根据权利要求12所述的GOA单元电路的驱动方法，其特征在于，所述驱动方法用于驱动权利要求10或11所述的GOA单元电路，所述驱动方法还包括：
在所述复位时段，复位信号为高电平，所述第二下拉模块开启，所述低电平电源信号传递至所述输出信号端并输出；
在所述输入时段、所述输出时段和所述放电时段，所述复位信号为低电平，所述第二下拉模块关闭。
14.一种GOA电路，包括相互级联的多个GOA单元电路，其特征在于，所述GOA单元电路为如权利要求1～11任一项所述的GOA单元电路，在各级GOA单元电路中，
上一级GOA单元电路的放电信号端与其后某一级GOA单元电路的上拉节点相连；
奇数级GOA单元电路的第一时钟控制信号端和第二时钟控制信号端与第一组时钟信号输入线相连；在各奇数级GOA单元电路中，上一级GOA单元电路的输出信号端与下一级GOA单元电路的输入信号端相连，上一级GOA单元电路的复位信号端与下一级GOA单元电路的输出信号端相连，第一级GOA单元电路的输入信号端提供的输入信号和最后一级GOA单元电路的复位信号端提供的复位信号由***提供；
偶数级GOA单元电路的第一时钟控制信号端和第二时钟控制信号端与第二组时钟信号输入线相连；在各偶数级GOA单元电路中，上一级GOA单元电路的输出信号端与下一级GOA单元电路的输入信号端，上一级GOA单元电路的复位信号端与下一级GOA单元电路的输出信号端相连，第一级GOA单元电路的输入信号端提供的输入信号和最后一级GOA单元电路的复位信号端提供的复位信号由***提供。
15.根据权利要求14所述的GOA电路，其特征在于，上一级GOA单元电路的放电信号端与下一级GOA单元电路的上拉节点相连。
CN201610370694.7A 2016-05-30 2016-05-30 Goa单元电路及其驱动方法、goa电路 Active CN105869563B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610370694.7A CN105869563B (zh) 2016-05-30 2016-05-30 Goa单元电路及其驱动方法、goa电路
PCT/CN2017/085307 WO2017206751A1 (zh) 2016-05-30 2017-05-22 Goa单元电路及其驱动方法、goa电路
US15/743,617 US10388203B2 (en) 2016-05-30 2017-05-22 GOA unit circuits, methods for driving the same, and GOA circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610370694.7A CN105869563B (zh) 2016-05-30 2016-05-30 Goa单元电路及其驱动方法、goa电路

Publications (2)

Publication Number Publication Date
CN105869563A CN105869563A (zh) 2016-08-17
CN105869563B true CN105869563B (zh) 2019-01-18

Family

ID=56642892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610370694.7A Active CN105869563B (zh) 2016-05-30 2016-05-30 Goa单元电路及其驱动方法、goa电路

Country Status (3)

Country Link
US (1) US10388203B2 (zh)
CN (1) CN105869563B (zh)
WO (1) WO2017206751A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105869563B (zh) 2016-05-30 2019-01-18 京东方科技集团股份有限公司 Goa单元电路及其驱动方法、goa电路
CN107507553B (zh) * 2017-09-25 2019-12-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、阵列基板和显示装置
CN107424554B (zh) * 2017-09-26 2020-06-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108122529B (zh) 2018-01-25 2021-08-17 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法和栅极驱动电路
CN110299116B (zh) * 2018-03-23 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN111210752A (zh) * 2020-01-20 2020-05-29 合肥京东方光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN111383576A (zh) 2020-03-24 2020-07-07 维沃移动通信有限公司 像素驱动电路、显示面板及电子设备
CN111415623B (zh) * 2020-03-31 2021-05-14 合肥京东方显示技术有限公司 像素驱动电路及其驱动方法、显示面板和显示设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761937A (zh) * 2014-01-27 2014-04-30 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
US20140320466A1 (en) * 2011-09-23 2014-10-30 Hydis Technologies Co., Ltd. Shift Register and Gate Driving Circuit Using the Same
CN104252853A (zh) * 2014-09-04 2014-12-31 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN105513524A (zh) * 2016-02-01 2016-04-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105590612A (zh) * 2016-03-22 2016-05-18 京东方科技集团股份有限公司 一种移位寄存器及驱动方法、栅极驱动电路和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8055695B2 (en) * 2006-07-12 2011-11-08 Wintek Corporation Shift register with each stage controlled by a specific voltage of the next stage and the stage after thereof
TWI385624B (zh) * 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
TWI366834B (en) * 2007-11-21 2012-06-21 Wintek Corp Shift register
TWI416530B (zh) * 2009-03-25 2013-11-21 Wintek Corp 移位暫存器
TWI400686B (zh) * 2009-04-08 2013-07-01 Au Optronics Corp 液晶顯示器之移位暫存器
TWI384756B (zh) 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器
US20150187311A1 (en) * 2013-12-31 2015-07-02 Shenzhen China Star Optoelectronics Technology Co. Ltd. Scan driving circuit of lcd panel, the lcd panel, and method for driving the scan driving circuit of the lcd panel
CN104299594B (zh) 2014-11-07 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN104464600B (zh) * 2014-12-26 2017-02-01 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN104616617B (zh) 2015-03-09 2017-03-22 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN104715733A (zh) * 2015-04-09 2015-06-17 京东方科技集团股份有限公司 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
CN104715734B (zh) * 2015-04-14 2017-08-08 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN104992673B (zh) * 2015-07-23 2017-09-22 京东方科技集团股份有限公司 一种反相器、栅极驱动电路和显示装置
CN105096879B (zh) * 2015-08-20 2018-03-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN105869563B (zh) * 2016-05-30 2019-01-18 京东方科技集团股份有限公司 Goa单元电路及其驱动方法、goa电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140320466A1 (en) * 2011-09-23 2014-10-30 Hydis Technologies Co., Ltd. Shift Register and Gate Driving Circuit Using the Same
CN103761937A (zh) * 2014-01-27 2014-04-30 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN104252853A (zh) * 2014-09-04 2014-12-31 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路及显示器件
CN105513524A (zh) * 2016-02-01 2016-04-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105590612A (zh) * 2016-03-22 2016-05-18 京东方科技集团股份有限公司 一种移位寄存器及驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
CN105869563A (zh) 2016-08-17
US20180204496A1 (en) 2018-07-19
US10388203B2 (en) 2019-08-20
WO2017206751A1 (zh) 2017-12-07

Similar Documents

Publication Publication Date Title
CN105869563B (zh) Goa单元电路及其驱动方法、goa电路
CN106683630B (zh) 一种像素充电方法及电路
CN105118419B (zh) 一种显示装置、tft基板及goa驱动电路
US9715860B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN103236273B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104616617B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN104252851B (zh) 移位寄存器
CN104778928B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN103021358B (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN104318886B (zh) 一种goa单元及驱动方法，goa电路和显示装置
CN101192393B (zh) 液晶显示设备及其驱动方法
US20170316751A1 (en) Shift register unit, gate line driving device, and driving method
CN103456259B (zh) 一种栅极驱动电路及栅线驱动方法、显示装置
CN104299583A (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN103021466B (zh) 移位寄存器及其工作方法、栅极驱动装置、显示装置
TWI450253B (zh) 液晶顯示器及其驅動方法
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
CN104409056B (zh) 一种扫描驱动电路
CN104616618B (zh) 移位寄存器单元、移位寄存器、显示面板及显示装置
CN103514840B (zh) 集成门极驱动电路及液晶面板
CN103956146B (zh) 一种液晶面板驱动电路、液晶显示装置及一种驱动方法
CN106057147A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105047228A (zh) 一种移位寄存器及其驱动方法、驱动电路和显示装置
CN104952406A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN103413531A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant