CN105868067A - 一种调试接口切换电路 - Google Patents

一种调试接口切换电路 Download PDF

Info

Publication number
CN105868067A
CN105868067A CN201610275422.9A CN201610275422A CN105868067A CN 105868067 A CN105868067 A CN 105868067A CN 201610275422 A CN201610275422 A CN 201610275422A CN 105868067 A CN105868067 A CN 105868067A
Authority
CN
China
Prior art keywords
debugging
interface
circuit
signal output
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610275422.9A
Other languages
English (en)
Other versions
CN105868067B (zh
Inventor
成章
钟科
迭东
李延飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 2 Research Institute
Southwest China Research Institute Electronic Equipment
Original Assignee
CETC 2 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 2 Research Institute filed Critical CETC 2 Research Institute
Priority to CN201610275422.9A priority Critical patent/CN105868067B/zh
Publication of CN105868067A publication Critical patent/CN105868067A/zh
Application granted granted Critical
Publication of CN105868067B publication Critical patent/CN105868067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种调试接口切换电路，涉及芯片或电路模块的调试技术。本发明包括调试信号输入接口选择电路及调试信号输出接口电路，调试信号输入接口选择电路包括第一类调试信号输入接口、第二类调试信号输入接口、切换控制信号输入端以及第一被调电路连接端；所述调试信号输出接口电路包括第二被调电路连接端、第一类调试信号输出接口以及第二类调试信号输出接口；调试信号输出接口电路用于将第二被调电路连接端的信号同时输出到第一类调试信号输出接口以及第二类调试信号输出接口。

Description

一种调试接口切换电路
技术领域
本发明属于数字电路技术，特别涉及芯片或电路模块的调试技术。
背景技术
国际通用标准（如CPCI、VPX等）中，当一个电路模块接入***后，该电路模块的调试接口通常位于与***机箱背板连接的电源连接器中，通过背板将模块的调试接口转接到机箱面板，在机箱面板上连接外部调试器对模块进行调试。但是在实际设计中，为了单个电路模块（没有背板）调试的便利性，通常也需要把该电路模块的调试接口输出到电路模块的前面板（与背板相对的另一侧），直接将外部调试器连接到模块面板进行调试。
现在的做法是将电路模块的调试接口信号线通过电阻跳接或者直接分叉的方式连接到机箱面板或/和模块前面板，实现模块的前面板或/和机箱面板调试。
不难料想，现有的调试接口电路解决方案存在以下问题：
1.电阻跳接方案易导致模块在调试过程中和调试完成后的BOM（BOM：物料清单）不一致，同时可能需要拆卸模块外壳后才能对跳接电阻进行操作，工序过程繁杂；
2.直接分叉方案易产生信号完整性问题（信号完整性：指信号的质量），从而导致调试接口不通、或不稳定、或速率慢。
发明内容
为了解决上述技术问题，本发明提供了一种方便切换的电路模块调试接口切换电路。
本发明采用的技术方案包括调试信号输入接口选择电路及调试信号输出接口电路，其中，
调试信号输入接口选择电路包括第一类调试信号输入接口、第二类调试信号输入接口、切换控制信号输入端以及第一被调电路连接端；调试信号输入接口选择电路用于在切换控制信号的作用下将第一类调试信号输入接口的信号输出到第一被调电路连接端或者将第二类调试信号输入接口的信号输出到第一被调电路连接端；
所述调试信号输出接口电路包括第二被调电路连接端、第一类调试信号输出接口以及第二类调试信号输出接口；调试信号输出接口电路用于将第二被调电路连接端的信号同时输出到第一类调试信号输出接口以及第二类调试信号输出接口。
进一步，调试信号输入接口选择电路包括至少一个多路选择器；每个多路选择器包括第一输入端、第二输入端、切换控制端及输出端，其中第一输入端作为一个第一类调试信号输入接口，第二输入端作为一个第二类调试信号输入接口，输出端作为一个第一被调电路连接端；各个多路选择器的切换控制端连接在一起作为切换控制信号输入端。
进一步，调试信号输出接口电路包括至少一个2bit位宽的驱动器；每个驱动器具有两个输入端及两个输出端；两个输入端连接在一起作为一个第二被调电路连接端，一个输出端作为一个第一类调试信号输出接口，另一个输出端作为一个第二类调试信号输出接口。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
本发明可同时连接模块前面板调试接口及机箱面板调试接口，通过切换控制信号能简单轻松选择使用哪一种调试接口对电路模块进行调试，解决了传统方案的BOM管理问题、繁杂的拆装工序问题和潜在的信号完整性问题，使调试接口灵活、稳定、高速、可靠，提高了调试效率，降低了模块因调试接口问题翻版（重新更改模块硬件设计）的风险。
附图说明
本发明将通过例子并参照附图的方式说明，其中：
图1为本发明电路原理框图。
图2为本发明一个具体实施例的电路原理框图。
图3为多路选择器的真值表。
具体实施方式
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。
本说明书中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
如图1所示，本发明包括调试信号输入接口选择电路及调试信号输出接口电路。
调试信号输入接口选择电路包括第一类调试信号输入接口、第二类调试信号输入接口、切换控制信号输入端以及第一被调电路连接端；调试信号输入接口选择电路用于在切换控制信号的作用下将第一类调试信号输入接口的信号输出到第一被调电路连接端或者将第二类调试信号输入接口的信号输出到第一被调电路连接端。
参见图1左侧电路，本实施例中采用了两个及以上的多路选择器。每个多路选择器包括输入端I0、输入端I1、切换控制端S及输出端Z，其中输入端I0作为一个第一类调试信号输入接口，输入端I1作为一个第二类调试信号输入接口，输出端Z作为一个第一被调电路连接端；各个多路选择器的切换控制端S连接在一起作为切换控制信号输入端。
其中，多路选择器的真值表如图3，当S端为低电平时，多路选择器将输入端I0的信号输出到输出端Z上，当S端为高电平时，多路选择器将输入端I1的信号输出到输出端Z上。
所述调试信号输出接口电路包括第二被调电路连接端、第一类调试信号输出接口以及第二类调试信号输出接口；调试信号输出接口电路用于将第二被调电路连接端的信号同时输出到第一类调试信号输出接口以及第二类调试信号输出接口。
参见图1的右侧电路，本实施例中调试信号输出接口电路包括至少一个2bit位宽的驱动器；每个驱动器具有A1、A2两个端口及B1、B2两个端口，A1端口与B1端口通过双向驱动元件连接，A2端口与B2端口通过双向驱动元件连接；A1、A2两个端口连接在一起作为一个第二被调电路连接端，B1端口作为一个第一类调试信号输出接口，B2端口作为一个第二类调试信号输出接口。每个双向驱动元件可被设置为某一个方向单向导通，例如本实施例中驱动器的双向驱动元件都被设置为A1端口到B1端口单向传输信号，A2端口到B2端口单向传输信号。
本发明提到的调试电路可以是FPGA、DSP、CPU等芯片。
参见图2，本实施例以FPGA的调试 接口（JTAG接口）为例，进一步阐述本发明的使用过程。
将被调的FPGA的JTAG接口的各类输入端，包括模式选择端TMS、时钟信号端TCK及数据输入端TDI，与调试信号输入接口选择电路的三个第一被调电路连接端对应连接，调试信号输入接口选择电路的三个第一类调试信号输入接口与模块前面板调试接口的三个调试信号输出端对应连接，三个第二类调试信号输入接口与机箱面板调试接口的三个调试信号输出端连接，切换控制信号输入端与模块前面板调试接口的选择信号引脚连接。
将被调的FPGA的JTAG接口的输出端，包括数据输出端TDO，与调试信号输出接口电路的一个第二被调电路连接端连接，调试信号输出接口电路的第一类调试信号输出接口与模块前面板调试接口的调试信号输入端连接，第二类调试信号输出接口与机箱面板调试接口的调试信号输入端连接。
连接完毕后，通过模块前面板调试接口的选择信号引脚输出逻辑信号0或1，可方便的选择模块前面板调试或机箱面板调制。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (3)

1.一种调试接口切换电路，其特征在于，包括调试信号输入接口选择电路及调试信号输出接口电路，其中，
调试信号输入接口选择电路包括第一类调试信号输入接口、第二类调试信号输入接口、切换控制信号输入端以及第一被调电路连接端；调试信号输入接口选择电路用于在切换控制信号的作用下将第一类调试信号输入接口的信号输出到第一被调电路连接端或者将第二类调试信号输入接口的信号输出到第一被调电路连接端；
所述调试信号输出接口电路包括第二被调电路连接端、第一类调试信号输出接口以及第二类调试信号输出接口；调试信号输出接口电路用于将第二被调电路连接端的信号同时输出到第一类调试信号输出接口以及第二类调试信号输出接口。
2.根据权利要求1所述的一种调试接口切换电路，其特征在于，调试信号输入接口选择电路包括至少一个多路选择器；每个多路选择器包括第一输入端、第二输入端、切换控制端及输出端，其中第一输入端作为一个第一类调试信号输入接口，第二输入端作为一个第二类调试信号输入接口，输出端作为一个第一被调电路连接端；各个多路选择器的切换控制端连接在一起作为切换控制信号输入端。
3.根据权利要求1所述的一种调试接口切换电路，其特征在于，调试信号输出接口电路包括至少一个2bit位宽的驱动器；每个驱动器具有两个输入端及两个输出端；两个输入端连接在一起作为一个第二被调电路连接端，一个输出端作为一个第一类调试信号输出接口，另一个输出端作为一个第二类调试信号输出接口。
CN201610275422.9A 2016-04-29 2016-04-29 一种调试接口切换电路 Active CN105868067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610275422.9A CN105868067B (zh) 2016-04-29 2016-04-29 一种调试接口切换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610275422.9A CN105868067B (zh) 2016-04-29 2016-04-29 一种调试接口切换电路

Publications (2)

Publication Number Publication Date
CN105868067A true CN105868067A (zh) 2016-08-17
CN105868067B CN105868067B (zh) 2018-09-18

Family

ID=56628534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610275422.9A Active CN105868067B (zh) 2016-04-29 2016-04-29 一种调试接口切换电路

Country Status (1)

Country Link
CN (1) CN105868067B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268913A (ja) * 2001-03-09 2002-09-20 Sharp Corp 検査装置
EP1932788A1 (en) * 2006-12-01 2008-06-18 Morelli Handling and Robotic Systems S.a.s. di Morelli Massimo & C. Automatic conveyor apparatus for feeding articles towards a pick up station
CN101359307A (zh) * 2007-08-03 2009-02-04 英业达股份有限公司 Sas信道的测试装置及其测试方法
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路
CN103136138A (zh) * 2011-11-24 2013-06-05 炬力集成电路设计有限公司 一种芯片、芯片调试方法以及芯片与外部设备通信的方法
CN103389932A (zh) * 2012-05-07 2013-11-13 鸿富锦精密工业（深圳）有限公司 接口测试装置
CN104484268A (zh) * 2014-11-21 2015-04-01 厦门美图移动科技有限公司 一种调试方法和移动终端

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002268913A (ja) * 2001-03-09 2002-09-20 Sharp Corp 検査装置
EP1932788A1 (en) * 2006-12-01 2008-06-18 Morelli Handling and Robotic Systems S.a.s. di Morelli Massimo & C. Automatic conveyor apparatus for feeding articles towards a pick up station
CN101359307A (zh) * 2007-08-03 2009-02-04 英业达股份有限公司 Sas信道的测试装置及其测试方法
CN102289419A (zh) * 2010-06-17 2011-12-21 珠海全志科技有限公司 功能接口与调试接口复用的soc集成电路
CN103136138A (zh) * 2011-11-24 2013-06-05 炬力集成电路设计有限公司 一种芯片、芯片调试方法以及芯片与外部设备通信的方法
CN103389932A (zh) * 2012-05-07 2013-11-13 鸿富锦精密工业（深圳）有限公司 接口测试装置
CN104484268A (zh) * 2014-11-21 2015-04-01 厦门美图移动科技有限公司 一种调试方法和移动终端

Also Published As

Publication number Publication date
CN105868067B (zh) 2018-09-18

Similar Documents

Publication Publication Date Title
EP1205848A1 (en) Embedded microcontroller bound-out chip as preprocessor for a logic analyser
US20200064405A1 (en) Combinatorial serial and parallel test access port selection in a jtag interface
US7478298B2 (en) Method and system for backplane testing using generic boundary-scan units
CN108280002B (zh) 一种8路服务器中xdp和dci混合调试接口硬件拓扑结构
CN109828872A (zh) 信号测试装置及方法
CN105372536A (zh) 航空电子通用测试平台
CN111722968A (zh) 一种硬件调试方法、装置、***及可读存储介质
CN111104279B (zh) Sas连接器导通检测***及其方法
CN105868067A (zh) 一种调试接口切换电路
US20120159007A1 (en) Apparatus and method for analyzing bidirectional data exchanged between two electronic devices
US7610535B2 (en) Boundary scan connector test method capable of fully utilizing test I/O modules
CN112306773B (zh) 一种具有标准串行主机接口的fc节点机的故障检测平台
CN102929651A (zh) 基于芯片阵列的在线加载***及其方法
CN211375588U (zh) 一种多调试接口切换电路
CN107479411B (zh) 芯片io现场可编程控制的装置及方法
US11953550B2 (en) Server JTAG component adaptive interconnection system and method
CN217718469U (zh) Jtag通信电路及板卡、电子设备
CN111984486A (zh) 一种cpu网络接口性能测试板卡、测试***及测试方法
US20190331733A1 (en) Sequential test access port selection in a jtag interface
US7478005B2 (en) Technique for testing interconnections between electronic components
CN215679197U (zh) 一种可卸载式主板开发除错用模组及服务器主板
CN110781049A (zh) 一种jtag链路自动识别与拓展装置
CN220367596U (zh) 一种jtag菊花链拓扑结构和jtag调试***
CN113742146B (zh) 一种测试治具和测试装置
CN220730796U (zh) PCIe多通道可编程测试治具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant