CN105789389B - Led芯片的模组化封装方法 - Google Patents

Led芯片的模组化封装方法 Download PDF

Info

Publication number
CN105789389B
CN105789389B CN201610288240.5A CN201610288240A CN105789389B CN 105789389 B CN105789389 B CN 105789389B CN 201610288240 A CN201610288240 A CN 201610288240A CN 105789389 B CN105789389 B CN 105789389B
Authority
CN
China
Prior art keywords
chip
copper sheet
package substrate
silica gel
hole slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610288240.5A
Other languages
English (en)
Other versions
CN105789389A (zh
Inventor
彭娟
胡少坚
陈寿面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201610288240.5A priority Critical patent/CN105789389B/zh
Publication of CN105789389A publication Critical patent/CN105789389A/zh
Application granted granted Critical
Publication of CN105789389B publication Critical patent/CN105789389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供了一种LED芯片的模组化封装方法，包括：提供封装基板，并且对封装基板的表面进行绝缘处理；在封装基板中形成用于放置芯片的孔槽；在孔槽底部和侧壁电镀反射层；在孔槽底部涂覆固晶胶；将芯片安装于所述孔槽底部的固晶胶上；向封装基板上涂布硅胶，并且在硅胶上覆盖铜板，对铜板进行平整化；在对应于芯片上方的硅胶和铜板中形成引线孔；在引线孔中填充导电金属，且去除位于铜板表面的多余导电金属；经光刻和刻蚀工艺，在铜板中形成焊接开孔；在焊接开孔中形成焊接球；本发明避免了传统回流焊工艺高温对芯片的损伤，解决了焊接工艺带来的引线键合不牢固的问题，且降低了成本，适用于大规模生产。

Description

LED芯片的模组化封装方法
技术领域
本发明涉及微电子技术领域，具体涉及一种LED芯片的模组化封装方法。
背景技术
封装工艺技术对LED性能起着至关重要的作用。LED封装方法、材料、结构和工艺的选择主要由芯片结构、光电/机械特性、具体应用和成本等因素决定。随着功率的增大，特别是固态照明技术发展的需求，对LED封装的光学、热学、电学和机械结构等提出了新的、更高的要求。传统的LED封装是采用金线将LED发光芯片电极引出，同时采用多种材料将发光芯片和金线保护起来，同时完成输出电信号，保护管芯正常工作，输出可见光功能的过程。对应的封装技术SMD封装的生产工艺细分包括固晶、焊线、点胶、烘烤、冲压、分光分色、编带、贴片等环节，工艺过程比较复杂。因此，技术上又出现了COB封装，其全称是chip-on-board，即板上芯片封装，是一种区别于SMD表贴封装技术的新型封装方式，具体是将LED裸芯片用导电或非导电胶粘附在PCB上，然后进行引线键合实现其电气连接，并用胶把芯片和键合引线包封。COB光源除了散热性能好、造价成本低之外，还能进行个性化设计。但在技术上，COB封装仍存在光衰、寿命短、可靠性差等不足之处，这是因为COB产品是先封灯，封完灯之后，IC驱动器件要经过回流焊工艺处理，很难保证灯面在过回流焊处理的时候，炉内240度的高温不对灯造成损害。为了有效地解决引线键合不牢导致的次品问题，以及降低封装热阻，提高出光效率，必须采用全新的技术思路来进行封装设计。
发明内容
为了克服以上问题，本发明提供一种模组化封装方式，不仅能够降低封装热阻，提高出光率，还避免回流焊的引线工艺步骤。
本发明提供了一种LED芯片的模组化封装方法，其包括：
步骤01：提供封装基板，并且对封装基板的表面进行绝缘处理；
步骤02：在所述封装基板中形成用于放置芯片的孔槽；
步骤03：在所述孔槽底部和侧壁电镀反射层；
步骤04：在所述孔槽底部涂覆固晶胶；
步骤05：将芯片安装于所述孔槽底部的所述固晶胶上；
步骤06：向完成所述步骤05的封装基板上涂布硅胶，并且在硅胶上覆盖铜板，并且利用铜板对所述固晶胶进行平整化处理；
步骤07：在对应于所述芯片上方的所述硅胶和所述铜板中形成引线孔；
步骤08：在所述引线孔中填充导电金属，且去除位于铜板表面的多余导电金属；
步骤09：经光刻和刻蚀工艺，在所述铜板中形成焊接开孔；
步骤10：在所述焊接开孔中形成焊接球。
优选地，所述步骤01中，采用阳极氧化处理方式来进行所述绝缘处理，使封装基板表面形成绝缘层。
优选地，所述孔槽的深度与所述芯片的厚度之差为0～1mm。
优选地，所述步骤03中，采用电化学镀方式在所述孔槽底部和侧壁电镀银层。
优选地，所述银层的厚度为45～55nm。
优选地，所述步骤05中，采用FSA水流自封装工艺将所述芯片安装于所述孔槽底部的所述固晶胶上。
优选地，所述步骤05中，采用FSA水流自封装工艺中有部分孔槽未安装有所述芯片，此时，采用机械手臂将芯片放入所述部分孔槽中。
优选地，所述步骤06中，还包括采用掺有荧光粉的硅胶来调整所述LED 的出光类型。
优选地，所述步骤07中采用激光形成所述引线孔。
优选地，所述步骤08中，采用电化学镀铜的方式在引线孔中沉积金属铜。
本发明的LED芯片的模组化封装方法，避免了现有的回流焊工艺中高温处理对芯片的损伤和芯片性能的影响，解决了由于焊接工艺带来的引线键合不牢等工艺问题；此外，通过在孔槽底部和侧壁形成反射层，可以减少对LED发出光的吸收，提高LED发出光的出射效率；并且，工艺简单能够实现大批量生产；进一步的，采用电化学镀铜工艺在引线孔中沉积金属铜，使得芯片的电极与铜板之间的连接效率提高；虽然铜的导电性能略差于银，但是相比之下，银资源稀缺且价格昂贵，而铜的资源量丰富且价格低廉，因此，采用铜引线取代银引线能够大幅度降低生产成本。
附图说明
图1为本发明的一个较佳实施例的LED芯片的模组化封装方法的流程示意图
图2～11为本发明的一个较佳实施例的LED芯片的模组化封装方法的各制备步骤示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合附图1-11和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图1，本实施例的LED芯片的模组化封装方法包括：
步骤01：提供封装基板，并且对封装基板的表面进行绝缘处理；
具体的，请参阅图2，封装基板01的材料可以选择为铝或铜，也可以选择金属基复合材料如铜基复合材料、铝基复合材料或者聚合物基复合材料、碳复合材料或高级金属合金；封装基板可以为上述材料的单层或多层结构；为了使其表面绝缘，需通过绝缘处理例如阳极氧化处理在封装基板表面形成很薄的绝缘层。
步骤02：在封装基板中形成用于放置芯片的孔槽；
具体的，请参阅图3，可以但不限于采用各向异性刻蚀工艺来形成孔槽02，孔槽02的孔径大小和深度可以通过工艺调节至与芯片尺寸相匹配，孔槽02的深度比芯片的厚度大0～1mm，孔槽02的底部比芯片的底部尺寸宽0～1mm，例如，孔槽为上宽下窄的梯形结构，此时，梯形孔槽的下底宽度比芯片的宽度大 0～1mm。
步骤03：在孔槽底部和侧壁电镀反射层；
具体的，请参阅图4，采用电化学镀方式在孔,02底部和侧壁电镀银层03，银层03的厚度可以为45～55nm；采用反射层(这里为银层03)可以减少对LED 发出光的吸收，增加LED发出光的向外反射。
步骤04：在孔槽底部涂覆固晶胶；
具体的，请参阅图5，固晶胶04可以采用常规工艺来涂覆在孔槽02底部。
步骤05：将芯片安装于孔槽底部的固晶胶上；
具体的，请参阅图6，采用FSA水流自封装工艺将芯片05安装于孔槽02 底部的固晶胶04上；采用FSA水流自封装工艺中有部分孔槽未安装有芯片，此时，采用机械手臂将芯片放入所述部分孔槽中。
步骤06：向完成步骤05的封装基板上涂布硅胶，并且在硅胶上覆盖铜板，并且利用铜板对固晶胶进行平整化处理；
具体的，请参阅图7，涂布硅胶06然后在硅胶06上形成铜板07，根据LED 的用途还可以在硅胶06中掺入荧光粉调整出光类型，例如，通过在硅胶中掺入黄色荧光粉，与发蓝光的LED芯片配合得到白光。然后在硅胶06上覆盖铜板 07，利用铜板07的平面来压实硅胶06以实现硅胶06的平整化。
步骤07：在对应于芯片上方的硅胶和铜板中形成引线孔；
具体的，请参阅图8，可以但不限于采用激光形成引线孔08，可以根据LED 芯片的电极数量来设定引线孔08的数量。这里需要说明的是，图8中的引线孔的形状只是示意，并非代表实际的引线孔的形状，由于工艺条件限制，实际形成的引线孔可能上端宽下端窄，像倒锥形。
步骤08：在引线孔中填充导电金属，且去除位于铜板表面的多余导电金属；
具体的，请参阅图9，采用电化学镀铜的方式在引线孔中沉积金属铜09，填充有金属铜09的引线孔将芯片05的电极与铜板07相连接。通过研磨工艺去除位于铜板07表面的多余导电金属。
步骤09：经光刻和刻蚀工艺，在铜板中形成焊接开孔；
具体的，本步骤09形成的结构如图10所示，首先，涂布光刻胶，曝光显影后，在光刻胶中刻蚀出焊接开孔图案；然后，采用刻蚀工艺，在铜板07中刻蚀出焊接开孔10。
步骤10：在焊接开孔中形成焊接球。
具体的，请参阅图11，在焊接开孔中沉积焊接球11。最后，整理形成LED 芯片所需要的引出，例如形成金属线，实现芯片与电路板的连接。
综上所述，本发明的LED芯片的模组化封装方法，避免了现有的回流焊工艺中高温处理对芯片的损伤和芯片性能的影响，解决了由于焊接工艺带来的引线键合不牢等工艺问题；此外，通过在孔槽底部和侧壁形成反射层，可以减少对LED发出光的吸收，提高LED发出光的出射效率；并且，工艺简单能够实现大批量生产；进一步的，采用电化学镀铜工艺在引线孔中沉积金属铜，使得芯片的电极与铜板之间的连接效率提高；虽然铜的导电性能略差于银，但是相比之下，银资源稀缺且价格昂贵，而铜的资源量丰富且价格低廉，因此，采用铜引线取代银引线能够大幅度降低生产成本。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种LED芯片的模组化封装方法，其特征在于，包括：
步骤01：提供封装基板，并且对封装基板的表面进行绝缘处理；
步骤02：在所述封装基板中形成用于放置芯片的孔槽；
步骤03：在所述孔槽底部和侧壁电镀反射层；
步骤04：在所述孔槽底部涂覆固晶胶；
步骤05：将芯片安装于所述孔槽底部的所述固晶胶上；
步骤06：向完成所述步骤05的封装基板上涂布硅胶，并且在硅胶上覆盖铜板，并且利用铜板对所述固晶胶进行平整化处理；
步骤07：在对应于所述芯片上方的所述硅胶中和所述铜板中形成引线孔；
步骤08：在所述引线孔中填充导电金属，且去除位于铜板表面的多余导电金属；
步骤09：经光刻和刻蚀工艺，在所述铜板中形成焊接开孔；
步骤10：在所述焊接开孔中形成焊接球。
2.根据权利要求1所述的方法，其特征在于，所述步骤01中，采用阳极氧化处理方式来进行所述绝缘处理，使封装基板表面形成绝缘层。
3.根据权利要求1所述的方法，其特征在于，所述孔槽的深度与所述芯片的厚度之差为0～1mm。
4.根据权利要求1所述的方法，其特征在于，所述步骤03中，采用电化学镀方式在所述孔槽底部和侧壁电镀反射层；反射层为银层。
5.根据权利要求4所述的方法，其特征在于，所述银层的厚度为45～55nm。
6.根据权利要求1所述的方法，其特征在于，所述步骤05中，采用FSA水流自封装工艺将所述芯片安装于所述孔槽底部的所述固晶胶上。
7.根据权利要求1所述的方法，其特征在于，所述步骤05中，采用FSA水流自封装工艺中有部分孔槽未安装有所述芯片，此时，采用机械手臂将芯片放入所述部分孔槽中。
8.根据权利要求1所述的方法，其特征在于，所述步骤06中，还包括采用掺有荧光粉的硅胶来调整所述LED的出光类型。
9.根据权利要求1所述的方法，其特征在于，所述步骤07中采用激光形成所述引线孔。
10.根据权利要求1所述的方法，其特征在于，所述步骤08中，采用电化学镀铜的方式在引线孔中沉积金属铜。
CN201610288240.5A 2016-05-03 2016-05-03 Led芯片的模组化封装方法 Active CN105789389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610288240.5A CN105789389B (zh) 2016-05-03 2016-05-03 Led芯片的模组化封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610288240.5A CN105789389B (zh) 2016-05-03 2016-05-03 Led芯片的模组化封装方法

Publications (2)

Publication Number Publication Date
CN105789389A CN105789389A (zh) 2016-07-20
CN105789389B true CN105789389B (zh) 2018-12-18

Family

ID=56401554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610288240.5A Active CN105789389B (zh) 2016-05-03 2016-05-03 Led芯片的模组化封装方法

Country Status (1)

Country Link
CN (1) CN105789389B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110349865A (zh) * 2018-04-04 2019-10-18 上海瑞章物联网技术有限公司 芯片的封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241650B1 (ko) * 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
CN102832331B (zh) * 2012-08-24 2014-12-10 江阴长电先进封装有限公司 一种圆片级led封装方法
CN103824904A (zh) * 2014-01-28 2014-05-28 深圳市九洲光电科技有限公司 Led封装基板的制造方法

Also Published As

Publication number Publication date
CN105789389A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
CN202473919U (zh) 柔性电路基板双面出光led阵列光源
CN102176504B (zh) 发光器件封装件及制造其方法
CN103672771A (zh) 发光装置及其制造方法
CN101997074A (zh) 一种基于硅基板的led表面贴片式封装结构及其封装方法
CN201904369U (zh) 一种基于硅基板的led表面贴片式封装结构
CN103748700A (zh) 用于led封装的带有凹坑和通孔的基板
CN101621101A (zh) 发光二极管及其制造方法
CN106992169A (zh) 一种倒装rgb‑led封装模组及其显示屏
CN103762298A (zh) Led晶片组合封装材料及工艺
KR100977260B1 (ko) 고출력 엘이디 패키지 및 그 제조방법
US20160276318A1 (en) Package of LED Chip and Manufacturing Method Thereof
CN102709278A (zh) 荧光薄膜平面薄片式led阵列光源
CN103840071A (zh) 一种led灯条制作方法及led灯条
CN102881806B (zh) 一种smd led单元及其封装方法
CN202195315U (zh) 一种led面光源装置
CN103545436B (zh) 蓝宝石基led封装结构及其封装方法
CN103824926A (zh) 一种多芯片led封装体的制作方法
CN206947335U (zh) 一种倒装rgb‑led封装模组及其显示屏
CN105789389B (zh) Led芯片的模组化封装方法
CN104938039A (zh) 电子装置及其制造方法
CN202736972U (zh) 基于硅通孔技术的晶圆级大功率led封装结构
CN206992107U (zh) 一种小间距led器件和由其制造的显示屏
CN206992109U (zh) 一种户外大间距led器件及led显示屏
CN104235663B (zh) 一种led软灯条的生产工艺
CN203836739U (zh) 硅基led路灯光源模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant