CN105742212B - 将晶片分成裸片的方法 - Google Patents

将晶片分成裸片的方法 Download PDF

Info

Publication number
CN105742212B
CN105742212B CN201510993795.5A CN201510993795A CN105742212B CN 105742212 B CN105742212 B CN 105742212B CN 201510993795 A CN201510993795 A CN 201510993795A CN 105742212 B CN105742212 B CN 105742212B
Authority
CN
China
Prior art keywords
chip
adhesive tape
carrier
wafer
connecting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510993795.5A
Other languages
English (en)
Other versions
CN105742212A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN105742212A publication Critical patent/CN105742212A/zh
Application granted granted Critical
Publication of CN105742212B publication Critical patent/CN105742212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Laser Beam Processing (AREA)

Abstract

提供一种将晶片分成裸片的方法，所述晶片在一侧上具有带有由多条分割线划分的多个装置的装置区域以及无装置围绕所述装置区域形成的周边边缘区域。所述方法包括：将用于保护所述晶片上的装置的粘合带附接至所述晶片所述一侧，所述粘合带粘附至所述装置中的至少一些、任选地全部装置；通过连接构件将用于支撑所述粘合带的载体连接至所述粘合带的与接触所述装置的侧面相对的侧面；磨削所述晶片的与所述一侧相对的侧面，以便调节晶片高度；以及沿所述分割线切割所述晶片。所述方法特征在于，使得所述连接构件以俯视图来看完全位于所述晶片的所述装置区域的外部。

Description

将晶片分成裸片的方法
技术领域
本发明涉及一种将晶片分成裸片的方法，所述晶片在一侧上具有带有由多条分割线划分的多个装置的装置区域以及无装置围绕所述装置区域形成的周边边缘区域。
背景技术
在半导体装置的制造工艺中，具有带有由多条分割线划分的多个装置的装置区域的晶片被分成个别裸片。这种制造工艺通常包括调节晶片高度的磨削步骤以及沿分割线切割晶片以获得裸片的切割步骤。为了保护在此制造工艺期间形成于晶片上的装置并且为了定位个别裸片，可将粘合带附接至具有形成于其上的装置的晶片侧。然而，此粘合带由于以下缺点而容易变形：在该制造工艺期间，附接至粘合带的个别裸片可能发生位置移动。这种裸片移位使得裸片拾取变得复杂，从而需要复杂且昂贵的制造机器。
本申请人已知一种用于将晶片分成裸片的方法，其中支撑粘合带的载体附接至裸片。载体是由刚性硬材料制成，这种材料被胶粘至粘合带的整个表面，由此消除或至少基本减少裸片移位。因此，能够提供低复杂性并因此更为廉价的制造机器。
然而，使用该载体的已知装置制造工艺具有增加单位成本的缺点。
发明内容
因此，本发明的目标在于提供一种用于将晶片分成裸片的方法，从而允许以较低单位成本来消除裸片移位。
本发明基于现有技术方法的相对较高单位成本主要由以下因素导致的考量。在将晶片从载体剥离过程中，晶片受到较大弯曲应力，这会导致晶片断裂和/或损坏形成于晶片上的装置。由于晶片在载体拆离过程中弯曲，因此，部分分开的裸片会接触彼此，并且因此受损。另外，在晶片拆离时，较大弯曲应力也作用于载体。因此，载体可能在去除过程中受损或甚至是破裂。出于以上所给出的原因，晶片必须非常缓慢且小心地拆离载体，这导致生产率降低，即，每小时处理过的单元的生产量降低，并且因此增加处理成本。
本发明人已经发现，上文所指明的缺点可归因于以下事实：载体被胶粘至粘合带的整个表面区域。因此，由于胶粘区域较大，载体与晶片的拆离产生较大弯曲应力，这很可能会对晶片和/或载体造成损坏。另外，为使载体拆离而对该胶粘区域进行的处理很可能对装置造成损坏，因为装置与该胶粘区域是彼此叠置的。结果是废品率相对较高，从而导致单位成本较高。
因此，提供将晶片分成裸片的本发明的方法，所述晶片在一侧上具有带有由多条分割线划分的多个装置的装置区域以及无装置围绕所述装置区域形成的周边边缘区域，所述方法包括以下步骤：将用于保护所述晶片上的装置的粘合带附接至所述晶片一侧，所述粘合带粘附至所述装置中的至少一些、任选地全部装置；通过连接构件将用于支撑所述粘合带的载体连接至所述粘合带的与接触所述装置的侧面相对的侧面，所述载体是由比所述粘合带更硬且更为刚性的材料制成；磨削所述晶片的与所述一侧相对的侧面，以便调节晶片高度；以及沿所述分割线切割所述晶片，所述方法特征在于，使得所述连接构件以俯视图来看完全位于所述晶片的所述装置区域的外部。所述载体是硬和/或刚性载体。
因此，本发明的方法显著减少载体与粘合带相连接的区域。因此，在拆离时不太可能损坏载体。另外，在为使载体拆离而对连接构件进行处理时，装置不容易被损坏，因为它们与存在连接构件的区域分开定位。因此，提供一种将晶片分成裸片的方法，这种方法缓和裸片移位问题并因废品率降低而使单位成本降低。
以上方法可按所列次序执行，使得磨削在切割前执行。这允许从背面(即，不存在装置的侧面)切割晶片。因此，装置损坏的风险降低，从而进一步最小化废品率并且降低单位成本。
所述连接构件可以呈现可由外部刺激(例如，能量输入)去除的粘合特性，所述连接构件优选包括UV可固化胶、可热固胶，或其组合。因此，以容易且无接触的方式拆离载体是可能的，从而最小化载体损坏的风险并使单位成本较低。或者，所述连接构件可以包括水溶性胶。
所述方法可以包括以下步骤：将能量输入至所述连接构件，以释放在载体与粘合带之间的连接，并且从所述粘合带去除所述载体。
所述连接构件可以呈现环形形状。这产生了以下优点：在用于将粘合带固定在适当位置的足够大的连接区域与用于实现以较低损坏风险拆离载体的足够小的连接区域之间实现良好折衷。另外，环形形态使连接构件的处理廉价且复杂性较低。另外，环形形状使粘合带在载体上实现良好固定，使得能够在很大程度上防止裸片移位。
所述方法可以包括在所述载体中形成凹槽，优选地为环形凹槽，以供所述连接构件***。这允许将所述连接构件整合到所述载体中。因此，提供可容易处理的晶片和载体组。另外，鉴于载体由相对较硬且刚性的材料制成的事实，所述凹槽可以高精确度容易地形成于其中。因此，所述方法实现良好处理质量。或者，还可将所述凹槽形成在粘合带中，或将所述凹槽形成在粘合带与载体组合中。
所述晶片的一侧(换句话说，晶片形成有装置的侧面)可以由激光器来完全或部分切割，例如，一半被切割或挖槽，其中所述晶片的另一区域优选地被机械切割。所述晶片的另外区域可以从所述晶片的所述一侧或从所述晶片的与所述一侧相对的侧面机械切割。鉴于所述晶片的其上形成装置的侧面通常呈现脆性低介电质层的事实，用激光器切割所述晶片确保良好处理质量。对另一(优选的是其余)晶片区域的机械切割允许精确调节切割深度。
所述晶片的与所述一侧相对的侧面可以部分机械切割，并且所述晶片的另一区域可以由激光器从所述晶片的与所述一侧相对的侧面切割。优选地，所述晶片的其余区域，即，所述晶片的在已形成一个或多个部分切口的一个或多个区域中沿晶片的高度或厚度方向的其余部分由激光器从所述晶片与所述一侧相对的侧面切割。
对所述晶片的切割可以在磨削所述晶片前执行。这允许在所述晶片仍呈现较大厚度时进行切割。因此，可以防止晶片翘曲和/或突然切割，从而提高处理质量。
所述方法可以包括以下步骤，使所述粘合带的与接触所述装置的表面相对的表面与所述晶片的与形成所述装置的所述一侧相对的表面平行。这提供了较高的处理精确度，还使处理质量提高。
所述方法还进一步包括将粘合拾取带附接至所述晶片的磨削表面。这个步骤会使所述载体与所述粘合带容易拆离，并且使所述粘合带与所述晶片的所述一侧容易拆离，因为所述裸片由粘合拾取带保持。该粘合拾取带可进一步被配置为可径向伸展的。所述方法接着可以包括以下步骤：使粘合拾取带伸展，以增加裸片之间的距离，并且允许更容易地拾取裸片。
所述载体可由玻璃和/或硅制成。如果所述载体是由玻璃制成，那么至连接构件的能量输入能够利用透射穿过玻璃的辐射(例如，UV辐射)实现。如果所述载体由硅制成，那么可提供廉价载体。另外，两种材料的组合也是可能的。
附图说明
图1是说明根据本发明的优选实施例的晶片分割方法的第1步骤的横截面图。
图2是说明根据本发明的优选实施例的晶片分割方法的第2步骤的横截面图。
图3是说明根据本发明的优选实施例的晶片分割方法的第3步骤、第4步骤以及第5步骤的横截面图。
图4是图3中的区域A的放大图。
图5是说明根据本发明的优选实施例的晶片分割方法的第6步骤的横截面图。
图6是说明根据本发明的优选实施例的晶片分割方法的第7步骤的横截面图。
图7是说明根据本发明的优选实施例的晶片分割方法的第8步骤的横截面图。
图8是说明根据本发明的优选实施例的晶片分割方法的第9步骤的横截面图。
图9是说明根据本发明的优选实施例的晶片分割方法的第10步骤的横截面图。
图10是说明根据本发明的优选实施例的晶片分割方法的第11步骤的横截面图。
具体实施方式
现将参考附图描述本发明的优选实施例。
以下优选实施例涉及一种用于将晶片W分成裸片的方法。晶片W可为MEMS晶片，具有形成于其侧表面上的MESM装置，所述侧表面在以下描述中称为图案侧1。然而，晶片W并不限于MEMS晶片，而还可为具有CMOS装置(优选地为固态成像装置)形成在其图案侧1上的CMOS晶片。晶片W可以由硅制成。此硅晶片W可以包括作为在硅基板上的IC(集成电路)和LSI(大规模集成件)的装置，或者可为通过在陶瓷、玻璃或蓝宝石制成的无机材料基板上形成光学装置(例如，LED(发光二极管))来配置的光学装置晶片。晶片W不限于此，并且可以任何其它方式形成。此外，上述示例性晶片设计的组合也是可能的。在磨削前，晶片可以具有在μm范围内的厚度，优选地在625μm至925μm的范围内。
晶片W优选地呈现为圆形形状，具有形成在其图案侧1上的多个交叉的分割线，也被称为渠道(street)，由此将晶片W划分成多个矩形区域，在这些矩形区域中，分别形成装置(例如，前述那些装置)。这些装置优选地形成在晶片W的中心区域，也被称为装置区域2，例如如图4所示。在圆形晶片W的情况下，这个装置区域2优选地为圆形，并与晶片W的外圆周同心布置。装置区域2被环绕装置区域2的环形周边边缘区域3环绕，例如如图4所示。在这个周边边缘区域3中，并未形成装置。周边边缘区域3优选地与装置区域2和/或晶片W的外圆周同心布置。周边边缘区域3的径向延度可在mm的范围内，并且优选地在1mm至3mm之间。
在下文中，根据本发明的优选实施例的用于分割晶片W的方法参考图1至图10进行描述。
图1描绘根据本发明的优选实施例的晶片分割方法的第1步骤的结果。在第1步骤中，粘合带4附接至晶片W的图案侧1。换句话说，图案侧1与粘合带4层压在一起。粘合带4优选地与晶片W具有相同形状，并同心附接至晶片。当附接至晶片W时，粘合带4粘附至形成于图案侧1的装置区域2中的装置。粘合带4为形成于晶片W的装置区域2中的装置提供保护。
图2说明根据本发明的优选实施例的晶片分割方法的第2步骤。应当注意，这个第2步骤对于根据这个优选实施例的方法是任选的。在这个第2步骤中，粘合带4的远离晶片W取向的表面平行于晶片W的远离粘合带4取向的表面。由于装置形成在晶片W的图案侧1的事实，粘合带4的顶表面5可因其下方形成的装置而呈现出不均匀的表面轮廓。此顶表面5的最低点(即表面最靠近晶片W的那个点)与此顶表面5的最高点(即表面最远离晶片W的那个点)之间的距离可为约70μm。通过在这个第2步骤中的平行化，这个距离例如可减少至约2μm。该平行化可优选地通过以下方式实现：将晶片W夹在夹盘台子上，并且沿着顶表面5移动例如铣削设备，使得该铣削设备的加工平面取向成平行于晶片W的背表面6。具有层合的粘合带4的晶片W的总厚度值可通过这个第2步骤提高。
图3和图4呈现根据这个优选实施例的晶片分割方法的第3步骤、第4步骤以及第5步骤的结果。在这个优选实施例的第3步骤中，提供硬质载体7。硬质载体7优选地由比粘合带4的材料显著更硬且更为刚性的材料制成。硬质载体7例如由硅、玻璃、或其组合制成。优选地，硬质载体7与粘合带4同份形成，并与该粘合带同心布置，如图3所示。硬质载体7可例如呈现出500μm至1000μm的高度。
在这个优选实施例的第4步骤(其对于这个实施例而言是任选的)中，环形凹槽8、例如槽口在硬质载体7中同心形成，如图4所示。优选地，环形凹槽8具有矩形轮廓的横截面和/或从硬质载体7的外周表面9径向向内延伸。在硬质载体7的高度方向上，凹槽8可沿载体高度的约一半延伸。硬质载体7呈现外环部分s，外环部分优选地从晶片W的外圆周9径向向内延伸。当硬质载体7同心地附接至粘合带4时，环形部分优选地对应于晶片W的周边边缘区域3。凹槽8的延伸和布置被限定为在外环部分s内。因此，当硬质载体7同心地附接至粘合带4时，凹槽8以俯视图来看并非在晶片W的装置区域2中延伸，如图4所示。应当注意，凹槽8还可能起始于从硬质载体7的外圆周9径向向内移位的径向位置。另外，不同于矩形轮廓的轮廓是可能的，例如，三角形轮廓或半圆形轮廓等。
在这个优选实施例的第5步骤中，硬质载体7同心地附接至粘合带4的顶表面5。鉴于硬质载体7和粘合带4同份形成的事实，在这个优选实施例中，这两个部分形成了连续周向表面。硬质载体7至粘合带4的附接通过连接构件10实现，从而允许在不损坏硬质载体7的情况下，稍后将硬质载体7从粘合带4拆离。
连接构件可呈现出粘合特性，这些粘合特性可受能量(例如，UV辐射)施加影响，所述连接构件例如UV可固化胶。该胶可为UV可固化胶10，优选地呈双面带的形式。带10提供于硬质载体7的凹槽8中，用以将硬质载体7附接至粘合带4。由于凹槽8的配置，带10完全位于晶片W的周边边缘区域3中，由此不延伸至装置区域2，如图4所示。晶片W、粘合带4以及硬质载体7在这个优选实施例中在这个第5步骤后形成具有恒定、或近似恒定的直径的单元。这个单元且尤其是粘合带4在结构上受到刚性硬质载体7支撑，该刚性硬质载体利用提供于凹槽8中的带10的UV可固化胶来附接至粘合带4。当UV可固化胶10用作连接构件时，硬质载体7优选地由玻璃制成。这就允许UV辐射穿透载体7以固化凹槽8中的胶10，使得胶失去其粘合特性，并且载体7可容易地拆离而不发生损坏。
或者，替代UV可固化胶10，可将可热固胶、优选地是双面带用作用于将硬质载体7连接至粘合带4的连接构件。此带优选地布置于硬质载体7的凹槽8中。这种可热固胶允许通过将热量施加于可热固带来容易地将硬质载体7与粘合带4拆离，而不损坏载体7。这种配置允许使用硅作为硬质载体7的材料，因为不需要其透明性。或者，可使用水溶性胶。
连接构件还有可能以悬浮液胶的形式提供。液胶将使粘合带4和硬质载体7干燥并将粘合带和硬质载体彼此连接。这种胶可布置在凹槽8中。凹槽8可提供于粘合带4的周向表面、硬质载体7的周向表面，或这两者内。随后，可将液胶提供在粘合带4与硬质载体7在凹槽内的交界处。凹槽8可呈现为三角形横截面。还可能不提供凹槽。为了将硬质载体7从粘合带4拆离，刀或任何其它机械切割设备可用于切割胶以便将硬质载体7从粘合带4拆离而不造成损坏。或者，液胶可由外部刺激(例如，UV辐射或热量)固化。在这种情况下，硬质载体7可以通过以下方式从粘合带4拆离：向胶施加外部刺激，从而将胶固化，并且因此降低其粘合力，并且随后将硬质载体7从粘合带4去除。另外，液胶可为水溶性胶，从而允许通过将水施加至胶来将硬质载体7从粘合带4去除。
在连接构件的所有以上配置中，连接构件仅仅位于硬质载体7的外环部分s，由此不延伸至晶片W的装置区域2中。
图5说明这个优选实施例的第6步骤的结果。在这个第6步骤中，粘合带4附接至的晶片W利用磨削设备从其背表面6开始磨削至所需厚度，其中硬质载体7被安装至粘合带4。这个厚度可为裸片的最终厚度。这种磨削设备可以包括一个或多个金刚石砂轮。
在这个优选实施例的第7步骤中，晶片W利用机械切割设备(例如，锯子)来从背侧沿其图案侧1上形成的渠道从其背表面6切割。切割可为完全切割，使得裸片通过这个第7步骤彼此分离。或者，切割可仅仅为所谓的半切割，从而在高度方向上留下一些晶片材料。图6描绘第7步骤中的此种半切割。
如果在第7步骤中仅执行半切割，那么晶片W完全切割，使得裸片13在第8步骤中彼此分离，其结果在图7中说明。在这个第8步骤中，在沿渠道的高度方向上的晶片W的剩余硅由激光器从晶片W的背侧6切割。这在晶片W在其图案侧1呈现所谓的低k材料时尤其有利。这种低介电质材料是非常脆性的。利用激光器对晶片进行切割确保良好切割质量。在裸片13已经完全彼此分离后，裸片分别粘附至硬质载体7附接至的粘合带4，如图7所示。
在优选实施例的第9步骤中(其结果在图8中示出)，分别由粘合带4和硬质载体7来固持的个别裸片13放置在安装于环形框架12上的粘合拾取带11上。裸片13、粘合带4和硬质载体7的单元放置在所述粘合拾取带上，其方式为使得裸片13的磨削表面接触该粘合拾取带，如图8所示。
在优选实施例的第10步骤中，如图9所示，能量被施加至连接构件或连接构件以任何其它方式来转变，使得硬质载体7与粘合带4之间的连接得以释放，从而允许将硬质载体7从粘合带4去除。在这个实施例中，对连接构件10进行配置，其方式为使得对硬质载体7的这种拆离在不损坏载体7的情况下是可能的。由于连接构件仅仅位于晶片W的周边边缘区域3中，因此裸片13不会在连接构件10的这种释放期间损坏。
图10描绘优选实施例的第11步骤，其中粘合带4从裸片13上去除，由此释放个别裸片以由拾取装置从粘合拾取带11上拾取。个别裸片之间的距离可通过使拾取带径向伸展来增加以有利于拾取。
应当注意，沿渠道来切割晶片W还可在先前所述磨削步骤前执行。在这种情况下，晶片W优选地沿渠道从图案侧1切割至对应于最终裸片高度的深度。随后，在磨削步骤中，分离个别裸片13，其中晶片W从背侧6向下磨削以到达切口下侧。优选地，这种切割在将粘合带4附接至晶片W前执行。此处理方法的其余步骤对应于先前描述的那些步骤。

Claims (14)

1.一种将晶片(W)分成裸片的方法，所述晶片在一侧(1)上具有带有由多条分割线划分的多个装置的装置区域(2)以及无装置围绕所述装置区域(2)形成的周边边缘区域(3)，所述方法包括以下步骤：
将用于保护所述晶片(W)上的装置的粘合带(4)附接至所述晶片(W)的所述一侧(1)，所述粘合带(4)粘附至所述装置中的至少一些；
通过连接构件(10)将用于支撑所述粘合带(4)的载体(7)连接至所述粘合带(4)的与接触所述装置的侧面相对的侧面；
磨削所述晶片(W)的与所述一侧(1)相对的侧面(6)，以便调节晶片高度；以及
沿所述分割线切割所述晶片(W)；
其特征在于，
其中所述连接构件(10)呈现环形形状并且被布置在所述晶片的外周部分处，
在所述载体的被布置在环形形状的所述连接构件内的区域中，在所述载体与所述粘合带之间没有材料存在，
在所述晶片(W)被完全切割而使得所述裸片彼此分离的状态下，所述晶片(W)粘附至附接了所述载体(7)的所述粘合带(4)，
在所述晶片(W)沿所述分割线被切割的状态下，所述晶片(W)粘附至附接了所述载体(7)的所述粘合带(4)。
2.根据权利要求1所述的方法，其中所述连接构件(10)呈现可由能量输入去除的粘合特性，所述连接构件(10)包括UV可固化胶、可热固胶，或其组合。
3.根据权利要求2所述的方法，其进一步包括：
将能量输入至所述连接构件(10)，以释放在载体(7)与粘合带(4)之间的连接；以及
将所述载体(7)从所述粘合带(4)去除。
4.根据权利要求1至3中任一项所述的方法，其进一步包括：
在所述载体(7)中形成凹槽，以供所述连接构件(10)***。
5.根据权利要求4所述的方法，其中所述凹槽是环形凹槽。
6.根据权利要求1至3中任一项所述的方法，其中所述晶片(W)的所述一侧(1)部分由激光器切割，而所述晶片的另一区域被机械切割。
7.根据权利要求6所述的方法，其中所述晶片(W)的所述另一区域是从所述晶片(W)的所述一侧(1)或从所述晶片(W)的与所述一侧(1)相对的所述侧面(6)机械切割。
8.根据权利要求1至3中任一项所述的方法，其中所述晶片(W)的与所述一侧(1)相对的所述侧面(6)被部分机械切割，而所述晶片(W)的另一区域由激光器从所述晶片(W)的与所述一侧(1)相对的所述侧面(6)切割。
9.根据权利要求1至3中任一项所述的方法，其中对所述晶片的所述切割在磨削所述晶片前执行。
10.根据权利要求1至3中任一项所述的方法，其中权利要求1的所述步骤按照所列次序执行。
11.根据权利要求1至3中任一项所述的方法，其中所述粘合带(4)的与接触所述装置的所述侧面相对的所述侧面平行于所述晶片(W)的与所述一侧(1)相对的所述侧面。
12.根据权利要求1至3中任一项所述的方法，其进一步包括：
将粘合拾取带(11)附接至所述晶片(W)的磨削表面。
13.根据权利要求1至3中任一项所述的方法，其中所述载体(7)由硅和/或玻璃制成。
14.根据权利要求1所述的方法，其中所述粘合带(4)粘附至全部所述装置。
CN201510993795.5A 2014-12-29 2015-12-25 将晶片分成裸片的方法 Active CN105742212B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014227005.7 2014-12-29
DE102014227005.7A DE102014227005B4 (de) 2014-12-29 2014-12-29 Verfahren zum Aufteilen eines Wafers in Chips

Publications (2)

Publication Number Publication Date
CN105742212A CN105742212A (zh) 2016-07-06
CN105742212B true CN105742212B (zh) 2019-08-30

Family

ID=56116737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510993795.5A Active CN105742212B (zh) 2014-12-29 2015-12-25 将晶片分成裸片的方法

Country Status (8)

Country Link
US (1) US9704749B2 (zh)
JP (1) JP6233936B2 (zh)
KR (1) KR101747561B1 (zh)
CN (1) CN105742212B (zh)
DE (1) DE102014227005B4 (zh)
MY (1) MY175846A (zh)
SG (1) SG10201509836PA (zh)
TW (1) TWI607486B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112976A1 (de) * 2016-07-14 2018-01-18 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Schichtstapel
KR102030409B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템
KR102030398B1 (ko) * 2017-07-28 2019-10-10 (주) 예스티 웨이퍼 다이싱 방법 및 웨이퍼를 다이싱하기 위한 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809718A (zh) * 2007-12-20 2010-08-18 立山机械股份有限公司 黏着材的黏着方法及黏着装置
CN103295948A (zh) * 2012-03-02 2013-09-11 株式会社迪思科 带凸块的器件晶片的加工方法
TW201344774A (zh) * 2012-03-02 2013-11-01 Fujifilm Corp 半導體元件的製造方法
CN104009000A (zh) * 2013-02-22 2014-08-27 株式会社迪思科 晶片的加工方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6294439B1 (en) * 1997-07-23 2001-09-25 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
JP2001035817A (ja) * 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
TWI241674B (en) * 2001-11-30 2005-10-11 Disco Corp Manufacturing method of semiconductor chip
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
JP2003234455A (ja) * 2002-02-07 2003-08-22 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置
JP2004014956A (ja) * 2002-06-11 2004-01-15 Shinko Electric Ind Co Ltd 微小半導体素子の加工処理方法
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
DE20318462U1 (de) * 2003-11-26 2004-03-11 Infineon Technologies Ag Anordnung elektronischer Halbleiterbauelemente auf einem Trägersystem zur Behandlung der Halbleiterbauelemente mit einem flüssigen Medium
US8426293B2 (en) * 2004-07-09 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. IC chip and its manufacturing method
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
JP2008258282A (ja) * 2007-04-02 2008-10-23 Toshiba Corp 半導体ウェハのチップ化方法
US8043940B2 (en) * 2008-06-02 2011-10-25 Renesas Electronics Corporation Method for manufacturing semiconductor chip and semiconductor device
JP5308213B2 (ja) * 2009-03-31 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5495647B2 (ja) 2009-07-17 2014-05-21 株式会社ディスコ ウェーハの加工方法
JP2010056562A (ja) * 2009-11-26 2010-03-11 Nitto Denko Corp 半導体チップの製造方法
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
US9559004B2 (en) * 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP2013135038A (ja) * 2011-12-26 2013-07-08 Elpida Memory Inc 半導体装置の製造方法
JP2014135348A (ja) * 2013-01-09 2014-07-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2014165388A (ja) * 2013-02-26 2014-09-08 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809718A (zh) * 2007-12-20 2010-08-18 立山机械股份有限公司 黏着材的黏着方法及黏着装置
CN103295948A (zh) * 2012-03-02 2013-09-11 株式会社迪思科 带凸块的器件晶片的加工方法
TW201344774A (zh) * 2012-03-02 2013-11-01 Fujifilm Corp 半導體元件的製造方法
CN104009000A (zh) * 2013-02-22 2014-08-27 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
JP2016127273A (ja) 2016-07-11
KR20160080075A (ko) 2016-07-07
DE102014227005A1 (de) 2016-06-30
DE102014227005B4 (de) 2023-09-07
SG10201509836PA (en) 2016-07-28
JP6233936B2 (ja) 2017-11-22
US9704749B2 (en) 2017-07-11
US20160190010A1 (en) 2016-06-30
TWI607486B (zh) 2017-12-01
KR101747561B1 (ko) 2017-06-14
MY175846A (en) 2020-07-13
CN105742212A (zh) 2016-07-06
TW201635337A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
CN105931956B (zh) 晶片分割方法
JP6410152B2 (ja) 半導体装置の製造方法
US7648850B2 (en) Method for producing semiconductor chip
CN109417049B (zh) 处理背面上具有突出物的晶片的方法
JP6308632B2 (ja) ウェハを分割する方法
CN105742212B (zh) 将晶片分成裸片的方法
CN105448779B (zh) 用于处理半导体管芯的装配件和处理半导体管芯的方法
JP2012069747A (ja) 半導体装置およびその製造方法
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP5921473B2 (ja) 半導体装置の製造方法
KR100555559B1 (ko) 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP5197037B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2013197434A (ja) 半導体装置の製造方法
US20120009763A1 (en) Semiconductor chip manufacturing method
CN104008964A (zh) 研磨衬底的方法和使用该方法制造半导体发光器件的方法
JP5361200B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2018101702A (ja) 発光装置の製造方法
KR100442619B1 (ko) 랩핑 및 폴리싱 공정을 위한 홈을 구비하는 웨이퍼
JP2016018872A (ja) 半導体装置の製造方法
KR20190032715A (ko) 반도체용 웨이퍼 소잉방법
JP2018181877A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2014003155A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant