CN105706218A - 对锗层进行热处理的半导体基板的制造方法及半导体装置的制造方法 - Google Patents

对锗层进行热处理的半导体基板的制造方法及半导体装置的制造方法 Download PDF

Info

Publication number
CN105706218A
CN105706218A CN201480059398.4A CN201480059398A CN105706218A CN 105706218 A CN105706218 A CN 105706218A CN 201480059398 A CN201480059398 A CN 201480059398A CN 105706218 A CN105706218 A CN 105706218A
Authority
CN
China
Prior art keywords
substrate
heat treatment
germanium
mobility
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480059398.4A
Other languages
English (en)
Other versions
CN105706218B (zh
Inventor
鸟海明
李忠贤
西村知纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of CN105706218A publication Critical patent/CN105706218A/zh
Application granted granted Critical
Publication of CN105706218B publication Critical patent/CN105706218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种半导体基板的制造方法，其包括在还原性气体气氛中，在700℃以上对具有1×1016cm-3以上的氧浓度的锗层(30)进行热处理的工序。或者一种半导体基板的制造方法，其包括在还原性气体气氛中，对具有1×1016cm-3以上的氧浓度的锗层(30)进行热处理以使所述氧浓度减小的工序。

Description

对锗层进行热处理的半导体基板的制造方法及半导体装置的制造方法
技术领域
本发明涉及半导体基板的制造方法及半导体装置的制造方法，涉及对锗层进行热处理的半导体基板的制造方法及半导体装置的制造方法。
背景技术
锗(Ge)是与硅(Si)相比具有优异的电子物性的半导体。例如，正在开发使用锗的MOSFET(MetalOxideSemiconductorFieldEffectTransistor)。例如，在MOSFET中，重要的是提高锗层中的载流子的迁移率。
现有技术文献
非专利文献
非专利文献1：ExtendedAbstractofthe2011InternationalConferenceonSolidStateDevicesandMaterials，Nagoya，2011，pp925-926
发明内容
发明要解决的问题
在单晶锗基板中，根据基板的种类而迁移率大不相同。若锗基板的迁移率低，则在MOSFET等半导体装置中不能得到高的性能。需要使锗层的迁移率提高，而提高半导体装置的性能。
本发明鉴于上述课题而完成，目的在于提供高性能的半导体装置。
用于解决问题的手段
本发明为一种半导体基板的制造方法，其特征在于，包括在还原性气体气氛中，在700℃以上对具有1×1016cm-3以上的氧浓度的锗层进行热处理的工序。
本发明为一种半导体基板的制造方法，其特征在于，包括在还原性气体气氛中，对具有1×1016cm-3以上的氧浓度的锗层进行热处理以使所述氧浓度减小的工序。
上述构成中，可以设为如下构成：进行上述热处理的工序是在800℃以上进行热处理的工序。
上述构成中，可以设为如下构成：通过上述热处理，上述锗层所具有的氧浓度变得低于1×1016cm-3。
上述构成中，可以设为如下构成：上述锗层的(111)面为主面。
上述构成中，可以设为如下构成：上述还原性气体气氛为氢气气氛。
上述构成中，可以设为如下构成：上述锗层为单晶锗基板。
本发明为一种半导体装置的制造方法，其特征在于，包括在通过上述半导体基板的制造方法制造的半导体基板上形成半导体装置的工序。
上述构成中，形成上述半导体装置的工序包括在经上述热处理的上述锗层的表面形成栅极绝缘膜的工序；和在上述栅极绝缘膜上形成栅极电极的工序。
发明效果
根据本发明，可以提供一种高性能的半导体装置。
附图说明
图1(a)至图1(d)是表示实验中使用的MOS结构的制作方法的截面图。
图2是表示(111)基板A的迁移率μeff相对于面电子密度Ns的的图。
图3(a)至图3(c)是(111)基板A的氢热处理后的基板表面的AFM图像。
图4(a)至图4(f)是表示(111)基板A的氢热处理后的AFM观察结果的图。
图5是表示晶体取向不同的基板A的1μm□的RMS相对于氢热处理中的热处理温度的图。
图6(a)至图6(e)是表示(111)基板A的热处理后的基板A表面的AFM观察结果的图。
图7是表示(111)基板B的氧浓度相对于深度的图。
图8是表示(111)基板B的迁移率μeff相对于面电子密度Ns的的图。
图9是表示向(111)基板A离子注入氧离子的样品的迁移率μeff相对于面电子密度Ns的图。
图10是表示向(111)基板A离子注入氧离子的样品的氧浓度相对于距离表面的深度的图。
图11是表示基板B的迁移率μeff相对于面电子密度Ns的示意图。
图12(a)至图12(e)是表示实施例1涉及的半导体装置的制造方法的截面图。
图13是表示(111)基板B的氧浓度相对于深度的图。
具体实施方式
若使用单晶锗基板制作MOS结构，测定迁移率，则根据基板的种类而迁移率不同。作为一例，根据使基板成长的成长装置、成长条件和材料等而迁移率不同。然而，是成长方法自身的问题、还是其它问题是不明确的。另外，在基板上形成的锗层中迁移率也不同。像这样根据基板或层的种类而迁移率不同的原因是不明确的。因此，难以使迁移率提高。
为了调查根据基板或层的种类而迁移率不同的理由，作为迁移率不同的单晶锗基板，准备成长方法不同的基板A和基板B。基板B比基板A的迁移率低。使用基板A和基板B制作MOS结构，进行以下实验。
图1(a)至图1(d)是表示实验中使用的MOS结构的制作方法的截面图。如图1(a)所示，准备P型单晶锗基板10。使用基板A或基板B作为单晶锗基板。以下，将以(111)面为主面的基板A称为(111)基板A，将以(111)面为主面的基板B称为(111)基板B。锗基板10的受体浓度NA为2×1015cm-3。
如图1(b)所示，在氢(H2)气气氛(100％氢气气氛)、1气压下，进行热处理。以下，也将氢气气氛中的热处理称为氢热处理。如图1(c)所示，在锗基板10上形成氧化锗膜12。氧化锗膜12的形成通过在氧气气氛中对锗基板10进行热处理来进行。氧化锗膜12的形成条件是：氧压力为70气压、基板温度为500℃。氧化锗膜12的膜厚为5nm至6nm左右。如图1(d)所示，在氧化锗膜12的表面形成金(Au)膜作为金属膜14。金属膜14被用作栅极电极。
使用(111)基板A，制作栅极长为100μm、栅极宽为25μm的MOS结构。利用分割CV法，求出室温下的载流子数和迁移率μeff。分割CV法是由CV测定的积分导出载流子数，由载流子数和I-V测定求出迁移率的方法。由载流子数求出面电子密度Ns。
图2是表示(111)基板A的迁移率μeff相对于面电子密度Ns的图。通过对栅极电极施加栅极电压，使面电子密度Ns发生变化，测定迁移率μeff。将图1(b)中的氢热处理的温度设为500℃，将时间设为1分钟、5分钟和15分钟。基准样品是未进行图1(b)的氢热处理的样品，氧化锗膜的膜厚为15nm，提高了氧化锗膜的成膜温度。基准样品中，面电子密度为4×1011cm-2时，迁移率约为1200cm2/Vs而成为最大。面电子密度在迁移率小于峰值的区域时，迁移率相对于热处理时间基本不变。面电子密度在迁移率大于峰值的区域时，热处理时间越长则迁移率越高。面电子密度越高，基于热处理时间的迁移率之差越大。
图1(b)之后，利用AFM(AtomicForceMicrocopy)法观察基板A的锗基板10表面。图3(a)至图3(c)是(111)基板A的氢热处理后的基板表面的AFM图像。图3(a)至图3(c)分别为图1(b)中的氢热处理的温度为500℃、时间为1分钟、5分钟和15分钟的锗基板10的AFM图像。AFM图像相当于1μm×1μm(1μm□)的范围。如图3(a)所示，热处理时间为1分钟时，在锗基板10表面没有观察到台阶和平台(stepandterrace)结构。如图3(b)所示，热处理时间为5分钟时，在锗基板10表面观察到小的台阶和平台结构。如图3(c)所示，热处理时间为15分钟时，在锗基板10表面观察到台阶和平台结构。像这样，若热处理时间变长，则观察到台阶和平台结构。观察到台阶和平台结构的表面意味着平坦性高。
对图2与图3(a)至图3(c)进行比较。热处理时间为500℃时，若热处理时间变长，则在面电子密度高的区域迁移率变高。认为这是因为若热处理时间变长，则锗基板10与氧化锗膜12的界面的平坦性变好。
因此，对于(111)基板A，对基于热处理的锗基板10表面的平坦化进行实验。
图4(a)至图4(f)是表示(111)基板A的氢热处理后的基板A表面的AFM观察结果的图。图4(a)至图4(c)分别是在500℃、650℃和850℃进行氢热处理后的(111)基板A的表面的AFM观察图像。热处理时间为15分钟。图像的范围为1μm□。图4(d)至图4(f)分别是表示图4(a)至图4(c)的一部分区域的基板膜厚方向相对于基板的面方向的表面的图，是相当于截面的图。
如图4(a)至图4(c)所示，在热处理温度为500℃至850℃的情况下，观察到台阶和平台结构。如图4(d)至图4(f)所示，台阶的高度约为0.3nm或约0.3nm的2倍的台阶。锗呈金刚石结构，其晶格常数为0.567nm。在(111)面，以构成金刚石结构的正四面体键合结构为单位的原子一层的厚度为0.567×3-1/2nm，约为0.33nm。需要说明的是，该厚度在Ge原子彼此的键的意义上相当于2个键。因此，如图4(d)至图4(f)，台阶的高度基本对应于1原子层。像这样，在(111)基板A，在氢热处理的温度为500℃至850℃的情况下，在锗基板10的表面形成有台阶和平台结构。
图5是表示晶体取向不同的基板A的1μm□的RMS(RootMeanSquare：均方根)相对于氢热处理的温度的图。热处理时间为15分钟。点为测定点，线为近似线。需要说明的是，氢热处理前的基板的RMS为0.3nm左右。(111)表示(111)基板A。(110)表示具有(110)主面的基板A，(100)表示具有(100)主面的基板A。
如图5所示，(111)和(110)基板在500℃至850℃每隔50℃的所有温度下观测到台阶和平台结构。对于(100)基板，黑圆圈表示观测到台阶和平台结构，白圆圈表示未观测到台阶和平台结构。对于(100)基板，热处理温度为700℃以上的情况下，观测到台阶和平台结构。对于(111)、(110)和(100)基板，在500℃至850℃的温度范围内可以使基板表面的RMS小于约0.3nm。对于(110)基板，在500℃至850℃的温度范围内RMS为0.2nm以下。对于(111)基板，在550℃至750℃的温度范围内RMS为0.2nm以下。对于(100)基板，在700℃以上的温度范围内RMS为0.2nm以下。
像这样，基本与锗基板10的面取向没有关系，通过氢热处理，锗基板10表面平坦化。
接着，改变热处理的气氛，对锗基板10表面的平坦化进行实验。图6(a)至图6(e)是表示(111)基板A的热处理后的基板表面的AFM观察结果的图。图6(a)和图6(b)分别是表在示氢气和氮气气氛中进行热处理(氮热处理)后的(111)基板A表面的AFM观察图像。热处理温度为750℃、时间为15分钟。图像的范围为1μm□。图6(c)是表示图6(b)的一部分区域的基板膜厚方向相对于基板面方向的表面的图，是相当于截面的图。图6(d)和图6(e)分别是表示在氢气和氮气气氛中热处理后的基板A的表面的AFM观察图像(立体图)。图像的范围为20μm□。
参照图6(b)和图6(c)，在经氮热处理的情况下，观察到台阶和平台结构。氢热处理时的1μm□的RMS约为0.2nm，与此相对，氮热处理时的1μm□的RMS约为0.2nm至0.5nm。
像这样，热处理即使不在氢气气氛而在氮气等不活泼气体气氛下，锗基板表面也平坦化。这表示，通过不使锗基板10的表面氧化地进行热处理，锗基板10的表面平坦化。即，热处理时的气体为还原性气体或不活泼气体即可。
图2至图6(e)的实验结果可知，在还原性气体或不活泼气体气氛中，若在500℃左右以上进行热处理，则锗基板10的表面平坦化。若锗基板10表面平坦化，则如图2，面电子浓度高的区域内的迁移率提高。如图5，热处理温度在500℃至850℃之间，平坦性基本相同。如图3(a)至图3(c)，热处理温度在500℃附近，平坦性取决于热处理时间。对基板A的实验结果进行了说明，对于基板B也观测到与基板A同样的基板表面的平坦化。像这样，基于热处理的基板表面的平坦化与基板的种类无关。
接着，利用分割CV法测定以(111)面为主面的基板B(称为(111)基板B)的迁移率μeff。锗基板10的受体浓度NA为2×1015cm-3。(111)基板B中，最大的迁移率为约300cm2/Vs。
对于基板A和基板B，进行SIMS(SecondaryIonMassSpectroscopy)分析。图7是表示(111)基板B的氧浓度相对于深度的图。黑圆圈表示对(111)基板B进行氢热处理前，黑三角表示700℃的氢热处理后，白圆圈表示850℃的氢热处理后的SIMS分析结果。热处理温度为15分钟。在氢热处理前的基板B中，距离表面的深度到至少2μm为止，氧浓度为1×1016cm-3以上。距离表面的深度到1μm为止，氧浓度为1.5×1016cm-3以上。另一方面，(111)基板A中，氧浓度为检测限界以下。像这样，基板B比基板A的氧浓度高。由此推测，在基板B中迁移率低、与锗基板10内的氧浓度有着某种关系。
进一步，若在700℃进行氢热处理，则基板B内的氧浓度减少到1×1016cm-3以下。若在850℃进行氢热处理，则基板B内的氧浓度成为检测限界的4×1015cm-3以下。像这样，如提高氢热处理的温度则锗基板10内的氧浓度减小。
对于(111)基板B，改变热处理温度，制作经氢热处理的样品并测定迁移率。需要说明的是，基板、热处理以外的制作工序与图2的(111)基板A相同。图8是表示(111)基板B的迁移率μeff相对于面电子密度Ns的图。图1(b)中的热处理温度为650℃、750℃和850℃、热处理时间为15分钟。基准样品是未进行图1(b)的热处理的样品，氧化锗膜的膜厚为15nm，提高了氧化锗膜的成膜温度。基准样品中，最大的迁移率为约300cm2/Vs左右。若将热处理温度设为650℃，则最大的迁移率提高到约600cm2/Vs。若将热处理温度设为750℃，则最大的迁移率进一步提高到约800cm2/Vs。若将热处理温度设为850℃，则最大的迁移率为约1200cm2/Vs与基板A基本为同等程度。
若对图7与图8进行比较，则在氢热处理的温度变高时基板B中的氧浓度减小，迁移率提高。氢热处理的温度为850℃时，基板B中的氧浓度为检测限界程度，迁移率与基板A为同等程度。像这样，可知锗基板10内的氧浓度与迁移率有关。为了使迁移率提高，优选热处理温度为750℃以上，更优选为800℃以上，进一步优选为850℃以上。由于锗的熔点为约938℃，热处理温度优选为925度以下，更优选为900℃以下。
对于基板B，若将氢热处理的热处理温度提高则氧浓度变低的理由不明确，但认为是例如锗基板10内的氧被还原性气体除去。
为了确认通过氢热处理而锗基板内的氧浓度减小，向(111)基板A的锗基板10离子注入氧离子，进行热处理。制作热处理气氛为氮气气氛的样品与为氢气气氛的样品。离子注入和热处理以外的制作工序与图2的(111)基板A相同。
图9是表示向(111)基板A离子注入氧离子的样品的迁移率μeff相对于面电子密度Ns的图。图1(b)中的热处理温度为700℃、热处理时间为15分钟。基准样品与未离子注入氧、未进行氢热处理的图2的基准样品相同。如图9所示，基准样品中，最大的迁移率为约1200cm2/Vs左右。氧离子注入后，进行了氮热处理的样品中，最大的迁移率为约500cm2/Vs左右。与此相对，氧离子注入后进行了氢热处理的样品中，最大的迁移率为约800cm2/Vs左右。像这样，若注入氧离子则迁移率降低。氧离子注入后，即使进行氮热处理迁移率也基本不改善，但通过进行氢热处理，迁移率提高。
对氢热处理的温度为700℃的样品进行了SIMS分析。图10是表示向(111)基板A离子注入氧离子的样品的氧浓度相对于距离表面的深度的图。实线、短划线和点线分别表示氢热处理前的基准样品的SIMS分析结果、700℃的氢热处理后的样品的SIMS分析结果、和离子注入后的氧离子的计算结果。实线和短划线的SIMS分析结果的氧浓度在深度浅于150nm的区域变得非常大。这是由于观测到吸附于锗基板10的表面的氧。深度浅于150nm的区域的结果不正确。另外，由于测定速度不同而与图7的检测限界和深度浅的区域内的举动不同。
如图10所示，在基准样品中，注入氧离子前的基板A的氧浓度为检测限界8×1015cm-3左右。如点线的计算结果，按照深度为约150nm时氧浓度成为5×1017cm-3的峰值的方式，向锗基板10离子注入氧离子。
通过700℃的氢热处理，在深度为150nm至600nm时，氧浓度最大为3×1016cm-3。深度为600nm以上时，氧浓度为检测限界。如图10，可知通过对注入了氧的锗基板10进行氢热处理，锗基板10内的氧浓度减小。如图9，通过氮热处理，在氢热处理中迁移率变高。由此认为，通过氢热处理，锗基板10内的氧被除去，迁移率提高。
由图7至图10的实验结果可知，若在还原性气体气氛中，在700℃左右以上对基板B进行热处理，则基板B中的氧被除去，氧浓度减小。由于基板B内的氧浓度减小，如图9，室温下的基板B的迁移率与基板A的迁移率为同等程度。由此认为，影响迁移率的缺陷与基板B中的氧有关。
基于图2至图10的实验结果，对迁移率相对于面电子密度的举动进行了说明。图11是表示基板的迁移率μeff相对于面电子密度Ns的示意图。将面电子密度高的区域50与低的区域52这两个区域分开考虑。在区域50，若面电子密度变高则迁移率变低。在区域52，若面电子密度变低则迁移率变低。
区域50被认为是主要由于锗基板10的表面的平坦性而迁移率受到限制的区域。在区域50，若在还原性气体或不活泼气体气氛下将热处理的温度设为500℃以上，则锗基板10的表面的平坦性提高。如图5，即使将热处理温度设为高于500℃，锗基板10的表面的平坦性也为同等程度。
区域52被认为是主要由于与锗基板10内的氧相关的缺陷导致的散射而迁移率受到限制的区域。在基板A中，即使不在还原性气体气氛下进行热处理，锗基板10中的氧浓度也低。另一方面，在基板B中，还原性气体气氛下的热处理前的锗基板10中的氧浓度高，形成有与氧相关的缺陷。若在还原性气体气氛下对基板B进行热处理则锗基板10中的氧浓度降低。氧浓度随着热处理温度变高而减小。
在基板A中，由于锗基板10中的缺陷少，因此从在还原性气体气氛下进行氢热处理之前，区域52内的迁移率就高。在区域50，热处理前由于锗基板10的表面的平坦性差，因此迁移率低。如图2，若锗基板10的表面的平坦性提高，则区域50内的迁移率提高。
在基板B中，由于锗基板10中的缺陷多，因此在还原性气体气氛下进行热处理之前的区域52内的迁移率低。通过在还原性气体气氛下进行热处理，锗基板10中的缺陷减小，区域52内的迁移率提高。在区域50，通过在500℃以上进行热处理，锗基板10表面的平坦性提高。然而，热处理温度低于700℃的情况下，受锗基板10中的缺陷的影响，区域50的迁移率不会像基板A那么提高。如图8，在还原性气体气氛下的热处理的温度为700℃以上的条件下，与锗基板10中的氧相关的缺陷减小，区域50和52的迁移率提高。
像这样，锗基板10表面的平坦性、和与锗基板10中的氧相关的缺陷会影响迁移率。认为平坦性的影响在基板A和基板B中为同等程度。与氧相关的缺陷在基板B中多。认为该缺陷是在基板B中迁移率低的原因。因此，在还原性气体气氛下进行700℃以上的热处理。由此，锗基板10内的氧浓度减小，迁移率提高。
需要说明的是，使用硅基板的MOS结构中，已知硅基板内的氧浓度基本不影响迁移率，迁移率与氧相关是锗基板特有的现象。
以下，基于上述实验结果对本发明的实施例进行说明。
实施例1
图12(a)至图12(e)是表示实施例1涉及的半导体装置的制造方法的截面图。如图12(a)所示，准备具有1×1016cm-3以上的氧浓度的锗层30。若假设缺陷导致的散射是迁移率降低的原因，则锗层30可以为单晶锗基板，也可以为在基板(例如硅基板)上形成的锗膜。另外，锗层30可以为高纯度锗，也可以包含杂质。例如可以为n型或p型锗。进一步，锗层30中，可以包含能够得到上述实验的效果的程度的硅。硅的组成比为整体的10％左右以下即可。锗层30的主面可以为任何面，例如可以为(100)面、(111)面或(110)面。需要说明的是，(100)面、(111)面和(110)面还包括与这些等价的结晶面。另外，主面可以由这些面偏离几度左右。即，主面的法线方向可以由<111>方向和<110>方向倾斜几度以下，优选为1度以下的范围。
如图12(b)所示，在还原性气体气氛中，在700℃以上对锗层30的表面进行热处理。还原性气体是基本不会通过热处理而与锗层30反应，将锗层30内的氧还原(或除去)的气体。作为还原性气体，例如可以使用氢气。另外，可以使用氢气与不活泼气体的混合气体。作为不活泼气体，例如可以使用氮气、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)或氡(Rn)等第18族元素的气体。也可以为上述气体的混合气体。另外，还原性气体中可以不含氢气。例如，若为基本不含氧的气体、且不会通过热处理而与锗层30反应的气体、通过热处理将锗层30内的氧除去的气体即可。例如可以是基本不含氧的氮气。像这样，优选进行热处理的气体中基本不含氧。热处理的气体压力可以为1气压、低于1气压的压力、或高于1气压的压力。
如图12(c)所示，在锗基板10的表面形成栅极绝缘膜32。作为栅极绝缘膜32，可以使用氧化锗膜、高介电常数绝缘膜、或氧化锗膜与高介电常数绝缘膜的层叠膜。作为高介电常数绝缘膜，可以使用氧化铪、氧化锆或氧化钇等的稀土金属氧化膜。栅极绝缘膜32的膜厚优选为2nm以下，更优选为1.5nm以下，进一步优选为1.0nm以下。
如图12(d)所示，在栅极绝缘膜32上形成栅极电极34。作为栅极电极34，可以使用金属或半导体等的导电层。
如图12(e)所示，在电极34的两侧的锗层30内形成源极或漏极区域38。以锗层30为p型，以源极或漏极区域38为n型。也可以以锗层30为n型，以源极或漏极区域38为p型。在n沟道FET中，通过使用以(111)面为主面的锗层30能够使性能提高。在p沟道FET中，通过使用以(100)面或(110)面为主面的锗层30能够提高性能。
根据实施例1，在还原性气体气氛中，在700℃以上对具有1×1016cm-3以上的氧浓度的锗层30的表面进行热处理。由此，能够使锗层30的迁移率提高，能够使半导体装置的性能提高。
氧浓度为1.2×1016cm-3以上的情况下，特别是由于迁移率降低，优选在还原性气体气氛下进行热处理。
通过还原性气体气氛中的热处理，锗层30所具有的氧浓度变得低于1×1016cm-3。由此，能够使锗层30的迁移率提高。氧浓度优选为8×1015cm-3以下，更优选为5×1015cm-3以下。
热处理温度优选为750℃以上，更优选为高于800℃的温度，更优选为800℃以上，进一步优选为850℃以上。热处理时间优选为1分钟以上，更优选为5分钟以上，进一步优选为15分钟以上。
若热处理时间长，则热处理温度可以低。若热处理温度高，则热处理时间可以短。像这样，进行热处理以使锗层30的氧浓度减小即可。
实施例1中，以MOSFET为例进行了说明，但MOSFET以外的半导体装置中也可以适用实施例1。
实施例1中，主要对半导体装置进行了说明，若进行到图12(b)为止的工序，则能够制造半导体基板。半导体基板可以是单晶锗基板、或在硅基板或玻璃基板等支承基板上形成有锗层的基板。锗层可以单晶、多晶、或非晶质中的任一种。
在比进行图7的分析时氧浓度的检测限界更低的SIMS装置的状态时，对于与图7相同的样品，进行了SIMS分析。图13是表示(111)基板B的氧浓度相对于深度的图。黑方形表示对(111)基板B进行氢热处理前，黑三角表示700℃的氢热处理后，黑圆圈表示850℃的氢热处理后的SIMS分析结果。氧的检测限界约为1×1015cm-3。
如图13所示，在氢热处理前的基板B，距离表面的深度到至少5μm为止，氧浓度为1×1016cm-3以上。若在700℃对基板B进行氢热处理，则基板B内的氧浓度减小到1×1016cm-3以下。特别是在深度为2μm以下氧浓度减小。在深度为1.5μm以下处，氧浓度为约5×1015cm-3以下。在深度为1μm以下处，氧浓度为约4×1015cm-3以下。若在850℃对基板B进行热处理，则氧浓度进一步减小。在深度为4μm以下处，氧浓度为约5×1015cm-3以下。在深度为1.5μm以下处，氧浓度为约2×1015cm-3。像这样，若提高氢热处理的温度则锗基板10内的氧浓度减小。锗基板的表面附近的沟道区域内的氧浓度不能检测，但认为与深度为1μm左右的氧浓度基本相同。
对图13与图8进行比较，若氢热处理的温度变高则基板B中的氧浓度减小，电子迁移率提高。氢热处理的温度为700℃时，认为沟道区域的氧浓度为4×1015cm-3左右。此时，峰值电子迁移率为500～700cm2/Vs。热处理温度为850℃时，认为沟道区域的氧浓度为2×1015cm-3左右，电子迁移率与图2所示基板A为同等程度。像这样，通过将热处理温度设为850℃以上，能够使沟道区域的氧浓度为2×1016cm-3左右以下。由此，能够实现与基板A同等程度的电子迁移率。
以上，对本发明的优选实施例进行了详述，但本发明不限于所述特定的实施例，在技术方案内记载的本发明的主旨的范围内，可以进行各种变形、变更。
符号说明
10锗基板
12氧化锗膜
30锗层
32栅极绝缘膜
34栅极电极
38源极或漏极区域

Claims (9)

1.一种半导体基板的制造方法，其特征在于，包括在还原性气体气氛中，在700℃以上对具有1×1016cm-3以上的氧浓度的锗层进行热处理的工序。
2.一种半导体基板的制造方法，其特征在于，包括在还原性气体气氛中，对具有1×1016cm-3以上的氧浓度的锗层进行热处理以使所述氧浓度减小的工序。
3.如权利要求1所述的半导体基板的制造方法，其特征在于，所述热处理的工序是在800℃以上进行热处理的工序。
4.如权利要求1至3中任一项所述的半导体基板的制造方法，其特征在于，通过所述热处理，所述锗层所具有的氧浓度变得低于1×1016cm-3。
5.如权利要求1至4中任一项所述的半导体基板的制造方法，其特征在于，所述锗层的(111)面为主面。
6.如权利要求1至5中任一项所述的半导体基板的制造方法，其特征在于，所述还原性气体气氛为氢气气氛。
7.如权利要求1至6中任一项所述的半导体基板的制造方法，其特征在于，所述锗层为单晶锗基板。
8.一种半导体装置的制造方法，其特征在于，包括在通过权利要求1至7中任一项所述的半导体基板的制造方法制造的半导体基板上形成半导体装置的工序。
9.如权利要求8所述的半导体装置的制造方法，其特征在于，
形成所述半导体装置的工序包括：
在经所述热处理的所述锗层的表面形成栅极绝缘膜的工序；和
在所述栅极绝缘膜上形成栅极电极的工序。
CN201480059398.4A 2013-10-31 2014-10-10 对锗层进行热处理的半导体基板的制造方法及半导体装置的制造方法 Active CN105706218B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013227559 2013-10-31
JP2013-227559 2013-10-31
PCT/JP2014/077135 WO2015064338A1 (ja) 2013-10-31 2014-10-10 ゲルマニウム層を熱処理する半導体基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105706218A true CN105706218A (zh) 2016-06-22
CN105706218B CN105706218B (zh) 2018-09-25

Family

ID=53003948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480059398.4A Active CN105706218B (zh) 2013-10-31 2014-10-10 对锗层进行热处理的半导体基板的制造方法及半导体装置的制造方法

Country Status (7)

Country Link
US (1) US9647074B2 (zh)
EP (1) EP3065163A4 (zh)
JP (1) JP6169182B2 (zh)
KR (1) KR101792066B1 (zh)
CN (1) CN105706218B (zh)
TW (1) TWI591731B (zh)
WO (1) WO2015064338A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658219A (zh) * 2016-07-26 2018-02-02 株式会社斯库林集团 热处理方法
CN107658225A (zh) * 2016-07-26 2018-02-02 株式会社斯库林集团 热处理方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016072398A1 (ja) * 2014-11-05 2016-05-12 国立研究開発法人科学技術振興機構 ゲルマニウム層をチャネル領域とする半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086475A1 (ja) * 2003-03-26 2004-10-07 Hitachi Kokusai Electric Inc. 基板処理装置及び半導体デバイスの製造方法
CN101165224A (zh) * 2007-07-30 2008-04-23 浙江大学 一种具有内吸杂功能的掺锗硅片及其制备方法
CN101423978A (zh) * 2008-11-11 2009-05-06 浙江大学 一种具有高机械强度的掺锗直拉硅片及其制备方法
JP2009177167A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
JP2010103296A (ja) * 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
US20110183445A1 (en) * 2010-01-26 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH0582443A (ja) * 1991-09-25 1993-04-02 Nec Corp シリコンゲルマニウム膜の製造方法
JP3614333B2 (ja) 1999-12-08 2005-01-26 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果トランジスタ作製方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004103805A (ja) 2002-09-09 2004-04-02 Sharp Corp 半導体基板の製造方法、半導体基板及び半導体装置
JP5436017B2 (ja) 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
US20110180903A1 (en) 2008-10-02 2011-07-28 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
EP2423951B1 (en) 2010-08-05 2016-07-20 Imec Antiphase domain boundary-free III-V compound semiconductor material on semiconductor substrate and method for manufacturing thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086475A1 (ja) * 2003-03-26 2004-10-07 Hitachi Kokusai Electric Inc. 基板処理装置及び半導体デバイスの製造方法
CN101165224A (zh) * 2007-07-30 2008-04-23 浙江大学 一种具有内吸杂功能的掺锗硅片及其制备方法
JP2009177167A (ja) * 2007-12-28 2009-08-06 Sumitomo Chemical Co Ltd 半導体基板、半導体基板の製造方法および電子デバイス
JP2010103296A (ja) * 2008-10-23 2010-05-06 Hiroshima Univ 酸化ゲルマニウムの製造方法およびそれを用いた半導体デバイスの製造方法
CN101423978A (zh) * 2008-11-11 2009-05-06 浙江大学 一种具有高机械强度的掺锗直拉硅片及其制备方法
US20110183445A1 (en) * 2010-01-26 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658219A (zh) * 2016-07-26 2018-02-02 株式会社斯库林集团 热处理方法
CN107658225A (zh) * 2016-07-26 2018-02-02 株式会社斯库林集团 热处理方法
CN107658225B (zh) * 2016-07-26 2021-04-30 株式会社斯库林集团 热处理方法
CN107658219B (zh) * 2016-07-26 2021-07-23 株式会社斯库林集团 热处理方法

Also Published As

Publication number Publication date
CN105706218B (zh) 2018-09-25
JP6169182B2 (ja) 2017-07-26
TWI591731B (zh) 2017-07-11
TW201528384A (zh) 2015-07-16
KR20160055918A (ko) 2016-05-18
US20160276445A1 (en) 2016-09-22
JPWO2015064338A1 (ja) 2017-03-09
EP3065163A4 (en) 2017-07-12
US9647074B2 (en) 2017-05-09
KR101792066B1 (ko) 2017-11-01
EP3065163A1 (en) 2016-09-07
WO2015064338A1 (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
Fleetwood Border traps and bias-temperature instabilities in MOS devices
US9704758B2 (en) Forming a semiconductor structure for reduced negative bias temperature instability
CN102224594A (zh) 碳化硅半导体器件及其制造方法
CN106653589A (zh) 高压低热预算高k后退火工艺
CN105706218A (zh) 对锗层进行热处理的半导体基板的制造方法及半导体装置的制造方法
JP2009267125A (ja) シリコンウェーハの酸化膜形成方法
TWI413185B (zh) 一種形成鍺半導體表面保護層的方法
US7033846B2 (en) Method for manufacturing semiconductor devices by monitoring nitrogen bearing species in gate oxide layer
CN110085668B (zh) 半导体量子芯片及其制作方法
KR101062794B1 (ko) 집속이온빔을 이용한 저손상 대면적 원자침 분석용 시편 제작방법
WO2014050187A1 (ja) ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
TWI722502B (zh) 具有第ｉｖａ族離子佈植的金氧半場效電晶體之結構與製造方法
CN107112238B (zh) 具有作为沟道区域的锗层的半导体器件及其制造方法
JP2002343800A (ja) シリコン半導体装置及びその製造方法
JP6172102B2 (ja) Ｓｏｉ基板の評価方法
JP5737202B2 (ja) 半導体素子、及びその形成方法
JP5729098B2 (ja) シリコン単結晶ウェーハの評価方法
JP7056608B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2012204641A (ja) 湿式エッチング溶液およびそれを用いた湿式エッチング方法
Kapoor et al. Nanoscale characterization of gate leakage in strained high-mobility devices
Yonamoto Study on individual traps in metal–oxide–semiconductor field-effect transistors by means of thermally stimulated threshold voltage shift
Abo et al. Active dopant profiling of ultra shallow junction annealed with combination of spike lamp and laser annealing processes using scanning spreading resistance microscopy
Zhou et al. Investigation of spin-on-dopant for fabricating high on-current tunneling field effect transistor
Jiao Phospho-silicate glass as gate dielectric in 4H-SiC metal-oxide-semiconductor devices
JP2021044327A (ja) 半導体デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant