JP7056608B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP7056608B2
JP7056608B2 JP2019030453A JP2019030453A JP7056608B2 JP 7056608 B2 JP7056608 B2 JP 7056608B2 JP 2019030453 A JP2019030453 A JP 2019030453A JP 2019030453 A JP2019030453 A JP 2019030453A JP 7056608 B2 JP7056608 B2 JP 7056608B2
Authority
JP
Japan
Prior art keywords
hydrogen
heat treatment
silicon wafer
epitaxial
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019030453A
Other languages
English (en)
Other versions
JP2020136566A (ja
Inventor
亮輔 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2019030453A priority Critical patent/JP7056608B2/ja
Publication of JP2020136566A publication Critical patent/JP2020136566A/ja
Application granted granted Critical
Publication of JP7056608B2 publication Critical patent/JP7056608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法に関する。
代表的な半導体ウェーハであるシリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハは、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やDRAM(Dynamic Random Access Memory)など、様々な半導体デバイスを作製するための基板として用いられている。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となるエピタキシャルシリコンウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。
上記エピタキシャルシリコンウェーハへの金属の混入は、主にウェーハ製造工程におけるエピタキシャル成長炉内の構成部材とウェーハとの接触や、デバイス形成工程におけるイオン注入や熱処理などの際に生じる。そこで、ウェーハに混入した金属を捕獲するためのゲッタリング層をエピタキシャル層の直下に形成することにより、混入した金属によるデバイス性能の劣化の抑制を図っている。
従来、上記ゲッタリング層は、エピタキシャル層の形成前に、金属のゲッタリングに寄与する炭素などの単原子イオン(モノマーイオン)をシリコンウェーハに注入して形成されていた(例えば、特許文献1参照)。
本出願人は、特許文献2において、従来の単原子イオンの注入に代えて、C35などのクラスターイオンを半導体ウェーハの表面に照射することによって、半導体ウェーハの厚み方向の狭い領域に高濃度の炭素が固溶した改質層を形成して、従来よりも高いゲッタリング能力を有するゲッタリング層を形成できることを提案した。
また、エピタキシャルウェーハ上に形成される半導体デバイスの特性を向上させるために、基板であるエピタキシャルシリコンウェーハの品質(結晶性)に対する要求は年々厳しいものとなっている。
本出願人は、特許文献3において、上記特許文献2に記載された方法でエピタキシャルウェーハを製造する際に、炭素および水素を含むクラスターイオンを、50μA以上のビーム電流値で半導体ウェーハの表面に照射することによって、エピタキシャルウェーハに対して高いゲッタリング能力を付与するとともに、エピタキシャル層の結晶性を向上させる方法を提案した。上記結晶性の向上は、改質層に高濃度の水素が捕獲され、デバイス形成工程における熱処理によって、改質層に捕獲された水素が改質層から脱離して拡散し、エピタキシャル層内の点欠陥をパッシベートしたことによるものと考えられる。
ところで、デバイス形成工程においては、シリコン酸化膜(SiO2)が様々な目的で形成される。その際、SiO2とシリコン(Si)との界面には、シリコンはダングリングボンドに起因する界面欠陥が形成され、この界面欠陥はリーク電流の原因となる。近年、半導体デバイスの微細化が益々進行し、界面欠陥に起因するリーク電流の低減までも要求されるようになっており、リーク電流の原因である界面欠陥を低減する必要がある。
上記界面欠陥を低減する方法として、非特許文献1には、水素シンター処理によってウェーハ表面から水素を拡散させ、シリコンダングリングボンドをパッシベートすることによって、SiO2/Si界面の欠陥を低減する技術が記載されている。上記水素シンター処理は、表面から浅い位置に存在する界面欠陥を低減する上では有効であるが、表面から深い位置に存在する界面欠陥を低減することは困難である。
上述のように、特許文献3に記載された方法においては、改質層に捕獲された高濃度の水素がエピタキシャル層の点欠陥をパッシベートした結果、エピタキシャル層の結晶性が向上したと考えられるが、上記改質層に捕獲された水素を、SiO2/Si界面のシリコンダングリングボンドをパッシベートさせて界面欠陥を低減するために利用することが期待される。
特開平6-338507号公報 国際公開第2012/157162号公報 国際公開第2016/031328号公報
L. D. Thanh and P. Balk, J. Electrochem. Soc. 135, 1797, (1988)
特許文献3に記載された方法において改質層に捕獲されている水素には、原子の状態のもの(以下、「原子状水素」とも言う。)と、分子の状態のもの(以下、「分子状水素」とも言う。)とが存在すると考えられる。これら2つの状態の水素について、水素原子同士が強く結合して安定な状態で存在する分子状水素よりも、不対ボンドを有する原子状水素の方が、シリコンダングリングボンドをパッシベートする効果が高いと考えられる。
すなわち、分子状水素がシリコンダングリングボンドをパッシベートするためには、水素分子が一旦2つの水素原子に解離する必要があるのに対して、原子状水素は、シリコンダングリングボンドをそのままパッシベートできると考えられる。
しかしながら、特許文献3においては、改質層に捕獲される水素の状態と欠陥パッシベーション効果(結晶性の向上)との関係についてまでは検討されておらず、この点に改善の余地が残されていた。
本発明は上記課題に鑑みてなされたものであり、その目的とするところは、水素による欠陥のパッシベーション効果を高めたエピタキシャルシリコンウェーハを製造する方法を提供することにある。
上記課題を解決する本発明は、以下の通りである。
[1]シリコンウェーハの表面に、構成元素として炭素および水素を含むクラスターイオンを照射して前記シリコンウェーハの表層部に前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
前記第1工程の後に、前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを得る第2工程と、
前記第2工程の後に、前記エピタキシャルシリコンウェーハに対して熱処理を施す第3工程と、
を有し、
前記第3工程における熱処理は、800℃以上1100℃以下の熱処理温度にて行い、かつ前記熱処理温度について熱処理時間と対数表記の水素濃度との関係を予め求めておき、前記関係における水素濃度を傾きが異なる2つの直線でフィッティングした際の前記2つの直線の交点に対応する時間以上の時間行うことを特徴とするエピタキシャルシリコンウェーハの製造方法。
[2]前記第3工程において、前記熱処理は400分以下の時間行う、前記[1]に記載のエピタキシャルシリコンウェーハの製造方法。
[3]前記2つの直線の交点に対応する熱処理時間tは、k3、k4:反応速度定数、α、β:初期水素濃度の比率、k:ボルツマン定数、T:熱処理温度として、下記の式(A)で表される、前記[1]または[2]に記載のエピタキシャルシリコンウェーハの製造方法。
Figure 0007056608000001
ただし、前記式(A)中のk3、k4、αおよびβは下記の通りである。
Figure 0007056608000002
Figure 0007056608000003
Figure 0007056608000004
Figure 0007056608000005
本発明によれば、水素による欠陥のパッシベーション効果を高めたエピタキシャルシリコンウェーハを製造することができる。
本発明によるエピタキシャルシリコンウェーハの製造方法のフローチャートである。 様々な熱処理温度に対する熱処理時間と改質層における対数表記の水素濃度との関係を示す図である。 800℃以上1100℃以下の熱処理温度に対する熱処理時間と改質層における対数表記の水素濃度との関係を示す図である。 第1の反応および第2の反応に対するアレニウスプロットを示す図である。 改質層に捕獲された水素の状態を説明する図である。 発明例1および従来例に対するエピタキシャルシリコンウェーハの水素濃度プロファイルを示す図である。 熱処理時間とTO線の強度との関係を示す図である。
以下、図面を参照して本発明の実施形態について説明する。図1は、本発明による衛視離婚エピタキシャルウェーハの製造方法のフローチャートを示している。本発明によるエピタキシャルシリコンウェーハの製造方法は、シリコンウェーハ10の表面10Aに、構成元素として炭素および水素を含むクラスターイオン12を照射してシリコンウェーハ10の表層部にクラスターイオン10の構成元素が固溶した改質層14を形成する第1工程と、該第1工程の後に、シリコンウェーハ10の改質層14上にシリコンエピタキシャル層18を形成してエピタキシャルシリコンウェーハ100を得る第2工程と、該第2工程の後に、エピタキシャルシリコンウェーハ100に対して熱処理を施す第3工程とを有する。ここで、上記第3工程における熱処理は、800℃以上1100℃以下の熱処理温度にて行い、かつ上記熱処理温度について熱処理時間と対数表記の水素濃度との関係を予め求めておき、上記関係における水素濃度を傾きが異なる2つの直線でフィッティングした際の2つの直線の交点に対応する時間以上の時間行うことを特徴とする。
上述のように、特許文献3に記載された方法において、改質層に捕獲された水素には、原子状水素と分子状水素とが存在すると考えられるが、これら2つの状態の水素のうち、原子状水素の方がより高い欠陥のパッシベーション効果が期待できる。
本発明者は、特許文献3に記載された方法で製造されたエピタキシャルシリコンウェーハの改質層に捕獲された水素の状態を調べるために、様々な熱処理温度でエピタキシャルシリコンウェーハに対して熱処理を行い、熱処理時間とエピタキシャルシリコンウェーハにおける改質層の水素濃度との関係について調べた。
図2は、様々な熱処理温度に対する熱処理時間とエピタキシャルシリコンウェーハの改質層における水素濃度との関係を示している。なお、図2においては、対数表記の水素濃度が示されている。また、図2における水素濃度は、二次イオン質量分析(Secondary Ion Mass Spectrometry)法によって得られたウェーハ深さ方向の水素濃度プロファイルにおいて、水素濃度のピーク位置からウェーハ厚み方向上下1μm(すなわち、ピーク位置からウェーハ厚み方向の浅い方向に1μm+深い方向に1μm)について水素濃度を積分し、面積濃度としたものである(そのため、単位はatoms/cm2である)。
SIMS法により得られるウェーハ深さ方向の水素濃度プロファイルにおいて、水素濃度はピーク位置近傍では平均的な情報となるため、条件間の比較をピーク濃度に基づいて行うと、測定誤差が含まれて正しく比較できない可能性がある。そのため、図2においては、水素濃度プロファイルのピーク位置近傍の深さ方向の領域について水素濃度を積分して上記領域に含まれる水素濃度全量を算出することによって、条件間の比較を行っている。
図2から、熱処理温度が500℃以上700℃以下の場合には、熱処理時間の増加とともに水素濃度が直線状に減少している。これに対して、熱処理温度が800℃以上1100℃以下の場合には、熱処理温度が500℃以上700℃以下の場合と同様に熱処理時間の増加とともに水素濃度が直線状に減少するが、熱処理時間が100分付近になると、水素濃度減少の傾きが小さくなることが分かる。
図3は、図2に示した関係のうち、熱処理温度が800℃以上1100℃以下の場合に対する、熱処理時間と改質層における対数表記の水素濃度との関係を示す図である。熱処理の間に改質層から脱離する水素の状態が常に同じであれば、熱処理時間の経過とともに水素濃度は直線状に減少すると考えられる。従って、熱処理時間100分付近での水素濃度減少の傾きの変化は、この時点で改質層から脱離する水素の状態が変化したことを意味していると考えられる。
本発明者は、上記傾きの変化の原因を究明するために、エピタキシャルシリコンウェーハに対して800℃以上1100℃以下の熱処理温度での熱処理を施した際に生じる改質層からの水素の脱離反応について詳細に調べた。具体的には、改質層からの水素の脱離反応を、図3において、水素濃度減少の傾きが変化する前の比較的短時間の熱処理に対応する水素の脱離反応である第1の反応と、水素濃度減少の傾きが変化した後の比較的長時間の熱処理に対応する水素の脱離反応である第2の反応との組み合わせで表現して検討した。
まず、上記第1の反応について、改質層からの水素の脱離反応の反応速度定数をk3、水素濃度をCH1とすると、反応速度式は、下記の式(1)で表すことができる。
Figure 0007056608000006
上記式(1)から、初期水素濃度(熱処理時間ゼロでの水素濃度)をCH0、第1の反応における初期水素濃度の比率をαとして、水素濃度CH1は下記の式(2)で表すことができ、水素濃度CH1を図3に示すように対数表記した場合(すなわち、片対数グラフに記載した場合)には、水素濃度CH1は下記の式(3)で表すことができる。
Figure 0007056608000007
Figure 0007056608000008
これに対して、第2の反応については、改質層からの水素の脱離反応の反応速度定数をk4、水素濃度をCH2とすると、反応速度式は下記の式(3)で表すことができる。
Figure 0007056608000009
上記式(4)から、第2の反応における初期水素濃度の比率をβとして、水素濃度CH2は下記の式(5)で表すことができ、水素濃度CH2を図3に示すように対数表記した場合には、水素濃度CH2は下記の式(6)で表すことができる。
Figure 0007056608000010
Figure 0007056608000011
そして、全体の水素濃度CHは、下記の式(7)で表すことができる。
Figure 0007056608000012
図3における熱処理温度800℃以上1100℃以下の水素濃度を式(3)および式(6)を用いてフィッティングし、反応速度定数k3およびk4についてアレニウスプロットを作成すると図4のようになる。なお、式(3)によるフィッティングは、熱処理時間がゼロの場合の濃度が1013atoms/cm3であり、式(6)によるフィッティングは、切片がCH0×βであるとして行った。
図4から、第1の反応の活性化エネルギーQH1は0.79eVであり、第2の反応の活性化エネルギーQH2は0.42eVであることが分かった。その結果、図3に示した熱処理時間と対数表記の水素濃度との関係において、2つの直線が交差する熱処理時間tは、k:ボルツマン定数、T:熱処理温度として、下記の式(8)で表すことができる。
Figure 0007056608000013
ただし、上記式(8)中のk3、k4、αおよびβ(α>βかつk3>k4)は下記の通りである。
Figure 0007056608000014
Figure 0007056608000015
Figure 0007056608000016
Figure 0007056608000017
上記第1の反応の活性化エネルギーQH1(=0.79eV)は、シリコン結晶内を拡散する水素分子の活性化エネルギーである0.78eVに近いことから、第1の反応は、改質層から分子状水素が脱離して拡散する反応であると考えられる。
これに対して、第2の反応の活性化エネルギーQH2(=0.42eV)は、水素原子がシリコン結晶中を拡散する際の活性化エネルギーである0.48eVに近いことから、第2の反応は、改質層から原子状水素が脱離して拡散する反応であると考えられる。
従って、特許文献3に記載された方法によって製造されたエピタキシャルウェーハに対して800℃以上1100℃以下の熱処理を施すと、熱処理時間が比較的短い段階では、図5(a)に示すように、改質層に捕獲された水素のうち、分子状水素が改質層から脱離して拡散する。そして、図3に示した2つの直線の交点に対応する時間まで熱処理を行うと、図5(b)に示すように、改質層から全ての分子状水素が脱離して拡散し、捕獲される水素は原子状水素のみとなる。
このように、エピタキシャルシリコンウェーハに対する熱処理を、図3に示した熱処理時間と対数表記の水素濃度との関係において、水素濃度減少の直線の傾きが変化する熱処理時間以上の時間、換言すると、対数表記の水素濃度を傾きの異なる2つの直線でフィッティングした際の2つの直線の交点に対応する時間以上の時間行うことによって、改質層に捕獲される水素を実質的に原子状水素のみにすることができると考えられる。
図2および図3に示したように、エピタキシャルウェーハに対して熱処理を施すと、改質層から脱離した分子状水素の分だけ水素濃度は減少するが、改質層に捕獲されている水素は、実質的に欠陥パッシベート効果の高い原子状水素のみとなっている。
本発明者は、改質層に捕獲されている水素が実質的に原子状水素のみの場合の方が、改質層に分子状水素と原子状水素とが混在する場合に比べて、水素による欠陥パッシベーション効果が高いのではないかと考えた。そして、後述する実施例に示すように、改質層に捕獲されている水素が実質的に原子状水素のみのエピタキシャルシリコンウェーハは、改質層に分子状水素と原子状水素とが混在する場合に比べて、水素による欠陥のパッシベート効果が高いことが判明し、本発明を完成させたのである。以下、各工程について説明する。
<第1工程>
まず、第1工程において、シリコンウェーハ10の表面10Aに、構成元素として炭素および水素を含むクラスターイオン12を照射してシリコンウェーハ10の表層部にクラスターイオン12の構成元素が固溶した改質層14を形成する。
シリコンウェーハ10としては、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソーなどでスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、シリコンウェーハ10に炭素および/または窒素を添加してもよい。さらに、シリコンウェーハ10に任意のドーパントを所定濃度添加して、導電型をn型もしくはp型としてもよい。
また、シリコンウェーハ10としては、バルクシリコンウェーハ表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハを用いてもよい。シリコンエピタキシャル層は、CVD法により一般的な条件で形成することができる。シリコンエピタキシャル層は、厚さが0.1μm以上20μm以下の範囲内とすることが好ましく、0.2μm以上10μm以下の範囲内とすることがより好ましい。この場合、エピタキシャルシリコンウェーハ100は、後述する第2工程で形成されるシリコンエピタキシャル層18と、図示しないバルクシリコンウェーハ上のエピタキシャル層とを含む複数のシリコンエピタキシャル層を有する。
本明細書において「クラスターイオン」とは、電子衝撃法により、ガス状分子に電子を衝突させてガス状分子の結合を解離させることによって種々の原子数の原子集合体とし、フラグメントを起こさせて当該原子集合体をイオン化させ、イオン化された種々の原子数の原子集合体の質量分離を行って、特定の質量数のイオン化された原子集合体を抽出して得られるイオンを意味している。
すなわち、クラスターイオン12は、原子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものであり、炭素イオンや水素イオンなどの単原子イオンや、一酸化炭素イオンなどの単分子イオンとは明確に区別される。クラスターイオンの構成原子数は、通常5個上100個以下程度である。このような原理を用いたクラスターイオン注入装置として、例えば日新イオン機器株式会社製のCLARIS(登録商標)を用いることができる。
シリコンウェーハ10に、炭素および水素を含むクラスターイオン12を照射すると、その照射エネルギーでシリコンは瞬間的に1350℃以上1400℃以下程度の高温状態となり、融解する。その後、シリコンは急速に冷却され、シリコンウェーハ10中の表面近傍の領域(表層部)に炭素および水素が固溶する。
すなわち、本明細書における「改質層」とは、照射するクラスターイオン12の構成元素である炭素および水素がシリコンウェーハ10の表層部の結晶の格子間位置または置換位置に固溶した層を意味する。そして、改質層は、シリコンウェーハ10の深さ方向における炭素および水素の濃度プロファイルにおいて、少なくとも1つの元素の濃度がバックグラウンドよりも高く検出される領域として特定され、概ね、シリコンウェーハ10の表面10Aから500nm以下の表層部となる。
ここで、本第1工程(クラスターイオン照射工程)は、後述する第2工程(エピタキシャル層形成工程)後の表層部をSIMS分析して得られる、当該表層部の厚み方向の水素濃度プロファイルにおいて、ピーク濃度が1.0×1017atoms/cm3以上のピークが観察される条件下で行うことが好ましい。
すなわち、水素イオンは軽元素であるため、後述する第2工程においてシリコンエピタキシャル層18を形成する際などの熱処理により拡散しやすく、シリコンエピタキシャル層形成後のシリコンウェーハ10中に留まり難い傾向にある。そのため、シリコンウェーハ10に、特許文献1に記載されたようなモノマーイオンの形態で水素イオンを注入した場合には、シリコンウェーハ10の表層部における深さ方向の水素濃度プロファイルにおいて、注入直後には1×1020atoms/cm3程度のピーク濃度が得られたとしても、エピタキシャル層18の形成後には濃度ピークが消失し、水素濃度は検出下限以下となる。なお、現状のSIMSによる検出技術では、水素濃度の検出下限は7.0×1016atoms/cm3である。
これに対して本発明では、水素をクラスターイオン12の形態でシリコンウェーハ10に照射するため、シリコンウェーハ10の表層部に多量の欠陥(ダメージ)を形成することができる。また、クラスターイオン12のビーム電流値を50μA以上として、水素イオンを比較的短時間で半導体ウェーハ10の表面10Aに照射して表層部のダメージを大きくすることが好ましい。ビーム電流値を50μA以上とすることによって、ダメージが大きくなり、後続のエピタキシャル層18形成後においても、半導体ウェーハ10のシリコンエピタキシャル層18側の表層部において、水素が高濃度に残存しやすくなる。この目的のため、クラスターイオン12のビーム電流値を100μA以上とすることが好ましく、300μA以上とすることがより好ましい。
このように構成することによって、エピタキシャル層形成時の熱処理によって多くの水素は外方拡散してしまうものの、表層部の欠陥に補足された水素はエピタキシャル層形成後にも表層部に残留する。その結果、クラスターイオン12の照射直後に1×1020atoms/cm3程度のピーク濃度となる程度に水素を注入した場合には、エピタキシャル層形成後の水素濃度プロファイルにおいても、1.0×1017atoms/cm3以上、より具体的には1×1018atoms/cm3前後のピーク濃度のピークが検出される。この改質層中に残留した水素は、後のデバイス形成工程における熱処理によってシリコンエピタキシャル層18に拡散し、シリコンエピタキシャル層18内の点欠陥やSiO2/Si界面のシリコンダングリングボンドをパッシベートする。
一方、ビーム電流値が過大になると、シリコンエピタキシャル層18にエピタキシャル欠陥が過剰に発生するおそれがあるため、ビーム電流値を5000μA以下とすることが好ましい。なお、クラスターイオン12のビーム電流値は、例えば、イオン源における原料ガスの分解条件を変更することにより調整することができる。
ビーム電流値以外のクラスターイオン12の照射条件としては、クラスターイオン12の構成元素、クラスターイオン12のドーズ量、クラスターサイズ、およびクラスターイオン12の加速電圧などが挙げられる。
本発明において、クラスターイオン12の構成元素は炭素および水素を含むものとする。格子位置の炭素原子は共有結合半径がシリコン単結晶と比較して小さいために、シリコン結晶格子に収縮場が形成され、格子間の不純物を捕獲するゲッタリングサイトとなる。そのため、本発明において改質層14は、水素による欠陥のパッシベーション効果に加えて、炭素が固溶した領域による不純物元素の高いゲッタリング効果が得られる。
また、クラスターイオン12の構成元素としては水素および炭素以外の元素を含むことも好ましい。特に、水素および炭素に加えて、ボロン、リン、ヒ素およびアンチモンからなる群より選択された1または2以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、複数の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケル(Ni)を効率的にゲッタリングすることができ、ボロンの場合、銅(Cu)、鉄(Fe)を効率的にゲッタリングすることができる。
クラスターイオン12の原料となるガス状分子は、所望のクラスターサイズのクラスターイオン12を得ることができるものであれば特に限定されない。例えばシクロヘキサン(C612)を原料ガスとすれば、炭素および水素からなるクラスターイオン12を生成することができる。また、炭素源化合物として特にピレン(C1610)、ジベンジル(C1414)などから生成したクラスターCnm(3≦n≦16,3≦m≦10)を用いることが好ましい。これは小サイズのクラスターイオンビームを制御し易いためである。
クラスターサイズは2個以上100個以下、好ましくは60個以下、より好ましくは50個以下で適宜設定することができる。本明細書において「クラスターサイズ」とは、1つのクラスターを構成する原子の個数を意味する。後述する実験例では、クラスターサイズ8個のC35を用いた。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
クラスターイオン12のドーズ量は、イオン照射時間を制御することにより調整することができる。クラスターイオン12を構成する各元素のドーズ量は、クラスターイオン種と、クラスターイオン12のドーズ量(Cluster/cm2)で定まる。本発明では第2工程後においても水素が高濃度に残存するよう、水素のドーズ量を1×1013以上1×1016atoms/cm2以下とすることが好ましく、5×1013atoms/cm2以上とすることがより好ましい。1×1013atoms/cm2未満の場合、シリコンエピタキシャル層18の形成時に水素が拡散してしまうおそれがあり、1×1016atoms/cm2超えの場合、シリコンエピタキシャル層18の表面に大きなダメージを与えるおそれがあるためである。
また、炭素のドーズ量は1×1013atoms/cm2以上1×1017atoms/cm2とすることが好ましく、より好ましくは5×1013atoms/cm2以上5×1016atoms/cm2以下とする。炭素のドーズ量が1×1013atoms/cm2未満の場合、十分なゲッタリング能力が得られない場合があり、炭素のドーズ量が1×1016atoms/cm2超えの場合、シリコンウェーハ10の表面10Aに与えられるダメージが大きく、第2工程後にシリコンエピタキシャル層18の表面に多数の欠陥が形成されるおそれがある。
クラスターイオン12の加速電圧は、クラスターサイズとともに、改質層における構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与える。本実施形態においては、クラスターイオン12の加速電圧を、0keV/Cluster超え200keV/Cluster未満とすることができ、100keV/Cluster以下とすることが好ましく、80keV/Cluster以下とすることがさらに好ましい。なお、加速電圧の調整には、(1)静電加速、(2)高周波加速の2つの方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
<第2工程>
次に、第2工程において、シリコンウェーハ10の改質層14上にシリコンエピタキシャル層18を形成してエピタキシャルシリコンウェーハ100を得る。シリコンエピタキシャル層18は、一般的な条件により形成することができる。具体的には、まず、シリコンウェーハ10をエピタキシャル成長装置内に投入し、水素ベーク処理を行う。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、600℃以上900℃以下の炉内温度で半導体ウェーハを炉内に投入し、1℃/秒以上15℃/秒以下の昇温レートで1100℃以上1200℃以下の温度範囲にまで昇温させ、その温度で30秒以上1分以下の間保持するものである。
上記水素ベーク処理の目的は、ウェーハ表面に形成された自然酸化膜をエピタキシャル層形成前に除去することにある。引き続き、例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね1000℃以上1200℃以下の範囲の温度でCVD法によりシリコンウェーハ10上にシリコンエピタキシャル層18を形成することができる。
シリコンエピタキシャル層18の厚みは、1μm以上15μmの範囲内とすることが好ましい。厚みが1μm未満の場合、シリコンウェーハ10からのドーパントの外方拡散により、シリコンエピタキシャル層18の抵抗率が変化してしまうおそれがあり、また、15μm超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるためである。
なお、第1工程の後かつ第2工程の前に、シリコンウェーハ10に対して結晶性回復のための回復熱処理を行うことも好ましい。この場合の回復熱処理としては、例えば窒素ガスまたはアルゴンガスなどの雰囲気下、900℃以上1100℃以下の温度で、10分以上60分以下の間、半導体ウェーハ10を保持すればよい。また、RTA(Rapid Thermal Annealing)やRTO(Rapid Thermal Oxidation)などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行うこともできる。
<第3工程>
続いて、第3工程において、エピタキシャルシリコンウェーハ100に対して熱処理を施す。その際、熱処理は、800℃以上1100℃以下の熱処理温度にて行い、かつ上記熱処理温度について熱処理時間と対数表記の水素濃度との関係を予め求めておき、上記関係における水素濃度を傾きが異なる2つの直線でフィッティングした際の2つの直線の交点に対応する熱処理時間以上の時間行う。これにより、図1に示すような、本発明によるエピタキシャルシリコンウェーハ1が得られる。
得られたエピタキシャルシリコンウェーハ1における改質層24に捕獲される水素は実質的に原子状水素のみである。そのため、シリコンエピタキシャル層10における点欠陥のパッシベーション効果のみならず、デバイス形成工程において形成されるSiO2/Si界面のシリコンダングリングボンドに対する高いパッシベーション効果も期待できる。
なお、本発明において「改質層に捕獲される水素は実質的に原子状水素のみである」とは、図3に例示した熱処理時間と対数表記の水素濃度との関係において、対数表記の水素濃度を傾きの異なる2つの直線でフィッティングした際に、上記2つの直線の交点に対応する時間以上の時間、エピタキシャルシリコンウェーハに対して熱処理を施した後の改質層における水素の状態を意味しており、改質層24に分子状水素が全く捕獲されていないことを意味するものではない。
また、図3においては、熱処理時間の増加とともに水素濃度が減少しているが、水素濃度が最も低い熱処理温度が1100℃の場合であっても、SiO2/Si界面における界面欠陥をパッシベートするのに十分な水素濃度である。
上記図3に例示した熱処理時間と対数表記の水素濃度との関係において、対数表記の水素濃度を傾きの異なる2つの直線でのフィッティングは以下のように行う。すなわち、まず、熱処理時間が比較的短い場合の水素脱離反応である第1の反応のフィッティングは、上記式(3)を用いて行い、切片であるαは、熱処理を施していないエピタキシャルシリコンウェーハ100の改質層における水素ピーク濃度とし、最小自乗法によりフィッティングを行う。
これに対して、熱処理時間が比較的長い場合の水素脱離反応である第2の反応のフィッティングについては、上記式(6)を用いて行い、切片がβであるとして、最小自乗法によりフィッティングを行う。なお、2つの直線の交点付近のデータについては、両方の直線でフィッティングを行い、全体の最小自乗誤差の数値が小さくなる方を選択する。
熱処理時間の上限については、改質層24内に捕獲される水素を実質的に原子状水素とする点では特に限定されないが、生産性の点で、熱処理時間は400分以下とすることが好ましい。
また、熱処理温度は、800℃以上1100℃以下とする。熱処理温度が800℃未満の場合にも、800℃以上1100℃以下の場合と同様に、水素濃度減少の傾きが変化する可能性はある。従って、改質層に捕獲される水素を実質的に原子状水素のみにするという点では、800℃未満の熱処理温度が除外されるわけではない。しかし、上記傾きの変化が生じる熱処理時間は400分を超えて生産性が低下するため、好ましくない。また、熱処理温度が1100℃を超えると、改質層24内に水素濃度のピークが観察されず、水素による欠陥パッシベーション効果を期待することができない。こうしたことから、本発明においては熱処理温度は800℃以上1100℃以下とする。
本第3工程の熱処理は、第2工程で得られたエピタキシャルシリコンウェーハ100をエピタキシャル成長装置から取り出した後、エピタキシャルシリコンウェーハ100を別個の熱処理炉内に投入して行うことができる。熱処理炉は特に限定されず、例えばRTAなどの急速昇降温熱処理装置や、抵抗加熱式の熱処理炉を用いることができる。熱処理炉内の雰囲気は、窒素やアルゴンなどの不活性ガスや酸素ガスなどの雰囲気とすることができる。
エピタキシャルシリコンウェーハ1に対する熱処理は、具体的には、まず熱処理炉内を例えば窒素ガス雰囲気にした後、熱処理炉内にエピタキシャルシリコンウェーハ100を投入する。次いで、熱処理炉内の温度を800℃以上1100℃以下の熱処理温度まで昇温した後、保持し、図3における、2つの直線が交差する時間に対応する時間以上、熱処理を行う。こうして、本発明によるエピタキシャルシリコンウェーハ1が得られる。
以下、本発明の実施例について説明するが、本発明は実施例に限定されない。
(発明例1)
まず、CZ法により育成した単結晶シリコンインゴットから採取したシリコンウェーハ(直径:300mm、導電型:n型、ドーパント種類:リン、厚み:775μm)を用意した。次いで、クラスターイオン発生装置(日新イオン機器社製、CLARIS(登録商標))を用いて、原料ガスとしてシクロヘキサン(C612)を用いてC35クラスターイオンを生成して抽出し、加速電圧80keV/Cluster(炭素1原子あたりの加速電圧23.4keV/atom)の照射条件でシリコンウェーハの表面に照射した。なお、クラスターイオンを照射した際のドーズ量を1.0×1015cluster/cm2とした。また、クラスターイオンのビーム電流値を850μAとした。
次いで、クラスターイオン照射後のシリコンウェーハを枚葉式エピタキシャル成長装置(アプライドマテリアルズ社製)内に搬送し、装置内で1100℃の温度で30秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして、1100℃でCVD法により、シリコンウェーハの改質層が形成された側の表面上にシリコンエピタキシャル層(厚さ:5μm)を形成し、エピタキシャルシリコンウェーハを得た。
続いて、上述のように得られたエピタキシャルシリコンウェーハをRTA装置内に投入し、装置内の雰囲気を窒素ガス雰囲気とした後、装置内の温度を1000℃に昇温し、120分保持してエピタキシャルシリコンウェーハに対して熱処理を施した。こうして、発明例1によるエピタキシャルシリコンウェーハを得た。
(発明例2)
発明例1と同様に、発明例2によるエピタキシャルシリコンウェーハを得た。ただし、RTA装置を用いた熱処理の熱処理時間を100分とした。その他の条件は発明例1と全て同じである。
(発明例3)
発明例1と同様に、発明例3によるエピタキシャルシリコンウェーハを得た。ただし、RTA装置を用いた熱処理の熱処理時間を170分とした。その他の条件は発明例1と全て同じである。
(発明例4)
発明例1と同様に、発明例4によるエピタキシャルシリコンウェーハを得た。ただし、RTA装置を用いた熱処理の熱処理時間を240分とした。その他の条件は発明例1と全て同じである。
(従来例)
発明例1と同様に、従来例によるエピタキシャルシリコンウェーハを得た。ただし、RTA装置を用いた熱処理を行わなかった。その他の条件は発明例1と全て同じである。
(比較例)
発明例1と同様に、比較例によるエピタキシャルシリコンウェーハを得た。ただし、RTA装置を用いた熱処理の熱処理時間を60分とした。その他の条件は発明例1と全て同じである。
<SIMSによる水素濃度プロファイル>
発明例1および従来例によるエピタキシャルシリコンウェーハについてSIMS測定を行い、ウェーハ厚み方向における水素濃度のプロファイルをそれぞれ測定した。発明例1および従来例に対するエピタキシャルシリコンウェーハの水素濃度プロファイルを図6に示す。ここで、図6の横軸の深さは、エピタキシャルシリコンウェーハのエピタキシャル層表面をゼロとしている。また、図6の水素濃度は、単位体積当たりの水素濃度である(単位はatoms/cm3である)。図6において、表面から深さ5μmまでの領域がシリコンエピタキシャル層に相当し、深さ5μm以上の領域がシリコンウェーハに相当する。なお、エピタキシャルシリコンウェーハをSIMS測定した際に、シリコンエピタキシャル層の厚みに±0.1μm程度の不可避的な測定誤差が生じるため、図中において5μmの深さ位置が、厳密な意味でのシリコンエピタキシャル層とシリコンウェーハとの境界にはならない。
図6から明らかなように、熱処理を施していない従来例については、改質層の水素濃度のピーク値が1×1018atoms/cm3を超えており、高濃度の水素が改質層に捕獲されていることが分かる。これに対して、発明例1については、熱処理によって改質層から分子状水素が脱離しているため、水素濃度のピーク値は減少しているが、依然として1×1017atoms/cm3を超える高い水素濃度ピーク値が得られていることが分かる。
<電子線照射によるTO線強度の評価>
発明例1~4、従来例および比較例によるエピタキシャルシリコンウェーハの各々について、改質層に捕獲された水素による欠陥のパッシベーション効果を評価した。この評価は、各シリコンエピタキシャル層の表面に電子線(照射温度:33K、照射エネルギー:20keV)を照射し、エピタキシャル層の表面から深さ約2μmの位置でのCLスペクトルをそれぞれ取得して、TO線の強度に基づいて行った。
図7は、エピタキシャルシリコンウェーハに対する熱処理の熱処理時間とTO線の強度との関係を示している。図7から明らかなように、熱処理時間の増加とともに、TO線の強度が増加することが分かる。そして、図3に示した熱処理時間と対数表記の水素濃度との関係において、2つの直線が交差する熱処理時間である80分を超えると、TO線の強度が大きく増加することが分かる。これは、熱処理時間が80分を超えると、水素によるエピタキシャル層内の点欠陥のパッシベーション効果が高められ、シリコン結晶の結晶性が向上したことを示している。上記シリコン結晶の結晶性向上に寄与した原子状水素による欠陥パッシベーション効果は、デバイス形成工程において、SiO2/Si界面でのシリコンダングリングボンドについても同様に得られると考えられる。
本発明によれば、水素による欠陥パッシベーション効果の高いエピタキシャルシリコンウェーハを製造することができるため、半導体産業において有用である。
10 シリコンウェーハ
12 クラスターイオン
14,24 改質層
18 シリコンエピタキシャル層
1,100 エピタキシャルシリコンウェーハ

Claims (3)

  1. シリコンウェーハの表面に、構成元素として炭素および水素を含むクラスターイオンを照射して前記シリコンウェーハの表層部に前記クラスターイオンの構成元素が固溶した改質層を形成する第1工程と、
    前記第1工程の後に、前記シリコンウェーハの改質層上にシリコンエピタキシャル層を形成してエピタキシャルシリコンウェーハを得る第2工程と、
    前記第2工程の後に、前記エピタキシャルシリコンウェーハに対して熱処理を施す第3工程と、
    を有し、
    前記第3工程における熱処理は、800℃以上1100℃以下の熱処理温度にて行い、かつ前記熱処理温度について熱処理時間と対数表記の水素濃度との関係を予め求めておき、前記関係における水素濃度を傾きが異なる2つの直線でフィッティングした際の前記2つの直線の交点に対応する時間以上の時間行うことを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 前記第3工程における熱処理の熱処理時間は400分以下とする、請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 前記2つの直線の交点に対応する熱処理時間tは、k3、k4:反応速度定数、α、β:初期水素濃度の比率、k:ボルツマン定数、T:熱処理温度として、下記の式(A)で表される、請求項1または2に記載のエピタキシャルシリコンウェーハの製造方法。
    Figure 0007056608000018
    ただし、前記式(A)中のk3、k4、αおよびβは下記の通りである。
    Figure 0007056608000019
    Figure 0007056608000020
    Figure 0007056608000021
    Figure 0007056608000022
JP2019030453A 2019-02-22 2019-02-22 エピタキシャルシリコンウェーハの製造方法 Active JP7056608B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019030453A JP7056608B2 (ja) 2019-02-22 2019-02-22 エピタキシャルシリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019030453A JP7056608B2 (ja) 2019-02-22 2019-02-22 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2020136566A JP2020136566A (ja) 2020-08-31
JP7056608B2 true JP7056608B2 (ja) 2022-04-19

Family

ID=72279093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019030453A Active JP7056608B2 (ja) 2019-02-22 2019-02-22 エピタキシャルシリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7056608B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051729A (ja) 2014-08-28 2016-04-11 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP2018142603A (ja) 2017-02-27 2018-09-13 株式会社Sumco エピタキシャルシリコンウェーハの不純物拡散挙動予測方法、ゲッタリング能力予測方法、ゲッタリング能力調整方法および製造方法
JP2019021843A (ja) 2017-07-20 2019-02-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051729A (ja) 2014-08-28 2016-04-11 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP2018142603A (ja) 2017-02-27 2018-09-13 株式会社Sumco エピタキシャルシリコンウェーハの不純物拡散挙動予測方法、ゲッタリング能力予測方法、ゲッタリング能力調整方法および製造方法
JP2019021843A (ja) 2017-07-20 2019-02-07 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP2020136566A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
CN107078029B (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
US11935745B2 (en) Semiconductor epitaxial wafer and method of producing semiconductor epitaxial wafer, and method of producing solid-state imaging device
JP6136205B2 (ja) エピタキシャル成長装置炉内の汚染評価方法および汚染評価用テストウェーハ
US11195716B2 (en) Method of producing semiconductor epitaxial wafer and method of producing semiconductor device
JP7056608B2 (ja) エピタキシャルシリコンウェーハの製造方法
WO2020170875A1 (ja) 半導体エピタキシャルウェーハ及びその製造方法
JP7059871B2 (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6791293B2 (ja) エピタキシャルシリコンウェーハの製造方法
CN110223907A (zh) 半导体外延晶片的制造方法
WO2022044562A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法、並びに半導体デバイスの製造方法
JP7264012B2 (ja) エピタキシャルシリコンウェーハのパッシベーション効果評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220321

R150 Certificate of patent or registration of utility model

Ref document number: 7056608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150