CN105706159B - 显示控制装置 - Google Patents

显示控制装置 Download PDF

Info

Publication number
CN105706159B
CN105706159B CN201480059552.8A CN201480059552A CN105706159B CN 105706159 B CN105706159 B CN 105706159B CN 201480059552 A CN201480059552 A CN 201480059552A CN 105706159 B CN105706159 B CN 105706159B
Authority
CN
China
Prior art keywords
mentioned
compression
view data
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480059552.8A
Other languages
English (en)
Other versions
CN105706159A (zh
Inventor
朝井淳毅
光田浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105706159A publication Critical patent/CN105706159A/zh
Application granted granted Critical
Publication of CN105706159B publication Critical patent/CN105706159B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

显示控制装置(1)具备DRAM(31)和比DRAM(31)消耗功率小的SRAM(32)，在更新判断部(61)判断为没有图像数据的更新的情况下，2次压缩部(70)将图像数据压缩而保存到SRAM(32)，DRAM(31)停止存储保持动作，扩展部(40)将压缩后的图像数据扩展并输出到LCD(3)。

Description

显示控制装置
技术领域
本发明涉及进行电子设备的显示控制的显示控制装置。
背景技术
个人计算机、智能电话等具备显示装置的电子设备一般为了将图像适当输出到该显示装置的画面上而具备进行各种显示控制的显示控制装置。上述显示控制装置预先将从主机接收的图像数据保存到帧缓冲器，按显示装置的显示的定时而输出图像数据。例如专利文献1中公开了作为这种显示控制装置的技术：当判断为相同的数据连续时，将该数据压缩保存到帧缓冲器的不同区域，在输出时将上述压缩的数据扩展输出，由此减少对帧缓冲器的访问次数(数据的读出次数)，减少显示控制装置的消耗功率。
现有技术文献
专利文献
专利文献1：日本国公开专利公报“特开2000-98993号公报(公开日：2000年4月7日)”
发明内容
发明要解决的问题
然而，在专利文献1记载的显示控制器中，帧缓冲器采用普通DRAM(dynamicrandom access memory：动态随机存取存储器)。DRAM是为了保持所保存的数据(在此为显示画面的图像数据)而需要进行刷新动作(存储保持动作)的存储器。因此，上述显示控制器为了保持DRAM中保存的图像数据而需要定期进行刷新动作。该刷新动作的消耗功率大，成为阻碍显示控制器的消耗功率减少的重要因素。本发明是鉴于上述问题而完成的，其目的在于实现抑制消耗功率的显示控制装置。
用于解决问题的方案
为了解决上述问题，本发明的一个方式的显示控制装置将从主机接收的图像数据保存到第1存储器，按规定的定时将上述图像数据输出到显示部，上述显示控制装置的特征在于，具备：第2存储器，其消耗功率比上述第1存储器的消耗功率小；更新判断部，其判断有无来自上述主机的上述图像数据的更新；压缩部；以及扩展部，在上述更新判断部判断为没有来自上述主机的上述图像数据的更新的情况下，上述压缩部将从上述第1存储器读出的上述图像数据压缩而保存到上述第2存储器，上述第1存储器停止存储保持动作，上述扩展部将从上述第2存储器读出的压缩后的上述图像数据扩展，将扩展后的上述图像数据输出到上述显示部。
发明效果
根据本发明的一个方式，能发挥抑制显示控制装置的消耗功率的效果。
附图说明
图1是示出本发明的实施方式1的显示控制装置的处理流程的流程图。
图2是示出上述显示控制装置的要部构成的框图。
图3是示出上述显示控制装置中的图像数据的输入输出的流程，以及对DRAM和SRAM的数据写入。
图4是示出由上述显示控制装置进行的处理的时序图。
图5是示出本发明的实施方式2的显示控制装置的处理流程的流程图。
图6是示出本发明的实施方式2的显示控制装置中的图像数据的输入输出的流程，以及对DRAM和SRAM的数据写入。
具体实施方式
〔实施方式1〕
如下说明本发明的第1实施方式。首先，基于图2说明本实施方式的显示控制装置1的构成。
《要部构成》
图2是示出显示控制装置1的要部构成的框图。另外，在该图中一并示出了主机2和LCD3。此外，以下将显示控制装置1、主机2和LCD3作为单独的装置进行说明，但是本发明也可以是包括显示控制装置1、主机2和LCD3(显示部)的1个电子设备。例如，本发明也可以是具备显示控制装置1、主机2和LCD3的智能电话、平板PC等。
主机2生成使LCD3显示的图像数据，将该图像数据依次提供给显示控制装置1。在此，“图像数据”表示显示于LCD3的1帧的量的图像。主机2与来自显示控制装置1的TE(Tearing Effect：撕裂效应)信号同步，将图像数据发送到显示控制装置1。此外，在下一帧显示于LCD3的图像数据与前次发送到显示控制装置1的图像数据相同的情况(在LCD3中显示画面没有变化的情况)下，主机2不对显示控制装置1发送图像数据，或者发送与前次发送的图像数据相同的图像即可。
LCD3是显示从显示控制装置1接收到的图像数据的液晶显示器((Liquid CrystalDisplay)，LCD)。此外，LCD3只要能显示上述图像数据即可，其构成没有特别限定。因此，LCD3也可以是液晶显示器以外的显示装置。例如，也可以是使用布劳恩管的显示器(CRT)、等离子显示器、有机EL(electroluminescence)显示器、场发射显示器(電解放出ディスプレイ)等显示装置。
显示控制装置1是从主机2接收并保存图像数据，按与LCD3相应的规定的定时将该图像数据输出到LCD3的装置。显示控制装置1发送通知从主机2向显示控制装置1输入(发送)图像数据的定时的TE信号，从与该信号同步的主机2接收并保存图像数据。以后，将从主机2向显示控制装置1的输入(发送)图像数据的定时称为“输入开始定时”。另外，显示控制装置1按照LCD3的刷新的定时开始对LCD3输出上述接收到的图像数据。以后，将从显示控制装置1向LCD3输出(发送)图像数据的定时称为“输出开始定时”。希望输出开始定时是考虑到从主机2向显示控制装置1的图像数据的输入速度和从显示控制装置1向LCD3的图像数据的输出速度从而决定为不会在LCD3中产生撕裂的定时。另外，从某个输出开始定时到下一个输出开始定时为止的期间与LCD3的1垂直期间对应。
此外，在本实施方式中，设输入开始定时(TE信号的发送)为一定间隔，输出开始定时为从输入开始定时隔开规定的时间间隔的定时。然而，输入开始定时和输出开始定时也可以不是一定间隔。
更详细地说，显示控制装置1具备：输入部10、1次压缩部20(压缩信息生成部，保存部)、帧缓冲器30、扩展部40、输出部50、定时控制器60以及2次压缩部70(压缩部)。
输入部10是连接主机2和显示控制装置1的接口。输入部10将后述的定时控制器60输出的TE信号发送到主机2。另外，输入部10当从主机2接收图像数据时，将接收到的图像数据依次发送到1次压缩部20。输出部50是连接显示控制装置1和LCD3的接口。输出部50将后述的扩展部40输出的图像数据发送到LCD3。
1次压缩部20将从输入部10接收到的图像数据压缩，写入帧缓冲器30的DRAM31。1次压缩部20在从输入部10接收图像数据时，对该图像数据实施规定的数据压缩处理。以后，将1次压缩部20进行的规定的数据压缩处理称为“1次压缩”，将1次压缩后的图像数据称为“1次压缩数据”。
1次压缩部20在上述1次压缩中完成了1帧的量的图像数据的压缩时，进一步生成表示图像数据的特征的压缩信息。将所生成的1次压缩数据写入DRAM31，将压缩信息发送到2次压缩部70。1次压缩和压缩信息在后面详细说明。
2次压缩部70用于以比1次压缩低的压缩率压缩图像数据，将其写入SRAM32。此外，在此“压缩率”表示压缩后的数据的数据大小相对于压缩前的图像数据的数据大小的比例(％)。也就是说，压缩率(％)＝(压缩后的图像数据的大小/压缩前的图像数据的大小×100)。因此，可以说压缩率越小，图像信息越被高密度地压缩(压缩后的数据大小变小)。2次压缩部70在从1次压缩部20接收压缩信息，从后述的扩展部40接收图像数据时，基于上述压缩信息对图像数据实施比1次压缩的压缩率低的规定的数据压缩处理。以后，将2次压缩部70所进行的规定的数据压缩处理称为“2次压缩”，将2次压缩后的图像数据称为“2次压缩数据”。所生成的2次压缩数据被写入SRAM32。
《1次压缩和2次压缩》
在此，详细说明1次压缩和2次压缩以及压缩信息。1次压缩是为了将从主机2接收到的图像数据变为能写入DRAM31的容量的压缩。1次压缩部20的1次压缩只要是例如用预定的方法和参数压缩图像数据即可。1次压缩的具体的方法没有特别限定，例如能将图像数据进行游长(run length)化的压缩、通过取相邻像素的参数的差分而进行的压缩(ADPCM(自适应差分脉冲编码调制)编码化等)以及变更图像数据的量子化水平而进行的压缩等。此外，1次压缩可以是可逆压缩，也可以是不可逆压缩。
并且，压缩信息是在1次压缩的各种处理的过程中得到的表示图像数据的特征的信息。压缩信息的具体的构成没有特别限定，例如可以是按图像数据的数据值的统计信息(表示像素值的频度的直方图等)或者规定的参数(量子化水平、随机数的初始值等)和规定的压缩方法进行压缩的情况下的压缩率的预测值(改变了量子化水平的情况下的各自的压缩率的预测值等)，或者也可以是图像的恶化程度(变更了随机数系列的情况下的图像的恶化程度等)等。此外，上述压缩率的预测值和图像的恶化程度例如由1次压缩部20部分地对图像数据的一部分边压缩边监视，或者对图像数据全部边压缩边监视。
另一方面，2次压缩是根据由1次压缩部20生成的压缩信息改变压缩方法和参数而进行的压缩。此外，2次压缩可以是可逆压缩也可以是不可逆压缩。另外，1次压缩和2次压缩也可以使用相同的压缩方法，但是希望在2次压缩中使用压缩信息从而生成更低压缩率或者更高质量(恶化程度小)的2次压缩数据。
例如，在2次压缩部70接收到作为压缩信息的表示像素值的频度的直方图的情况下，从该直方图了解各像素值的出现概率，因此能高效(低压缩率)地进行作为2次压缩的可变长编码化(哈夫曼编码化、算术编码化)。另外，例如在2次压缩部70接收到各种压缩的运算中使用的系数值(参数)作为压缩信息的情况下，能用更适当参数来进行ADPCM编码化等各种压缩。另外，例如在2次压缩部70接收到压缩率的预测值作为压缩信息的情况下，能以最佳的量子化水平(压缩的程度)进行量子化的压缩。另外，例如在2次压缩部70接收到变更了随机数系列的情况下的恶化程度、随机数的初始值作为压缩信息的情况下，在2次压缩中能考虑到恶化程度，或者使用最佳的随机数初始值来重排数据，进行编码化。
这样，在2次压缩中能根据1次压缩时生成的压缩信息进行最佳的压缩。也就是说，能根据从主机2输入的图像数据的特征(压缩信息)进行更低压缩率的压缩，或者生成更高质量的2次压缩数据。此外，2次压缩部70也可以预先存储多种压缩方法(压缩算法)或者压缩参数(系数、随机数的初始值)，根据与该图像数据对应的压缩信息选择最佳的压缩方法或者参数作为2次压缩的方法。另外，也可以对上述压缩方法和参数分别预先设置优先度。
扩展部40用于扩展1次压缩数据或者2次压缩数据。扩展部40根据来自后述的定时控制器60的指示从DRAM31读出1次压缩数据，进行扩展。根据来自定时控制器60的指示将扩展后的1次压缩数据(图像数据)发送到输出部50或者2次压缩部70。扩展部40还根据来自定时控制器60的指示从SRAM32读出2次压缩数据，进行扩展。将扩展后的2次压缩数据(图像数据)发送到输出部50。
帧缓冲器30是保存图像数据的存储器。帧缓冲器30包括DRAM31(第1存储器)和SRAM32(第2存储器)。DRAM31是存储1次压缩数据的存储器，是为了保持自己的存储内容而需要刷新动作(存储保持动作)的存储器。此外，在以后的说明中，“使DRAM31起动”表示开始DRAM31的刷新动作的驱动，“使DRAM31停止”表示使DRAM31的刷新动作持续停止。然而，在本发明中，也可以将使DRAM31的动作所需的电源电路起动作为“使DRAM31起动”，将使DRAM31的动作所需的电源电路停止作为“使DRAM31停止”。另外，以后只要没有特别说明，“使DRAM31起动(停止)”都意味着使DRAM31的全部存储区域(写入和读出1次压缩数据的区域)起动(停止)。
另一方面，SRAM32是存储2次压缩数据的存储器。另外，SRAM32是不需要用于存储的保持的刷新动作的存储器，是比DRAM31消耗功率小的存储器。此外，SRAM32也可以是比DRAM31容量小的存储器。另外，在本实施方式中，帧缓冲器30包括DRAM和SRAM，但是帧缓冲器30的存储器不限于DRAM和SRAM。也就是说，本发明中的帧缓冲器30的存储器只要由能保存1次压缩数据的第1存储器和能保存2次压缩数据并且比第1存储器消耗功率小的第2存储器构成即可，与该第1和第2存储器的种类无关。
定时控制器60用于进行显示控制装置1的输入输出的定时控制。在后面详细说明定时控制器60的动作。具体而言，定时控制器60包括更新判断部61。
更新判断部61用于判断有无来自主机2的图像数据的更新。更新判断部61判断是否从主机2接收到了(或者正在接收)开始对LCD3输出的图像数据。在接收到对LCD3输出的图像数据的情况下，更新判断部61判断为有来自主机2的图像数据的更新。另一方面，在未从主机2接收到上述图像数据的情况下，更新判断部61判断为没有来自主机2的图像数据的更新。此外，在本实施方式中，设为在输出开始定时进行上述判断，但是上述判断只要在输入开始定时到输出开始定时之间进行即可，没有特别限定。
此外，更新判断部61即使在从主机2接收到图像数据的情况下，在该图像数据与前次接收到的图像数据相同的情况(即，LCD3中显示的图像数据无变化的情况)下，也可以判断为没有来自主机2的图像数据的更新。另外，更新判断部61在通过上述判断而判断为没有图像数据的更新之后，当输入部10从主机2接收下一帧以后的帧的量的图像数据时，检测该接收，判断为再次进行来自主机2的图像数据的更新。
《图像数据的流程》
接下来，使用图3说明显示控制装置1中的图像数据的输入输出的流程。图3的(a)表示有来自主机2的图像数据的更新的情况下的图像数据的输入输出的流程。另外，图3的(b)表示该图的(a)的情况下的DRAM31和SRAM32的存储区域。而图3的(c)表示没有来自主机2的图像数据的更新时(从有图像数据的更新变化为没有的时点)的图像数据的输入输出的流程。并且，图3的(d)表示该图的(c)的情况下的DRAM31和SRAM32的存储区域。此外，在图3的(b)和(d)中，DRAM31和SRAM32的各方框分别表示DRAM31和SRAM32的存储区域整体，斜线部分表示对相当于该斜线部分的存储区域写入了数据，粗线的箭头表示数据的写入处理。
如图3的(a)所示，在有来自主机2的图像数据的更新的情况下，显示控制装置1从主机2接收要显示于LCD3的图像数据。在这种情况下，从主机2接收到的图像数据在输入开始定时由1次压缩部20进行1次压缩，写入到DRAM31。另外，上述1次压缩数据在输出开始定时由扩展部40读出、扩展而输出到输出部50。这样，在有图像数据的更新的情况下，如图3的(b)所示，1次压缩数据被写入DRAM31，从DRAM31读出。
另一方面，如图3的(c)所示，在目前没有来自主机2的图像数据的更新的情况下，在输出开始定时也不会从主机2向显示控制装置1输入要在下一帧显示于LCD3的图像数据。在这种情况下，利用扩展部40读出写入到DRAM31的1次压缩数据，进行扩展。然后，扩展后的1次压缩数据由2次压缩部70进行2次压缩。这样，在没有图像数据的更新时，如图3的(d)所示，从DRAM31读出1次压缩数据，进行扩展和2次压缩，写入到SRAM32。此外，在读出1次压缩数据时，或者对SRAM32写入2次压缩数据完成时，DRAM31停止。以后，在再次开始图像数据的更新以前的期间，显示控制装置1使DRAM31为停止的状态，按LCD3的刷新的定时从SRAM32读出2次压缩数据，进行扩展并输出。
如以上那样，显示控制装置1根据有无来自主机2的图像数据的更新而变更对DRAM31和SRAM32中的哪一个写入图像数据和从哪一个读出图像数据。由定时控制器60进行这种决定有无来自主机2的图像数据的更新和图像数据的写入和读出目的地的控制。接下来详细说明定时控制器60的动作。
《定时控制器的处理控制》
以下，用图4详细说明定时控制器60进行的输入输出的定时控制。图4是表示从主机2按顺序输入图像数据A～D的情况下由显示控制装置1进行的处理的时序图。此外，在该图中，图像数据A和图像数据B连续被发送，然后，暂时中断画面的更新之后，发送图像数据C和D。
在图中的“TE输出”行中，用向上的箭头表示从定时控制器60到主机2的TE信号的输出定时即输入开始定时。另外，在“输出开始定时”行中，用向上的箭头表示输出开始定时。此外，输出开始定时的间隔与LCD3的1垂直期间对应。
“主机输入”行表示从主机2到显示控制装置1的图像数据的输入处理。另外，“LCD输出”行表示从显示控制装置1到LCD3的图像数据的输出处理。另外，“DRAMWR”行和“DRAMRD”行分别表示对DRAM的图像数据(1次压缩数据)的写入(WR)和读出(RD)处理。而且，“SRAMWR”行和“SRAMRD”行分别表示对SRAM的图像数据(2次压缩数据)的写入(WR)和读出(RD)处理。此外，从“主机输入”行到“SRAMRD”行所示的实线箭头A～D分别表示对图像数据A～D开始与该行对应的处理到完成为止的期间。例如，“DRAMWR”行的实线箭头A表示开始对DRAM31写入图像数据A，到该写入完成为止的期间。
而且，“DRAM刷新”用折线表示DRAM31的电源(刷新动作的驱动)的起动(接通)或者停止(切断)。在图4中，DRAM31被分割为多个库，能按每个库控制刷新动作的接通和切断。在这样的DRAM31中，在刷新动作为切断的状态下需要对DRAM31进行写入的情况下，将写入所需的库的刷新动作依次接通。图4所示的折线的峰的顶点表示全部的库的刷新动作为接通的时点。另外，折线为向右上升或者向右下降的期间表示DRAM31的一部分库的刷新动作为接通的期间。另一方面，在开始2次压缩并且没有主机输入的情况下，在DRAM31中将不需要的库的刷新动作依次切断。表示折线的谷的(图中的“切断”)期间表示全部的库的刷新动作为切断的期间。
在输入开始定时，定时控制器60对主机2发送TE信号(“TE输出”行的箭头A)。主机2与该TE信号同步地通过输入部10开始对1次压缩部20的图像数据(图像数据A)的发送(“主机输入”行的箭头A)。另外，1次压缩部20从接收到的部分起依次对图像数据A进行1次压缩，写入到DRAM31(“DRAMWR”行的箭头A)。
另一方面，从上述输入开始定时经过规定的时间到输出开始定时(“输出开始定时”行的箭头A)时，定时控制器60对扩展部40指示1次压缩数据的输出。然后，扩展部40接受该指示，开始从DRAM31读出1次压缩数据(图像数据A)(“DRAMRD”行的箭头A)。将读出的1次压缩数据扩展而输出到LCD3。此外，如图所示，也可以同时进行1次压缩部20对DRAM31的写入和扩展部40从DRAM31的读入(“DRAMWR”行和“DRAMRD”行的箭头A)。在下一个输入开始定时(“TE输出”行的箭头B)和输出开始定时(“输出开始定时”行的箭头B)，定时控制器60也进行同样的定时控制，因此对图像数据B也进行与图像数据A同样的处理。
另一方面，在下一个输入开始定时(“TE输出”行的箭头B′)，从定时控制器60对主机2发送TE信号，但是主机2不发送图像数据。因此，也不进行图像数据的1次压缩和对DRAM31的写入。在这种情况下，在下一个输出开始定时(“输出开始定时”行的箭头B′)，定时控制器60的更新判断部61判断为没有图像数据的更新。然后，定时控制器60判断DRAM31是否起动。
如图所示，在该输出开始定时(B′)DRAM31起动(接通)并且不处于主机输入中，因此定时控制器60对扩展部40指示对2次压缩部70发送图像数据。扩展部40接受该指示，从DRAM31读入1次压缩数据(图像数据B)(“DRAMRD”行的箭头B′)，进行扩展，发送到2次压缩部70。2次压缩部70在接收到扩展后的1次压缩数据(图像数据B)时，用该数据和在图像数据B的1次压缩时由1次压缩部20生成的压缩信息进行2次压缩。2次压缩数据被写入SRAM32(“SRAMWR”行的箭头B)。换言之，将在“DRAMWR”行的箭头B的期间写入DRAM31的图像数据B进行2次压缩，在“SRAMWR”行的箭头B′的期间备份保存到SRAM32。
以后，在没有主机2的图像数据的更新的期间，如图所示，定时控制器60在输入开始定时发送TE信号，在输出开始定时判断有无图像数据更新。另外，在没有主机2的图像数据的更新的情况下，定时控制器60也会控制扩展部40从而按每个规定的期间对LCD3输出图像数据(“LCD输出”行的箭头B′)。此外，此时没有图像数据的更新，并且DRAM31也停止(切断)。因此定时控制器60对扩展部40指示将保存于SRAM32的2次压缩数据输出，扩展部40将2次压缩数据扩展(“SRAMRD”行的箭头B)而输出。在图4的情况下，在没有图像数据的更新的情况下，显示控制装置1也会按每3个垂直期间与LCD的刷新对应地发送2次压缩数据。
而且，在输入开始定时(“TE输出”行的箭头C)，在再次开始从主机2到显示控制装置1的图像数据(图像数据C)的发送的情况(“主机输入”行的箭头C)下，定时控制器60的更新判断部61检测上述发送的再次开始，使DRAM31的存储区域依次起动。然后，1次压缩部20对起动的存储区域写入1次压缩数据(“DRAMWR”行的箭头C)。如以上那样，显示控制装置1的定时控制器60统一进行输入输出的定时控制和显示控制装置1中的各种处理判断。
《输出开始定时的处理流程》
接着，用图1说明输出开始定时的显示控制装置1的处理流程。图1是示出在输出开始定时显示控制装置1进行的处理流程的流程图。在输出开始定时，定时控制器60的更新判断部61判断有无来自主机2的图像数据的更新(S10)。在更新判断部61判断为有图像数据的更新的情况(S10中为是)下，定时控制器60对扩展部40指示1次压缩数据的输出。扩展部40读出DRAM31中保存的1次压缩数据(S26)，将该1次压缩数据扩展，输出到LCD3(S28)。另一方面，更新判断部61在判断为没有图像数据的更新的情况(S10中为否)，定时控制器60在更新判断部61的上述判断的基础上判断DRAM31是否起动了(S12)。
在DRAM起动了的情况(S12中为是)下，定时控制器60对扩展部40指示对2次压缩部70发送图像数据，扩展部40读出DRAM31中保存的1次压缩数据(S14)。此时，定时控制器60从DRAM31的上述1次压缩数据的读出结束的部分起使DRAM31依次停止(S16)。进而，扩展部40将读出的1次压缩数据扩展(S18)，发送到2次压缩部70。2次压缩部70使用扩展后的1次压缩数据(图像数据)和在输入开始定时从1次压缩部20接收到的与该图像数据对应的压缩信息进行2次压缩(S20)。然后，2次压缩部70将2次压缩数据保存到SRAM32(S22)。以后，定时控制器60按预定的周期对扩展部40指示2次压缩数据的输出，直到图像数据的更新再次开始为止。扩展部40读出SRAM32中写入的2次压缩数据(S24)，将该2次压缩数据扩展并输出(S28)。
另一方面，定时控制器60在判断为DRAM未起动的情况(S12中为否)下，不进行S14～S22的处理，扩展部40读出SRAM32中保存的2次压缩数据(S24)，将该2次压缩数据扩展并输出(S28)。
此外，在上述处理流程中，使DRAM31停止的处理在从DRAM31读出数据后到下一个输入开始定时之间进行即可，与其它处理之间的顺序没有特别限定。即，图1的S16的处理只要在S14到S24的处理之间进行即可。另外，在上述处理流程中，对LCD3输出2次压缩数据是在对SRAM32写入2次压缩数据之后，在预定的周期到来时进行的，但是显示控制装置1也可以在将2次压缩数据写入SRAM32之后接着进行该2次压缩数据的扩展和对LCD3的输出。即，也可以在进行了到图1的S22为止的处理之后接着进行S24和S28的处理。另外，也可以在进行了图1的S18的处理之后，将扩展的1次压缩数据输出到LCD3，并且发送到2次压缩部70，进行2次压缩。
〔实施方式2〕
说明本发明的第2实施方式。此外，为了便于说明，对具有与在上述实施方式中说明的构件相同的功能的构件标注相同的附图标记，省略其说明。在以后的实施方式中也同样。本发明的一个方式的显示控制装置1也可以在输入开始定时，来自主机2的图像数据的发送再次开始的情况下，将到DRAM31可使用为止接收到的图像数据暂时写入SRAM32。在这种情况下，1次压缩部20根据DRAM31是否可使用来变更1次压缩数据的写入目的地。
此外，在此，“DRAM31可使用”表示DRAM31能存储1次压缩数据，即使是1次压缩数据的一部分也行。例如，在DRAM31中起动的存储区域的容量比将1次压缩数据写入DRAM31时一次写入的数据的容量多的情况下，判断为“DRAM31可使用”即可。此外，该判断由定时控制器60或者1次压缩部20进行即可。以下，使用图5说明本实施方式的显示控制装置1中的图像数据的输入输出的流程。此外，图5的(a)～(d)中的箭头、方框等表示与图3同样的含义。
《图像数据的流程》
图5的(a)和(c)示出了暂时中断来自主机2的图像数据的发送后，再次开始来自主机2的图像数据的接收的情况下该再次开始的第1帧图像数据的输入输出的流程。另外，图5的(b)和(d)分别表示该图的(a)和(c)的情况下的DRAM31和SRAM32的存储区域。当来自主机2的图像数据的发送再次开始时，定时控制器60检测该发送的再次开始，使DRAM31的存储区域依次起动。另外，如图5的(a)所示，将图像数据通过输入部10发送到1次压缩部20。将该图像数据依次进行1次压缩，写入SRAM32直到DRAM31可使用为止(图5的(b))。然后，当DRAM31可使用时，如图5的(c)所示，将剩下的1次压缩数据从1次压缩部20写入DRAM31，并且将写入了SRAM32的1次压缩数据也写入DRAM31。
此外，在从1次压缩部20对DRAM31写入1次压缩数据时，如图5的(d)的箭头＊所示，希望使DRAM31的存储区域空出写入了SRAM32的量的1次压缩数据的容量的量，从DRAM31的剩余部分开始写入。由此，能同时进行从1次压缩部20和SRAM32到DRAM31的数据的写入，能缩短1次压缩数据的写入所用的时间。
《输入开始定时的处理流程》
接下来，使用图6说明输入开始定时的显示控制装置1的处理流程。图6是示出在输入开始定时显示控制装置1所进行的处理流程的流程图。在输入开始定时，主机2与来自显示控制装置1的TE信号同步地对显示控制装置1发送图像数据。显示控制装置1的输入部10接收上述图像数据(S50)，通过输入部10发送到1次压缩部20。1次压缩部20根据接收到的图像数据生成压缩信息(S52)并且对该图像数据进行1次压缩(S54)。在此，在DRAM31起动的情况(S56中为是)下，1次压缩部20将1次压缩数据写入DRAM31(S66)。
另一方面，在DRAM31未起动的情况(S56中为否)下，定时控制器60使DRAM31的各存储区域依次起动(S58)。随之，1次压缩部20将1次压缩数据的一部分(例如每次1行的数据)写入SRAM32(S60)。对SRAM32的1次压缩数据的写入在DRAM31的任意存储区域起动之前的期间进行(S62)。然后，在DRAM31的任意区域起动(变为可使用)时(S62中为是)，1次压缩部20停止对SRAM32的1次压缩数据的写入，将剩下的1次压缩数据依次写入DRAM31的起动后的存储区域。另外，与此同时，将在S60中写入SRAM32的量的1次压缩数据从SRAM32写入DRAM31(复制)(S64)。
〔实施方式3〕
另外，特别优选本发明的一个方式的LCD3是TFT(Thin-Film Transistor：薄膜晶体管)的半导体层采用氧化物半导体的显示器。氧化物半导体的具体例能举出例如包含铟、镓、锌的氧化物(In-Ga-Zn-O)。一般的显示器即使显示画面中显示的图像数据原样无变化(持续显示相同的图像数据的情况)，也会按规定的周期对显示画面进行更新(刷新)。因此，显示控制装置也按照该刷新的间隔将图像数据输出到显示器。
另一方面，上述氧化物半导体的TFT的漏电少，因此具有即使在截止状态也能以一定期间维持电位的特性。因此，在LCD3是半导体层采用氧化物半导体的显示器时，在LCD3中的显示图像不变化的期间，能与以往的显示器相比抑制LCD3的刷新(对像素的写入)的频度。具体地说，在使用上述In-Ga-Zn-O系氧化物半导体的情况下，在使LCD3持续显示相同的图像数据的情况下，能使LCD3的刷新间隔为1秒钟1次～几次的程度。因此，在显示控制装置1中也能使图像数据的发送间隔变长，能使DRAM31的存储保持动作停止更长的期间。因此，不仅能抑制LCD3的消耗功率，也能抑制显示控制装置1的消耗功率。
〔变形例〕
在上述各实施方式中，帧缓冲器30的存储器不限于DRAM和SRAM。然而，在本发明的一个方式的显示控制装置1中，优选帧缓冲器30由DRAM和比DRAM容量小的SRAM构成。一般而言，DRAM是高集成度(低成本)但是为了保持自己的存储内容而需要刷新动作(存储保持动作)的存储器。而SRAM为低集成度(高成本)但是不需要刷新动作因而与同容量的DRAM相比消耗功率(特别是存储保持的消耗功率)小的存储器。
因此，本发明的一个方式的显示控制装置1由大容量的DRAM和小容量的SRAM构成帧缓冲器30，由此能抑制消耗功率，并且能使帧缓冲器30占显示控制装置1的面积变小(集成度高)。因此，能实现低成本并且低消耗功率的显示控制装置1。例如，在DRAM31的每单位存储容量的成本为SRAM32的1/5的情况下，希望SRAM32相对于DRAM31的存储容量的比例为该1/5以下。
另外，在本发明的一个方式的显示控制装置1中，在DRAM31的存储容量比输入部10接收到的图像数据的容量大的情况下，也可以不在1次压缩部20中进行上述图像数据的1次压缩。即，1次压缩部20也可以生成与上述图像数据对应的压缩信息，但是不进行1次压缩而将图像数据原样写入DRAM31。这样，不需要1次压缩，因此显示控制装置1能无延迟地保存接收到的图像数据。
另外，在本发明的一个方式的显示控制装置1中，也可以是2次压缩部70根据从主机2接收到的图像数据和压缩信息预测将图像数据压缩的情况下的数据大小，在该数据大小为SRAM32的容量以下的情况下，进行2次压缩和2次压缩数据于SRAM32的保存。此外，在这种情况下，在上述预测出的数据大小大于SRAM32的容量的情况下，可以根据压缩信息改选压缩率(％)更低(能压缩到更小的数据大小)的2次压缩的方法，也可以中止2次压缩和2次压缩数据于SRAM32的保存。
此外，在中止2次压缩和2次压缩数据于SRAM32的保存的情况下，定时控制器60仍然使DRAM31起动，在对LCD3输出图像数据时，从DRAM31读出1次压缩数据，进行扩展，输出即可。
〔软件的实现例〕
显示控制装置1的控制模块(特别是1次压缩部20、扩展部40、更新判断部61和2次压缩部70)也可以由形成于集成电路(IC芯片)的逻辑电路(硬件)实现，也可以用CPU(Central Processing Unit：中央处理单元)通过软件来实现。
在后者的情况下，显示控制装置1具备：执行作为实现各功能的软件的程序命令的CPU、以计算机(或者CPU)可读取的方式记录上述程序和各种数据的ROM(Read OnlyMemory：只读存储器)或者存储装置(将它们称为“记录介质”)以及展开上述程序的RAM(Random Access Memory：随机存取存储器)等。并且，计算机(或者CPU)从上述记录介质读取上述程序来执行，由此实现本发明的目的。上述记录介质能使用“非临时的有形的介质”，例如带、盘、卡、半导体存储器、可编程逻辑电路等。另外，上述程序也可以通过能传输该程序的任意的传输介质(通信网络、广播波等)提供给上述计算机。此外，本发明也能在通过电子传输而将上述程序具现化的嵌入载波的数据信号的形态下实现。
〔总结〕
本发明的方式1的显示控制装置(显示控制装置1)将从主机(主机2)接收的图像数据保存到第1存储器(DRAM31)，按规定的定时将上述图像数据输出到显示部(LCD3)，上述显示控制装置具备：比上述第1存储器消耗功率小的第2存储器(SRAM32)；判断有无来自上述主机的上述图像数据的更新的更新判断部(更新判断部61)；压缩部(2次压缩部70)；以及扩展部(扩展部40)，在上述更新判断部判断为没有来自上述主机的上述图像数据的更新的情况下，上述压缩部将从上述第1存储器读出的上述图像数据压缩(2次压缩)，保存到上述第2存储器，上述第1存储器停止存储保持动作，上述扩展部将从上述第2存储器读出的压缩后的上述图像数据(2次压缩数据)扩展，将扩展后的上述图像数据输出到上述显示部。
根据上述构成，显示控制装置在没有来自主机的图像数据的更新的情况下，将第1存储器保持的图像数据压缩，变换为能保存到第2存储器的数据大小之后保存到第2存储器。然后，显示控制装置使第1存储器的存储保持动作(刷新)停止。另外，按照显示部的画面显示的定时从第2存储器读出图像数据，将其扩展并输出。
这样，显示控制装置在没有图像数据的更新的情况下，能用消耗功率小的第2存储器保持图像数据。因此，能在使2个存储器中的消耗功率大的第1存储器的存储保持动作停止的状态下输出图像数据。因此，显示控制装置能抑制消耗功率。
本发明的方式2的显示控制装置也可以是在上述方式1中具备压缩信息生成部(1次压缩部20)，其根据从上述主机接收的上述图像数据生成与上述图像数据有关压缩信息，上述压缩信息包括数据值的统计信息、压缩率的预测值以及压缩造成的恶化程度的预测值中的至少1个，上述压缩部根据上述压缩信息选择上述图像数据的压缩所使用的压缩算法或者压缩参数。根据上述构成，显示控制装置能根据压缩信息为图像数据的压缩选择最佳的算法或者参数。
本发明的方式3的显示控制装置也可以是在上述方式2中，上述压缩信息是作为包含上述统计信息的数据值的直方图的信息。根据上述构成，显示控制装置能使用数据值的直方图来进行图像数据的压缩。因此，能使用更适当的算法或者参数来进行图像数据的压缩。
优选本发明的方式4的显示控制装置是在上述方式2或者3中，上述压缩信息生成部生成上述压缩信息，并且将从上述主机接收的上述图像数据压缩(1次压缩)而保存到上述第1存储器，上述扩展部将从上述第1存储器读出的压缩后的上述图像数据(1次压缩数据)扩展，将扩展后的上述图像数据输出到上述显示部，上述压缩部的压缩率(％)比上述压缩信息生成部的压缩率(％)低。
根据上述构成，显示控制装置将图像数据保存到第2存储器时与将图像数据保存到第1存储器时相比，能减小图像数据的数据大小。
本发明的方式5的显示控制装置也可以是在上述方式2至4中的任意1个方式中，上述压缩部根据从上述主机接收的上述图像数据和上述压缩信息预测将上述图像数据压缩的情况下的数据大小，在该数据大小为上述第2存储器的容量以下的情况下，进行上述图像数据的压缩和压缩后的上述图像数据于上述第2存储器的保存，停止上述第1存储器的存储保持动作。
根据上述构成，显示控制装置能防止在压缩后的图像数据的数据大小大于第2存储器的存储容量的情况下，尽管第2存储器无法容纳压缩后的图像数据仍然进行图像数据的压缩的不必要的处理的情况、使第1存储器的存储保持动作停止而导致第1存储器中存储的图像数据消失的情况。
本发明的方式6的显示控制装置也可以是在上述方式1至5中的任意1个方式中，上述更新判断部在从上述主机接收到与前次接收到的上述图像数据不同的图像数据的情况下，判断为有上述图像数据的更新。换言之，显示控制装置也可以在从主机接收到与前次接收到的图像数据相同的图像数据的情况下，判断为没有图像数据的更新。通过这样进行判断，显示控制装置在从主机持续接收相同的图像数据，即对显示部持续输出相同的图像的情况下，也能与上述方式1同样地抑制消耗功率。
本发明的方式7的显示控制装置也可以是在上述方式1至6中的任意1个方式中，具备将上述图像数据保存到上述第1存储器或者上述第2存储器的保存部(1次压缩部20)，在上述第1存储器的存储保持动作停止的状态下，在上述更新判断部判断为有来自上述主机的上述图像数据的更新的情况下，上述保存部将上述图像数据的一部分保存到上述第2存储器，当上述第1存储器再次开始存储保持动作，上述保存部在上述第1存储器变为可使用时，将上述图像数据的剩余的部分和上述第2存储器中保存的上述图像数据的上述一部分保存到上述第1存储器。
根据上述构成，显示控制装置能使第1存储器的存储保持动作停止，直到来自主机的图像数据的更新再次开始为止，因此能防止在第1存储器中刷新动作的不必要的起动。因此，能抑制显示控制装置整体的消耗功率。
优选本发明的方式8的显示控制装置在上述方式1至7中的任意1个方式中，上述第1存储器是DRAM(dynamic random access memory：动态随机存取存储器)，上述第2存储器是SRAM(static random access memory：静态随机存取存储器)。根据上述构成，除了能抑制显示控制装置的消耗功率，还能使第1存储器和第2存储器占显示控制装置的面积变小(集成度变高)。因此，能实现低成本并且低消耗功率的显示控制装置。
优选本发明的方式9的电子设备是具备上述方式1至8中的任意1个方式所述的显示控制装置、上述主机以及上述显示部的电子设备，上述显示部是TFT(Thin-FilmTransistor：薄膜晶体管)的半导体层采用氧化物半导体的显示器。根据上述构成，电子设备在显示部中的显示图像不变化的期间，能使显示部的刷新间隔更长。由此，能使来自显示控制装置的图像数据的发送间隔也变长，因此能使第1存储器的存储保持动作长期停止。因此，能抑制显示控制装置乃至电子设备整体的消耗功率。
本发明不限于上述各实施方式，能在权利要求所示的范围中进行各种变更，将不同的实施方式中分别公开的技术方案适当地组合而得到的实施方式也包含于本发明的技术的范围。而且，能通过将各实施方式中分别公开的技术方案组合来形成新的技术特征。
工业上的可利用性
本发明能适用于将接收到的图像数据按显示装置的显示定时输出到该显示装置的显示控制装置。
附图标记说明：
1：显示控制装置，2：主机，3：LCD(显示部)，20：1次压缩部(压缩信息生成部)，31：DRAM(第1存储器)，32：SRAM(第2存储器)，40：扩展部，61：更新判断部，702：次压缩部(压缩部)。

Claims (5)

1.一种显示控制装置，将从主机接收的图像数据保存到第1存储器，按规定的定时将上述图像数据输出到显示部，其特征在于，
具备：
第2存储器，其消耗功率比上述第1存储器的消耗功率小；
更新判断部，其判断有无来自上述主机的上述图像数据的更新；
压缩部；以及
扩展部，
在上述更新判断部判断为没有来自上述主机的上述图像数据的更新的情况下，
上述压缩部将从上述第1存储器读出的上述图像数据压缩而保存到上述第2存储器，
上述第1存储器停止存储保持动作，
上述扩展部将从上述第2存储器读出的压缩后的上述图像数据扩展，将扩展后的上述图像数据输出到上述显示部，
上述显示控制装置还具备将上述图像数据保存到上述第1存储器或者上述第2存储器的保存部，在上述第1存储器的存储保持动作停止的状态下，在上述更新判断部判断为有来自上述主机的上述图像数据的更新的情况下，(i)上述保存部将上述图像数据的一部分保存到上述第2存储器，并且(ii)上述第1存储器再次开始上述存储保持动作，在上述第1存储器变为可使用时，上述保存部将(i)上述图像数据的剩余的部分和(ii)上述第2存储器中保存的上述图像数据的上述一部分保存到上述第1存储器。
2.根据权利要求1所述的显示控制装置，其特征在于，
具备压缩信息生成部，上述压缩信息生成部根据从上述主机接收的上述图像数据，生成与上述图像数据有关的压缩信息，上述压缩信息包括数据值的统计信息、压缩率的预测值以及压缩造成的恶化程度的预测值中的至少1个，
上述压缩部根据上述压缩信息选择上述图像数据的压缩所使用的压缩算法或者压缩参数。
3.根据权利要求2所述的显示控制装置，其特征在于，
上述压缩信息生成部生成上述压缩信息，并且将从上述主机接收的上述图像数据压缩而保存到上述第1存储器，
上述扩展部将从上述第1存储器读出的压缩后的上述图像数据扩展，将扩展后的上述图像数据输出到上述显示部，
上述压缩部的压缩率(％)比上述压缩信息生成部的压缩率(％)低。
4.根据权利要求1至3中的任意一项所述的显示控制装置，其特征在于，
上述更新判断部在从上述主机接收到与前次接收到的上述图像数据不同的图像数据的情况下，判断为有上述图像数据的更新。
5.根据权利要求1至4中的任意一项所述的显示控制装置，其特征在于，
上述第1存储器是DRAM(dynamic random access memory)，上述第2存储器是SRAM(static random access memory)。
CN201480059552.8A 2013-11-05 2014-10-22 显示控制装置 Expired - Fee Related CN105706159B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-229559 2013-11-05
JP2013229559 2013-11-05
PCT/JP2014/078026 WO2015068570A1 (ja) 2013-11-05 2014-10-22 表示制御装置

Publications (2)

Publication Number Publication Date
CN105706159A CN105706159A (zh) 2016-06-22
CN105706159B true CN105706159B (zh) 2017-12-15

Family

ID=53041352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480059552.8A Expired - Fee Related CN105706159B (zh) 2013-11-05 2014-10-22 显示控制装置

Country Status (4)

Country Link
US (1) US10013953B2 (zh)
JP (1) JP6258348B2 (zh)
CN (1) CN105706159B (zh)
WO (1) WO2015068570A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6585893B2 (ja) * 2014-10-27 2019-10-02 シナプティクス・ジャパン合同会社 表示駆動回路
JP7339005B2 (ja) * 2019-03-26 2023-09-05 日本光電工業株式会社 生体情報監視システム
DE102021117397A1 (de) * 2020-07-16 2022-01-20 Samsung Electronics Co., Ltd. Bildsensormodul, bildverarbeitungssystem und bildkomprimierverfahren

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307750B2 (ja) 1993-12-28 2002-07-24 キヤノン株式会社 表示制御装置
JP4026098B2 (ja) * 1998-09-24 2007-12-26 沖電気工業株式会社 表示コントローラ
JP2001331162A (ja) * 2000-05-19 2001-11-30 Mitsubishi Electric Corp 表示制御装置
EP1292153B1 (en) * 2001-08-29 2015-08-19 Canon Kabushiki Kaisha Image processing method and apparatus, computer program, and storage medium
JP2003122335A (ja) * 2001-10-17 2003-04-25 Casio Comput Co Ltd 表示制御装置
JP4161944B2 (ja) * 2004-07-01 2008-10-08 セイコーエプソン株式会社 表示コントローラ及び電子機器
JP2006235442A (ja) * 2005-02-28 2006-09-07 Seiko Epson Corp 表示制御装置、表示制御方法および電子機器
JP5079589B2 (ja) * 2008-04-30 2012-11-21 パナソニック株式会社 表示制御装置及び表示制御方法
JP5488346B2 (ja) * 2010-08-30 2014-05-14 富士通株式会社 ストレージシステム、制御装置および制御方法
JP5223150B1 (ja) * 2012-01-24 2013-06-26 株式会社アクセル 画像処理装置及び画像処理方法
KR101158876B1 (ko) * 2012-03-09 2012-06-25 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
JP2014186196A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 映像処理装置および映像表示システム

Also Published As

Publication number Publication date
CN105706159A (zh) 2016-06-22
US10013953B2 (en) 2018-07-03
JP6258348B2 (ja) 2018-01-10
JPWO2015068570A1 (ja) 2017-03-09
WO2015068570A1 (ja) 2015-05-14
US20160260417A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
EP4246504A1 (en) Display screen frequency conversion method, ddic chip, display screen module, and terminal
US9349156B2 (en) Adaptive frame buffer compression
CN105706159B (zh) 显示控制装置
CN107004398B (zh) 显示控制装置、显示装置以及显示控制方法
US5812149A (en) Liquid crystal display device which regulates display of frame image data and operation of backlight unit to reduce power consumption
CN100437435C (zh) 用于自适应功率消耗的方法和装置
US20090219295A1 (en) Display System and Method for Reducing Power Consumption of Same
US8451280B2 (en) Display control device having a frame buffer for temporarily storing image data to be displayed on either one of a first display device or a second display device
US20070188506A1 (en) Methods and systems for power optimized display
WO2011163138A1 (en) Apparatus and methods for processing frames of video data upon transmission across a display interface using a block- based encoding scheme and a tag id
CN109074784A (zh) 显示装置、显示装置的控制方法、及控制程序
US20100232720A1 (en) Apparatus for image processing with encoding selection
US20130083047A1 (en) System and method for buffering a video signal
CN104461389A (zh) 一种混合存储器中数据迁移的自学习的方法
US20220413589A1 (en) Electronic display power management systems and methods
CN107728934A (zh) 存储器控制器及包括其的存储***
CN104113759B (zh) 视频***、视频帧缓存再压缩/解压缩方法与装置
US8130230B2 (en) Display device
US11614791B2 (en) Electronic display pipeline power management systems and methods
CN112460874B (zh) 制冰机温度控制方法、装置、设备及存储介质
CN110139002A (zh) 图像处理装置及图像处理方法
US6785337B2 (en) MPEG picture processing apparatus and data transferring method using the apparatus
JP2004171678A (ja) 情報記憶装置、情報記憶方法、及び情報記憶プログラム
US20220013087A1 (en) Methods and apparatus for display processor enhancement
US7822886B1 (en) Dataflow control for application with timing parameters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171215

Termination date: 20201022

CF01 Termination of patent right due to non-payment of annual fee