CN105633138A - 一种砷化镓基双异质结双极晶体管结构及制备方法 - Google Patents

一种砷化镓基双异质结双极晶体管结构及制备方法 Download PDF

Info

Publication number
CN105633138A
CN105633138A CN201511024119.3A CN201511024119A CN105633138A CN 105633138 A CN105633138 A CN 105633138A CN 201511024119 A CN201511024119 A CN 201511024119A CN 105633138 A CN105633138 A CN 105633138A
Authority
CN
China
Prior art keywords
gaas
growth
layer
doping
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511024119.3A
Other languages
English (en)
Inventor
艾立鹍
徐安怀
齐鸣
周书星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201511024119.3A priority Critical patent/CN105633138A/zh
Publication of CN105633138A publication Critical patent/CN105633138A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及一种砷化镓基双异质结双极晶体管结构及制备方法。其特征在于所述的结构依次由半绝缘单抛的GaAs衬底、缓冲层、集电区、高掺集电区、隔离层、基区、隔离层、发射区、盖层、渐变盖层和盖层组成。本发明的创新点在于为了解决铍(Be)作为基区P型掺杂剂在高温时扩散的问题,在结构设计上采用了在基区两侧各***一层GaAs隔离(Spacer)层的,从而限制Be在高温时的扩散。减少基区厚度虽然会提高器件的频率特性,但是容易击穿。经综合比较选区基区材料设计为60nm的优化设计。在掺杂方面,高的掺杂浓度会提高频率,但是同样会降低击穿电压,经比较,基区掺杂浓度为3E19/cm3的优化设计。

Description

一种砷化镓基双异质结双极晶体管结构及制备方法
技术领域
本发明涉及一种新型砷化镓基双异质结双极晶体管结构设计及制备方法。通过气态源分子束外延(GSMBE)进行材料生长,通过化合物半导体工艺过程实现异质结双极晶体管器件的制备,属于材料制备技术领域。
背景技术
早在1951年,Shockley就首先提出了宽发射结原理。1957年,Kroemer进一步***阐述了HBT的原理,指出宽禁带发射区能提高注入效率,抑制基区载流子的反向注入,大大提高电流增益,同时可以通过高掺杂的基区和稍低掺杂的发射区来减小结电容和基区电阻,从而提高晶体管的频率特性。但由于材料生长技术的限制,直到二十世纪七十年代初,Dumke等人才第一次利用液相外延(LPE)技术成功制作出AlGaAs/GaAsHBT。
进入20世纪90年代后,由于MOCVD和MBE技术的发展,以及化合物材料和异质结工艺的日趋成熟,三端微波器件取得令人瞩目的成就,使得异质结双极型晶体管以及高电子迁移率晶体管结构的各种器件性能逐年提高。与此同时,在此基础上构成的MMIC技术已实用化,并进人商品化阶段,不仅能获得大功率、高效率而且噪声系数小。微波领域常用器件有场效应晶体管(FET)、高电子迁移率晶体管(HEMT)和异质结双极晶体管(HBT)等。FET具有成熟的工艺,能实现亚微米量级的栅长,成本较低,在低噪声模拟电路和低功耗数字电路方面表现良好。HBT主要由化合物半导体或合金半导体构成,需要两种禁带宽度不同的材料分别作为发射区和基区,宽带隙材料作发射区,窄带隙材料作基区。而在双异质结HBT(DHBT)中,集电区与基区材料带隙也不相同。HBT在高速、大动态范围、低谐波失真、低相位噪声并重的电路应用中占据独特而重要的地位。HBT采用宽禁带发射区,允许基区高掺杂,可同时获得高截止频率、高增益、高效率,且具有较高的击穿电压,非常适合于功率放大电路应用。HBT具有线性度高的优点,无需加漏极开关来使器件关断,在低静态电流状态下比较容易调整。目前,HBT技术已被广泛应用于制作光纤通信***中激光器和调制器的驱动电路。
GaAs基III-V族化合物半导体及其组成的三元混晶材料,可以通过调节组份组成的方法调节禁带宽度和晶格常数等物理性质,成为微波领域的关键性基础材料。在III-V族化合物半导体材料与器件的设计中,通过对晶格常数、禁带宽度等参数进行选择和优化,可以获得多种异质结外延结构。通过外延方式的选择和材料生长条件的优化,材料与器件的结构设计生长可具有很大的选择余地。
由于各组份的AlxGa1-xAs材料均能与GaAs实现晶格匹配,因此,最初的GaAsHBT的发射区采用AlxGa1-xAs。但Al很容易形成深能级复合中心,使器件的性能尤其是可靠性下降。采用与GaAs晶格匹配的In0.49Ga0.51P代替AlxGa1-xAs作为GaAsHBT的发射区,能得到比AlxGa1-xAs发射区更优越的直流和频率特性。并且InGaP/GaAsHBT有很高的可靠性。
双异质结HBT(DHBT)开启电压低,反向击穿电压高,输出功率大,尤其适用于功率放大等电路,充分发挥HBT器件的特点。但是,由于传统的GaAs基(如InGaP/GaAs/InGaPDHBT)受集电结导带势垒尖峰的影响,使其I-V输出特性变差,最大输出功率降低。为了降低集电结的导带势垒尖峰,DHBT可以采用n型掺杂***层复合集电结、双δ掺杂***层和缓变集电结等结构。从材料生长的角度考虑,带有n型掺杂***层的InGaP/GaAs/InGaPDHBT结构材料与其他解决集电结的导带势垒尖峰的方法相比较,这种方法不同批次的稳定性,可重复性要好,利于大规模生产,可以有效地降低集电结的导带势垒尖峰,获得良好的输出特性。在本发明设计中采用带有N型掺杂的***层InGaP/GaAs/InGaPDHBT结构。
与本发明相关的文献有:
【KroemerH.,RCAReview,1957(9):332-324】【H.Kroemer,Heterojunctionbipolartransistorsandintegratedcircuits,ProceedingsofIEEE,1982(1):13-25】【S.S.Tan,A.G.Milnes,ConsiderationofthefrequencyperformancepotentialofGaAshomojunctionandheterojunctionn-p-ntransistors,IEEETrans.Electron.Dev.1983(10):1289-1294】【H.Howe,MicrowaveIntegratedCircuits--AnHistoricalPerspective.MicrowaveTheoryandTechniques,IEEETransactionson,1984(9):991-996】【Tzung-HanWu,Sheng-CheTseng,,Chin-ChunMeng,andGuo-WeiHuang,GaInP/GaAsHBTSub-HarmonicGilbertMixersUsingStacked-LOandLeveled-LOTopologies,IEEETransactionsMicrowaveTheoryandTechniques,2007(5):880-888】【YasuoOsone,KazuhiroMochizuki,SeniorMember,IEEE,andKen’ichiTanakaThermalPerformanceofCollector-UpHBTsforSmallHigh-PowerAmplifiersWithaNovelThermalviaStructureUnderneaththeHBTFingersIEEETransactionsonComponentsandPackagingTechnologies,2005(1):34-38】【B.-G.Min,J.-M.Lee,Seong-IlKim,K.-H.Lee,C.-W.Ju.CurrentGainImprovementofInGaP/GaAsHBTbyaNewlyDevelopedEmitterLedgeProcess.JournaloftheKoreanPhysicalSociety,2003:S518-S521】【KurishimaK,NakajimaH,KobayashiT,etalFabricationandcharacterizationofhigh-performanceInP/InGaAsdouble-heterojunctionbipolartransistors,IEEETransElectronDevices,1994(8):1319-1326】【WillenB,WestergrenU,AsonenHHigh-gain,high-speedInP/InGaAsdouble-heterojunctionbipolartransistorswithastep-gradedbase-collectorheterojunction[J],IEEEElectron.DeviceLett,1995(11):479-481】
本发明拟提供一种新型砷化镓基双异质结双极晶体管结构及制备方法。本发明拟利用气态源分子束外延(GSMBE)技术,在砷化镓衬底上生长双异质结双极晶体管结构材料,通过微纳米技术和腐蚀工艺制备双异质结双极晶体管材料。并且可进一步研究Si基上的化合物半导体材料,如Si基上的GaAsHBT材料等,发展与IC工艺兼容的集成技术。
发明内容
本发明的目的在于提供一种新型砷化镓基双异质结双极晶体管结构及制备方法,所述的制备方法是采用气态源分子束外延(GSMBE)进行材料生长。
材料生长工艺流程如图1所示,本发明提供的材料结构如图2所示。
具体地说,在GSMBE制备砷化镓基双异质结双极晶体管结构的过程中,采用半绝缘单抛的GaAs(100)衬底。先在GaAs衬底上外延生长一层500-550nm的GaAs缓冲层,GaAs缓冲层的引入可以使材料从衬底到结构有良好的过渡,减少直接进行异质外延引起的缺陷和位错等。然后依次生长500-550nmInGaP集电极层,5-7nmInGaP高掺杂集电区层,5-7nmGaAs隔离层,60-65nmGaAs基区,5-7nmGaAs隔离层,80-90nmInGaP发射极;100-110nmGaAs盖层,50-60nmGaAs-InGaAs渐变盖层和50-60nmInGaAs盖层。
对于GaAs衬底,除气温度为300℃-350℃;除气约30分钟,完成后即可传入生长室。生长前的衬底表面解吸:GaAs衬底在As气氛的保护下加热至解吸温度(680℃~700℃)以去除表面的氧化层;解吸的过程用高能电子衍射(RHEED)来监控。
由高纯砷烷(AsH3)和磷烷(PH3)裂解后得到的As2和P2分别用作As源和P源,砷烷和磷烷的束流强度由束源炉的管道压力来控制,V族束源的裂解温度为1000℃。GaAs在GSMBE生长时的衬底温度为620℃,在GaAs生长之前,采用束流规来测量Ga的束流,以此来控制GaAs的生长速率。AsH3的裂解温度为1000℃,通过调节气路中AsH3的压力来控制As束流的大小。在本发明的制造过程中,气源炉AsH3的压力PV=450~550Torr,相应的生长室压力为1.8~2.5×10-5Torr。生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性。对于只含有一种V族元素的三元系材料InGaP来说,其生长速率主要取决于III族元素In和Ga的分子束强度之和,而组份则由In和Ga的分子束强度比决定。因此,为了调节InGaP外延层的组份以达到设计要求,必须精确校正In和Ga的束流比fIn/fGa。我们采用X射线衍射(XRD)来测定外延层与衬底之间的失配度,并据此计算三元合金材料的组份。
如上所述,气态源分子束外延(GSMBE)制备砷化镓基双异质结双极晶体管结构材料的方法,其的优点归纳如下:
1、在GaAs基DHBT材料体系选择上,充分利用GaAs基III-V族化合物半导体及其组成的三元混晶材料,通过调节组份组成的方法调节禁带宽度和晶格常数等物理性质,在DHBT设计中采用与GaAs材料晶格匹配的InGaP作为集电区和发射区材料,GaAs作为基区材料。
2、GSMBE为超高真空***,使用高纯度的分子束源,可获得高纯单晶;生长温度相对较低,体扩散对组份和掺杂浓度分布的干扰被降到最低;可以通过控制束源炉快门挡板的开启或者关,监测手段多监测手段多,可以生长受热力学机理限制的处于不互溶隙范围内的多元系材料;MBE在生长机理上属于非平衡反应动力学过程,易达到突然喷射或者终止分子束流的目的,因而可得到突变的组份界面和陡峭的掺杂浓度分布;监测手段多,可以在生长过程中进行实时监控,精确控制束流强度和生长速率;
3、创新点在于为了解决铍(Be)作为基区P型掺杂剂在高温时扩散的问题,在结构设计上采用了在基区两侧各***一层GaAs隔离(Spacer)层的,从而限制Be在高温时的扩散。减少基区厚度虽然会提高器件的频率特性,但是容易击穿。经综合比较选区基区材料设计为60nm的优化设计。在掺杂方面,高的掺杂浓度会提高频率,但是同样会降低击穿电压,经比较,基区掺杂浓度为3E19/cm3的优化设计。
附图说明
图1为材料生长工艺流程示意图;
图2为本发明的砷化镓基双异质结双极晶体管结构结构示意图;
图3为基区GaAs材料的P型掺杂电化学CV测试曲线;
图4为InGaP/GaAs外延材料的XRD摇摆曲线;
图5为InGaP/GaAsDHBT结构材料的XRD摇摆曲线;
图6为InGaP/GaAsDHBT结构材料的二次离子质谱(SIMS)深度剖析测量结果。
具体实施方式
通过具体实施例,进一步阐明本发明的实质性特点和显著的进步,但本发明决非仅局限于实施例。
实施例1
本发明所述的图1所示的砷化镓基双异质结双极晶体管结构的制备方法对于GaAs衬底,除气温度为300℃-350℃;除气约30分钟,完成后即可传入生长室。生长前的衬底表面解吸:GaAs衬底在As气氛的保护下加热至解吸温度(680℃~700℃)以去除表面的氧化层;解吸的过程用高能电子衍射(RHEED)来监控。
由高纯砷烷(AsH3)和磷烷(PH3)裂解后得到的As2和P2分别用作As源和P源,砷烷和磷烷的束流强度由束源炉的管道压力来控制,V族束源的裂解温度为1000℃。GaAs在GSMBE生长时的衬底温度为620℃,在GaAs生长之前,采用束流规来测量Ga的束流,以此来控制GaAs的生长速率。AsH3的裂解温度为1000℃,通过调节气路中AsH3的压力来控制As束流的大小。在本发明中,气源炉AsH3的压力PV=450~550Torr,相应的生长室压力为1.8~2.5×10-5Torr。生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性。对于只含有一种V族元素的三元系材料InGaP来说,其生长速率主要取决于III族元素In和Ga的分子束强度之和,而组份则由In和Ga的分子束强度比决定。因此,为了调节InGaP外延层的组份以达到设计要求,必须精确校正In和Ga的束流比fIn/fGa。为此,本发明采用X射线衍射(XRD)来测定外延层与衬底之间的失配度,并据此计算三元合金材料的组份。
具体工艺如下:
(1)将GaAs(100)衬底送入气态源分子束外延***GSMBE的预处理室,于300-350℃除气30分钟;
(2)将上述衬底传递至GSMBE的生长室,将AsH3于1000℃进行裂解,得到As2用作As源,调节气源炉AH3压力PV为450~700Torr;
(3)衬底在As气氛的保护下进行生长前的表面解吸,衬底温度于620℃下进行外延生长,生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性;
GaAs层的生长工艺条件为:Ga的生长温度为1050℃,AsH3的裂解压力为650Torr,在此条件下GaAs的生长速率为1μm/h,对于N型掺杂要求,采用Si的掺杂温度为1250℃,对于P型掺杂要求,采用Be的掺杂温度为890℃;衬底表面解吸的工艺为GaAs衬底在As气氛的保护下加热至解吸温度680℃~700℃以去除表面的氧化层,解吸过程用RHEED来监控。
InGaP层的生长工艺条件为:Ga的生长温度为1050℃,In的生长温度为860℃,PH3的裂解压力为650Torr,在此条件下InGaP的生长速率为1.5μm/h,对于不同N型掺杂要求,Si的掺杂温度为1100℃和1070℃;InGaP三元合金的组分是通过校正In和Ga的束流比fIn//fGa实现的,其中fIn/为23.2,fGa为21.3,偏差为±5%,并采用XRD测定外延层与衬底之间的失配度而确定的。
GaAs-InGaAs组份渐变层的生长工艺条件为:Ga的生长温度为1050℃,In的生长温度为700-890℃渐变,AsH3的裂解压力为650Torr,平均生长速率为1.2μm/h;GaAs-InGaAs组份渐变层的生长是通过校正In和Ga的束流实现的,fIn为0-16.4递变,fGa为16.9,偏差为±5%,并采用XRD确定材料的组份。
InGaAsCap层的生长工艺条件为:Ga的生长温度为1050℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,生长速率为1.5μm/h;InGaAsCap层三元合金的组分是通过校正In和Ga的束流比fIn//fGa,fIn/为16.4,fGa为16.9,偏差为±5%,并采用XRD测定外延层与衬底之间的失配度而确定的。
实施例2
依图2所示在材料结构的设计中,本发明的创新点在于为了解决铍(Be)作为基区P型掺杂剂在高温时扩散的问题,在结构设计上采用了在基区两侧***二层GaAs隔离层,从而限制Be在高温时的扩散。减少基区厚度虽然会提高器件的频率特性,但是容易击穿。经综合比较选区基区材料设计为60~65nm的优化设计。在掺杂方面,高的掺杂浓度会提高频率,但是同样会降低击穿电压,经比较,基区优化掺杂浓度为3E19/cm3,厚度为60nm。
实施例3
依图4所示,图中,S为衬底峰,L为外延峰材料的晶格失配度Δa/a=-4.3×10-4,a为衬底材料的晶格常数,Δa为外延材料和衬底材料的晶格常数之差。外延层衍射峰的半高峰宽(FWHM)为30.9弧秒。
依图5所示,衍射峰的半高峰宽为42弧秒,说明InGaP/GaAsDHBT结构材料都具有良好的晶体质量。从测试结果可以看出材料的晶体质量非常好,满足设计要求。从图6可以看出,各层结构及界面清晰陡峭。从Si和Be元素的分布也可以看出,杂质分布与设计的结构非常吻合。在集电区与基区之间、基区与发射区之间的界面突变性非常好,没有发生p-n结的偏移。这些结果,也验证了所生长的DHBT材料结构完全符合设计的要求。

Claims (8)

1.一种砷化镓基双异质结双极晶体管设计的结构,其特征在于所述的结构依次由半绝缘单抛的GaAs衬底、缓冲层、集电区、高掺集电区、隔离层、基区、隔离层、发射区、盖层、渐变盖层和盖层组成;其中,
①在GaAs基DHBT材料体系选择上,利用GaAs基III-V族化合物半导体及其组成的三元混晶材料,通过调节组份组成的方法调节禁带宽度和晶格常数,在DHBT设计中采用与GaAs材料晶格匹配的InGaP作为集电区和发射区材料,GaAs作为基区材料;
②在结构设计上采用了在基区两侧各***一层GaAs隔离Spacer层,以解决铍作为基区P型掺杂剂在高温时的扩散。
2.按权利要求1所述的结构,其特征在于:
①半绝缘单抛GaAs衬底为(100);
②缓冲层材料为Si掺杂的GaAs,厚度为500-550nm,掺杂剂量为3-5E18/cm3
③集电区材料为Si掺杂的InGaP,厚度为500-550nm,掺杂剂量为3-5E16/cm3
④高掺集电区材料为Si掺杂的InGaP,厚度为5-7nm,掺杂剂量为2-3E19/cm3
⑤基区两侧各***一层隔离层材料为GaAs,厚度为5-7nm;
⑥基区材料为Be掺杂的GaAs,厚度为60-65nm,Be掺杂剂量为2-3E19/cm3
⑦发射区材料为Si掺杂的InGaP,厚度为80-90nm,掺杂剂量为3-4E17/cm3
⑧盖层材料为Si掺杂的GaAs,厚度为100-110nm,掺杂剂量为5-6E18/cm3
⑨渐变盖层材料由掺SiGaAs渐变至InGaAs;Si的掺杂剂量与盖层⑧相同,而In的组份从x=0渐变到x=0.5;
⑩最上面盖层In的组份为0.5,而Si的掺杂剂量为1-2E19/cm3
3.按权利要求1或2所述的结构,其特征在于基区掺杂浓度为3E19/cm3;基区层厚度为60nm。
4.制备如权利要求1或2所述的结构的方法,其特征在于在采用气态源分子束外延GSMBE工艺制备GaAs基HBT材料,在制备过程中采用Be作为P型基区掺杂剂,具体制备步骤为:
(1)将GaAs(100)衬底送入气态源分子束外延***GSMBE的预处理室,于300-350℃除气30分钟;
(2)将上述衬底传递至GSMBE的生长室,将AsH3于1000℃进行裂解,得到As2用作As源,调节气源炉AH3压力PV为450~700Torr;
(3)衬底在As气氛的保护下进行生长前的表面解吸,衬底温度于620℃下进行外延生长,生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性;
GaAs层的生长工艺条件为:Ga的生长温度为1050℃,AsH3的裂解压力为650Torr,在此条件下GaAs的生长速率为1μm/h,对于N型掺杂要求,采用Si的掺杂温度为1250℃,对于P型掺杂要求,采用Be的掺杂温度为890℃;
InGaP层的生长工艺条件为:Ga的生长温度为1050℃,In的生长温度为860℃,PH3的裂解压力为650Torr,在此条件下InGaP的生长速率为1.5μm/h,对于不同N型掺杂要求,Si的掺杂温度为1100℃和1070℃;
GaAs-InGaAs组份渐变层的生长工艺条件为:Ga的生长温度为1050℃,In的生长温度为700-890℃渐变,AsH3的裂解压力为650Torr,平均生长速率为1.2μm/h;
InGaAsCap层的生长工艺条件为:Ga的生长温度为1050℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,生长速率为1.5μm/h。
5.按权利要求4所述的方法,其特征在于步骤(3)中的衬底表面解吸的工艺为GaAs衬底在As气氛的保护下加热至解吸温度680℃~700℃以去除表面的氧化层,解吸过程用RHEED来监控。
6.按权利要求4所述的方法,其特征在于步骤(3)中InGaP三元合金的组分是通过校正In和Ga的束流比fIn//fGa实现的,其中fIn为23.2,fGa为21.3,偏差为±5%,并采用XRD测定外延层与衬底之间的失配度而确定的。
7.按权利要求4所述的方法,其特征在于步骤(3)中的GaAs-InGaAs组份渐变层的生长是通过校正In和Ga的束流比实现的,fIn为0-16.4递变,fGa为16.9,偏差为±5%,并采用XRD确定材料的组份。
8.按权利要求4所述的方法,其特征在于步骤(3)中InGaAsCap层三元合金的组分是通过校正In和Ga的束流比fIn//fGa,fIn/为16.4,fGa为16.9,偏差为±5%,并采用XRD测定外延层与衬底之间的失配度而确定的。
CN201511024119.3A 2015-12-30 2015-12-30 一种砷化镓基双异质结双极晶体管结构及制备方法 Pending CN105633138A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511024119.3A CN105633138A (zh) 2015-12-30 2015-12-30 一种砷化镓基双异质结双极晶体管结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511024119.3A CN105633138A (zh) 2015-12-30 2015-12-30 一种砷化镓基双异质结双极晶体管结构及制备方法

Publications (1)

Publication Number Publication Date
CN105633138A true CN105633138A (zh) 2016-06-01

Family

ID=56047880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511024119.3A Pending CN105633138A (zh) 2015-12-30 2015-12-30 一种砷化镓基双异质结双极晶体管结构及制备方法

Country Status (1)

Country Link
CN (1) CN105633138A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113984852A (zh) * 2021-09-27 2022-01-28 泉州师范学院 一种基于第一性原理计算的异质结材料构建和表征方法
CN115831743A (zh) * 2023-02-22 2023-03-21 新磊半导体科技(苏州)股份有限公司 一种hbt器件的分子束外延生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101591811A (zh) * 2009-07-03 2009-12-02 中国科学院上海微***与信息技术研究所 Gsmbe制备ⅲ-ⅴ化合物半导体纳米管结构材料的方法
CN103794644A (zh) * 2014-02-28 2014-05-14 中国科学院上海微***与信息技术研究所 一种磷化铟基双异质结双极晶体管结构及制备方法
CN104465750A (zh) * 2014-12-05 2015-03-25 中国科学院上海微***与信息技术研究所 一种磷化铟基高电子迁移率晶体管结构及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101591811A (zh) * 2009-07-03 2009-12-02 中国科学院上海微***与信息技术研究所 Gsmbe制备ⅲ-ⅴ化合物半导体纳米管结构材料的方法
CN103794644A (zh) * 2014-02-28 2014-05-14 中国科学院上海微***与信息技术研究所 一种磷化铟基双异质结双极晶体管结构及制备方法
CN104465750A (zh) * 2014-12-05 2015-03-25 中国科学院上海微***与信息技术研究所 一种磷化铟基高电子迁移率晶体管结构及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
艾立鹍等: "新结构InGaP/GaAs/InGaP DHBT生长及特性研究", 《固体电子学研究与进展》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113984852A (zh) * 2021-09-27 2022-01-28 泉州师范学院 一种基于第一性原理计算的异质结材料构建和表征方法
CN113984852B (zh) * 2021-09-27 2023-07-07 泉州师范学院 一种基于第一性原理计算的异质结材料构建和表征方法
CN115831743A (zh) * 2023-02-22 2023-03-21 新磊半导体科技(苏州)股份有限公司 一种hbt器件的分子束外延生长方法

Similar Documents

Publication Publication Date Title
EP0445475B1 (en) Heterojunction bipolar transistor
JP2004521485A (ja) 格子整合されたベース層を有するバイポーラトランジスタ
CN101266999B (zh) 氮化镓基双异质结场效应晶体管结构及制作方法
US20210265493A1 (en) Epitaxial structure of gan-based radio frequency device based on si substrate and its manufacturing method
CN102427084B (zh) 氮化镓基高电子迁移率晶体管及制作方法
JPH08293505A (ja) 化合物半導体装置及びその製造方法
CN111211159A (zh) 硅基氮化镓射频器件射频损耗的抑制方法
CN102544086B (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN105633138A (zh) 一种砷化镓基双异质结双极晶体管结构及制备方法
Welser et al. Role of neutral base recombination in high gain AlGaAs/GaAs HBT's
CN103794644B (zh) 一种磷化铟基双异质结双极晶体管结构及制备方法
US6049099A (en) Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors
JP2007189200A (ja) トランジスタ用エピタキシャルウエハおよびトランジスタ
RU139673U1 (ru) Полупроводниковая наногетероструктура inalgaas/inalas/inas метаморфного буферного слоя на подложке арсенида галлия
JP2013021024A (ja) トランジスタ素子
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
KR101082773B1 (ko) 화합물 반도체 소자 및 그 제조 방법
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
US10312324B2 (en) Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor
CN117012814B (zh) InP基异质结双极性晶体管的外延结构及其制备方法
RU2570099C1 (ru) Способ изготовления полупроводниковой гетероструктуры
US6914274B2 (en) Thin-film semiconductor epitaxial substrate having boron containing interface layer between a collector layer and a sub-collector layer
CN105575773A (zh) 一种InGaAsBi高迁移率材料的制备方法及结构
CN117747430A (zh) 一种异质结双极晶体管外延片的制备方法
Aidam et al. Multiwafer solid source phosphorus MBE on InP for DHBTs and aluminum free lasers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601

RJ01 Rejection of invention patent application after publication