CN105632758A - 一种陶瓷电容器用陶瓷基片烧制方法 - Google Patents
一种陶瓷电容器用陶瓷基片烧制方法 Download PDFInfo
- Publication number
- CN105632758A CN105632758A CN201410595561.0A CN201410595561A CN105632758A CN 105632758 A CN105632758 A CN 105632758A CN 201410595561 A CN201410595561 A CN 201410595561A CN 105632758 A CN105632758 A CN 105632758A
- Authority
- CN
- China
- Prior art keywords
- ceramic
- substrate
- green compact
- sintering
- stacking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及电子工艺技术领域，具体涉及一种陶瓷电容器用陶瓷基片烧制方法。一种陶瓷电容器用陶瓷基片烧制方法，包括以下步骤：将陶瓷粉末与粘合剂、溶剂混合配制成陶瓷浆料，将陶瓷浆料流延并烘干得到陶瓷膜片；按设计厚度堆叠陶瓷膜片形成厚膜并用等静压将之压合后按一定尺寸切割得到方形的基片生坯；将基片生坯高温烧结形成陶瓷基片；在基片上溅射形成电极并将基片二次分割，制得单层陶瓷电容器。本发明采用基片生坯与氧化锆膜交替自然堆叠装钵的叠片烧制方法烧结基片生坯在达到生坯开始收缩的温度后，按2℃／min的速率缓慢升温至最高烧结温度，可制得平整且电性能好的陶瓷基片，制得的陶瓷基片平整度高、电气性能良好。
Description
技术领域
本发明涉及电子工艺技术领域，具体涉及一种陶瓷电容器用陶瓷基片烧制方法。
背景技术
单层陶瓷电容器具有尺寸小、厚度薄(一般为:0.1～0.3mm)、等效串联电阻低、损耗低的优点，应用频率可达数GHz至数十GHz，适用于小型、微波的场合，可应用于微波集成电路中，起到隔直、RF旁路、滤波、调谐等作用。
作为单层陶瓷电容器的介质陶瓷基片，是由陶瓷生坯经高温烧结致密化而成。烧结时生坯发生收缩，线收缩率可达17％～20％。烧结过程中的收缩应力会使基片翘曲，导致后续加工(如电极被覆、二次分割等)无法进行，制造不良率增加。所以有必要研究基片的烧制方法，以获得平整度高，电气性能良好的陶瓷基片。
发明内容
本发明旨在提出一种能够获得平整度高、电气性能良好的陶瓷基片的一种陶瓷基片烧制方法。
本发明的技术方案在于：
一种陶瓷电容器用陶瓷基片烧制方法，包括以下步骤：
步骤1：将陶瓷粉末与粘合剂、溶剂混合配制成陶瓷浆料，将陶瓷浆料流延并烘干得到陶瓷膜片；
步骤2：按设计厚度堆叠陶瓷膜片形成厚膜并用等静压将之压合后按一定尺寸切割得到方形的基片生坯；
步骤3：将基片生坯高温烧结形成陶瓷基片；
步骤4：在基片上溅射形成电极并将基片二次分割，制得单层陶瓷电容器。
优选地，所述得到基片生坯的方法为采用数十个基片生坯堆叠烧结的方法得到。
更优选地，所述基片生坯堆叠烧结的方法为：分别制备多个基片生坯和多个氧化锆膜，然后将若干个生坯和氧化锆膜交替地自然堆叠并装钵于氧化锆板上进行烧结得到。
本发明的技术效果在于：
本发明采用基片生坯与氧化锆膜交替自然堆叠装钵的叠片烧制方法烧结基片生坯在达到生坯开始收缩的温度后，按2℃／min的速率缓慢升温至最高烧结温度，可制得平整且电性能好的陶瓷基片，制得的陶瓷基片平整度高、电气性能良好。
具体实施方式
一种陶瓷电容器用陶瓷基片烧制方法，包括以下步骤：
步骤1：将陶瓷粉末与粘合剂、溶剂混合配制成陶瓷浆料，将陶瓷浆料流延并烘干得到陶瓷膜片；
步骤2：按设计厚度堆叠陶瓷膜片形成厚膜并用等静压将之压合后按一定尺寸切割得到方形的基片生坯；
步骤3：将基片生坯高温烧结形成陶瓷基片；
步骤4：在基片上溅射形成电极并将基片二次分割，制得单层陶瓷电容器。
当基片生坯厚度很薄时，烧结收缩应力较小，烧结后基片轻微翘曲；而随着厚度增大，收缩应力随之增加，使得基片翘曲的趋势和程度增加。所以要获得平整的陶瓷基片，需要采用特殊的烧制方法。
其中，所述得到基片生坯的方法为采用数十个基片生坯堆叠烧结的方法得到。方法为：分别制备多个基片生坯和多个氧化锆膜，然后将若干个生坯和氧化锆膜交替地自然堆叠并装钵于氧化锆板上进行烧结得到。
市面上使用的基片生坯的方法为：在堆叠陶瓷膜片的同时***堆叠氧化锆膜，达到所需堆叠数量后将其压合成整体并切割，得到多个由若干个基片生坯与若干氧化锆膜交替堆叠组成的整坯，再将整坯装钵于氧化锆板上烧结；
两者对比之下，基片生坯与氧化锆膜经压合成整体后，两者紧密粘接，从而烧结时两者界面处相互融合导致粘片，同时由于氧化锆的烧结温度高于基片瓷料的烧结温度，在基片生坯烧结收缩时氧化锆膜并未发生明显收缩，因而抑制了基片生坯的收缩，其坯块整体的收缩应力为若干个基片生坯收缩力的叠加，产生很大的应力总和，在氧化锆膜的抑制作用下，最终导致应力的局部猛烈释放，使基片发生裂片。
而本发明基片生坯与氧化锆膜自然堆叠，相互之间没有粘接，则烧结时各基片生坯能够自由收缩，收缩应力产生没有叠加，应力较小，氧化锆膜也不会对基片生坯的收缩产生抑制，所以得到平整无裂片的基片，且氧化锆膜容易从基片上分离。
实验得到，由本发明提供的方法制得的电容器静电容量集中，损耗低，绝缘性能好。
Claims (3)
1.一种陶瓷电容器用陶瓷基片烧制方法，其特征在于：包括以下步骤：
步骤1：将陶瓷粉末与粘合剂、溶剂混合配制成陶瓷浆料，将陶瓷浆料流延并烘干得到陶瓷膜片；
步骤2：按设计厚度堆叠陶瓷膜片形成厚膜并用等静压将之压合后按一定尺寸切割得到方形的基片生坯；
步骤3：将基片生坯高温烧结形成陶瓷基片；
步骤4：在基片上溅射形成电极并将基片二次分割，制得单层陶瓷电容器。
2.如权利要求1一种陶瓷电容器用陶瓷基片烧制方法，其特征在于：所述得到基片生坯的方法为采用数十个基片生坯堆叠烧结的方法得到。
3.如权利要求2一种陶瓷电容器用陶瓷基片烧制方法，其特征在于：所述基片生坯堆叠烧结的方法为：分别制备多个基片生坯和多个氧化锆膜，然后将若干个生坯和氧化锆膜交替地自然堆叠并装钵于氧化锆板上进行烧结得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410595561.0A CN105632758A (zh) | 2014-10-30 | 2014-10-30 | 一种陶瓷电容器用陶瓷基片烧制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410595561.0A CN105632758A (zh) | 2014-10-30 | 2014-10-30 | 一种陶瓷电容器用陶瓷基片烧制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105632758A true CN105632758A (zh) | 2016-06-01 |
Family
ID=56047574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410595561.0A Pending CN105632758A (zh) | 2014-10-30 | 2014-10-30 | 一种陶瓷电容器用陶瓷基片烧制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105632758A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108847353A (zh) * | 2018-05-30 | 2018-11-20 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器及其制备方法 |
| CN108878148A (zh) * | 2018-05-30 | 2018-11-23 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器及其制备方法 |
| CN109273258A (zh) * | 2018-09-13 | 2019-01-25 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器的制备方法 |
| CN110379624A (zh) * | 2019-06-27 | 2019-10-25 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
-
2014
- 2014-10-30 CN CN201410595561.0A patent/CN105632758A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108847353A (zh) * | 2018-05-30 | 2018-11-20 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器及其制备方法 |
| CN108878148A (zh) * | 2018-05-30 | 2018-11-23 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器及其制备方法 |
| CN109273258A (zh) * | 2018-09-13 | 2019-01-25 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器的制备方法 |
| CN109273258B (zh) * | 2018-09-13 | 2020-10-09 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器的制备方法 |
| CN110379624A (zh) * | 2019-06-27 | 2019-10-25 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
| CN110379624B (zh) * | 2019-06-27 | 2021-08-03 | 成都宏科电子科技有限公司 | 一种多层芯片电容器的模块化制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101124091B1 (ko) | 적층 세라믹 커패시터 | |
| CN103578762B (zh) | 层压式陶瓷电子元件及其制造方法 | |
| CN104021937B (zh) | 多层陶瓷电子元件及其制造方法 | |
| CN103265293B (zh) | 陶瓷基片的制备方法 | |
| CN103050278B (zh) | 多层陶瓷电容器及其制备方法 | |
| CN105632758A (zh) | 一种陶瓷电容器用陶瓷基片烧制方法 | |
| KR20110067509A (ko) | 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 | |
| CN102810398A (zh) | 多层陶瓷电子元件和多层陶瓷电容器 | |
| CN108269688A (zh) | 电容器组件以及制造电容器组件的方法 | |
| CN103430261B (zh) | 固体电解电容器的制造方法以及固体电解电容器 | |
| CN109559889A (zh) | 多层陶瓷电容器及制造其的方法 | |
| JP2013106035A (ja) | 積層セラミック電子部品 | |
| CN103219151A (zh) | 多层陶瓷电子元件及其制造方法 | |
| CN103227049A (zh) | 多层陶瓷电子元件及其制造方法 | |
| CN103317140A (zh) | 一种流延法制备W-Cu体系梯度复合材料的方法 | |
| JP2014011449A (ja) | 積層セラミック電子部品 | |
| US9112152B2 (en) | Method for producing a piezo actuator and piezo actuator | |
| KR101463840B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
| CN103500655A (zh) | 一种平整度高的微波单层陶瓷电容器的制造方法 | |
| CN103632742A (zh) | 用于内部电极的导电胶和使用该导电胶的多层陶瓷电子元件及其制造方法 | |
| JPH07123091B2 (ja) | 積層チップインダクタの製造方法 | |
| TWI258203B (en) | Embedded capacitors using conductor filled vias | |
| CN104616889B (zh) | 嵌入在板中的多层陶瓷电子组件和印刷电路板 | |
| US8451085B1 (en) | Co-fired multi-layer stack chip resistor and manufacturing method | |
| US6579600B1 (en) | Multilayer capacitor and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160601 |