CN105589604B - 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路 - Google Patents

复位电路及其驱动方法、移位寄存器单元、栅极扫描电路 Download PDF

Info

Publication number
CN105589604B
CN105589604B CN201610131389.2A CN201610131389A CN105589604B CN 105589604 B CN105589604 B CN 105589604B CN 201610131389 A CN201610131389 A CN 201610131389A CN 105589604 B CN105589604 B CN 105589604B
Authority
CN
China
Prior art keywords
level
incoming end
transistor
control unit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610131389.2A
Other languages
English (en)
Other versions
CN105589604A (zh
Inventor
桑琦
王宝强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610131389.2A priority Critical patent/CN105589604B/zh
Publication of CN105589604A publication Critical patent/CN105589604A/zh
Priority to EP16863209.9A priority patent/EP3427135B1/en
Priority to PCT/CN2016/104883 priority patent/WO2017152643A1/en
Priority to US15/528,053 priority patent/US10332434B2/en
Application granted granted Critical
Publication of CN105589604B publication Critical patent/CN105589604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Electronic Switches (AREA)

Abstract

本发明涉及一种复位电路及其驱动方法、移位寄存器单元、栅极扫描电路，该复位电路包括复位单元、复位控制单元以及多个接入端；所述复位单元适于在第二节点的电压为第一电平时开启，将第二接入端与第一接入端导通；所述复位控制单元适于在第一接入端接入的电压为第一电平时将所述第二接入端与所述第二节点导通；在第二接入端的电压为第二电平时，将所述第二节点与所述第三接入端导通。包含本发明提供的复位电路的移位寄存器单元在扫描阶段，可以正常的实现对第一节点的复位，而在扫描中止阶段，能够将第一节点维持第一电平，从而能够使得移位寄存器单元在恢复扫描后正常输出扫描信号。

Description

复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
技术领域
本发明涉及显示技术领域，尤其是涉及一种复位电路及其驱动方法、移位寄存器单元、栅极扫描电路。
背景技术
内嵌式触控技术中，为了避免影响显示，一般是将显示过程中的扫描驱动过程与触控检测过程中的扫描过程分开执行。在进行栅极驱动扫描的过程中，在相邻两行的扫描之间会间隔有触控检测过程。在该触控检测过程中，如图1中所示，栅极扫描电路中当前移位到的移位寄存器单元的PU节点(PU节点为控制扫描信号输出的节点，相应的移位寄存器单元的输出模块的控制端连接该PU节点，在PU节点为高电平时输出扫描信号)需要维持为高电平，以在触控检测阶段之后输出对应的栅极扫描信号。这样存在的一个技术问题是：由于触控检测阶段通常较长，容易导致PU节点的漏电，在触控检测过程之后无法正常输出栅极扫描驱动脉冲。
发明内容
本发明的一个目的在于解决上述技术问题。
第一方面，本发明提供了一种复位电路，应用于移位寄存器单元中，用于对所述移位寄存器单元中的第一节点进行复位；所述移位寄存器单元包括输出电路，所述输出电路的控制端与所述第一节点相连，适于在所述第一节点为第一电平时输出扫描信号；所述复位电路包括复位单元、复位控制单元以及多个接入端；
所述复位单元连接第一接入端、第二接入端和第二节点；适于在所述第二节点的电压为第一电平时开启，将所述第二接入端与所述第一接入端导通；
所述复位控制单元，连接所述第一接入端、所述第二接入端、第三接入端和所述第二节点；适于在所述第一接入端的电压为第一电平时将所述第二接入端与所述第二节点导通；在所述第二接入端的电压为第二电平时，将所述第二节点与所述第三接入端导通；所述第一接入端用于连接所述第一节点。
进一步的，所述复位单元包括第一晶体管，所述第一晶体管的栅极连接所述第二节点，源极和漏极中的一个电极连接所述第一接入端，另一个电极连接所述第二接入端，所述第一晶体管的导通电平为第一电平。
进一步的，所述复位控制单元包括第一子控制单元、第二子控制单元和第三子控制单元；
所述第一子控制单元连接所述第一接入端、所述第二接入端和所述第二节点，适于在所述第一接入端为第一电平时开启，将所述第二节点和所述第二接入端导通；
所述第二子控制单元连接所述第三接入端、所述第二节点和第三节点，适于在所述第三节点的电压为所述第二子控制单元对应的有效电平时开启，将所述第二节点与所述第三接入端导通；
所述第三子控制单元连接所述第二接入端和所述第三节点；适于在所述第二接入端的电压为第一电平时，将所述第三节点的电压置为所述第二子控制单元对应的无效电平；在所述第二接入端的电压为第二电平时，将所述第三节点的电压置为所述第二子控制单元对应的有效电平。
进一步的，所述第三子控制单元包括第二晶体管和第三晶体管；所述第二晶体管的栅极连接所述第二接入端，源极和漏极中的一个电极连接第四接入端，另一个电极连接所述第三节点，所述第二晶体管的导通电平为第一电平；所述第三晶体管的源极和漏极中的一个电极以及栅极连接第五接入端，源极和漏极中的另一个电极连接所述第三节点，所述第三晶体管的导通电平为第二子控制模块对应的有效电平。
进一步的，所述第二子控制单元包括第四晶体管，所述第四晶体管的栅极连接所述第三节点，源极和漏极中的一个电极连接所述第三接入端，另一个电极连接所述第二节点；所述第四晶体管的导通电平为第二子控制单元对应的有效电平。
进一步的，所述第二子控制单元对应的有效电平为第一电平。
进一步的，所述第一子控制单元包括第五晶体管，所述第五晶体管的栅极连接所述第一接入端，源极和漏极中的一个电极连接所述第二节点，另一个电极连接所述第二接入端；所述第五晶体管的导通电平为第一电平。
进一步的，所述第一电平为高电平，所述第二电平为低电平。
第二方面，本发明提供了一种驱动上述任一项所述的复位电路的方法，包括第一扫描阶段、第二扫描阶段和扫描中止阶段；所述扫描中止阶段的起始时刻为所述第一扫描阶段的结束时刻，结束时刻为所述第二扫描阶段的起始时刻；
在第一扫描阶段和第二扫描阶段，在所述第二接入端施加第二电平的电压；
在扫描中止阶段，在所述第二接入端施加第一电平的电压。
第三方面，本发明提供了一种移位寄存器单元，包括：输入电路、输出电路、复位电路，并具有复位控制信号端；其中，输入电路适于根据接收到的扫描信号将第一节点的电压置为第一电平；所述输出电路的控制端与所述第一节点相连，适于在所述第一节点的电平为第一电平时输出扫描信号；所述复位电路为上述任一项所述的复位电路，其第一接入端连接所述第一节点，第三接入端连接复位控制信号端。
第四方面，本发明提供了一种栅极扫描电路，包括多个级联的移位寄存器单元，除第一级移位寄存器单元和最后一级移位寄存器单元之外的各级移位寄存器单元中，至少一级移位寄存器单元为上述的移位寄存器单元。
第五方面，本发明提供了一种显示装置，包括上述任一项所述的栅极扫描电路。
包含本发明提供的复位电路的移位寄存器单元在扫描阶段，可以正常的实现对第一节点的复位，从而正常的实现输出扫描信号的功能。而在扫描中止阶段，能够将第一节点维持第一电平，从而能够使得移位寄存器单元在恢复扫描后正常输出扫描信号。
附图说明
通过参考附图会更加清楚的理解本发明的特征信息和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1为现有技术中一种移位寄存器单元的电路示意图；
图2为对图1中的移位寄存器单元驱动时关键信号和节点的电位变化图；
图3示出了本发明提供的一种复位电路的结构示意图；
图4示出了图3中的复位电路的一种具体的电路图；
图5示出了图4中的复位电路工作时的关键信号的时序图；
图6示出了本发明提供的一种移位寄存器单元的结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
现有的一种移位寄存器单元的基本结构可以参考图1，包括M1-M9共9个N型晶体管以及一个电容C1，并具有多个输入端包括：CLK、VDD、INPUT、RESET和VSS，对图1中的移位寄存器单元的驱动过程可以参考图2，在整个驱动过程中，在输入端CLK上施加时钟信号，在输入端VDD上施加高电平，在VSS上施加低电平；在其他输入端INPUT和RESET上则在不同阶段分别施加一个高电平脉冲信号，具体来说：
在第一阶段S1，在输入端INPUT上施加高电平，在输入端RESET上施加低电平，此时晶体管M3导通，节点PU被拉高，此时晶体管M5和晶体管M7也导通；由于此时输入端CLK上施加低电平，输出端OUTPUT为低电平，此时不输出高电平；由于晶体管M7的导通，导致节点PD为低电平(晶体管M7的沟道宽长比大于晶体管M9的沟道宽长比，即晶体管M7的下拉能力强)，从而使得晶体管M2和M4均关断，另外由于输入端RESET施加低电平，晶体管M1和M6也关断；由于晶体管M9的栅极和源极短接，均连接输入端VDD，则晶体管M9在各个阶段一直导通，以下不再说明；
在第二阶段S2，在输入端INPUT和RESET上均施加低电平，此时晶体管M5和M7继续导通，除晶体管M5、晶体管M7和晶体管M9之外的其他各个晶体管均关断，由于此时输入端CLK为高电平，输出端OUTPUT输出高电平。另外由于电容C1的第二端(图中连接至输出端OUTPUT的一端)接入高电平，导致节点PU的电压发生跳变。
在第三阶段S3，在输入端INPUT上施加低电平，使得晶体管M3关断；同时在输入端RESET上施加高电平，此时晶体管M6、M8和晶体管M1均导通，导致节点PU以及输出端OUTPUT的电压被拉低，节点PU的电压拉低导致晶体管M7的关断，使得节点PD的电压升高，从而导致晶体管M4和M2导通，且在此之后，节点PU一直保持低电平，从而导致晶体管M7关断；而节点PD为高电平，使得晶体管M2和M4持续导通，从而形成对输出端OUTPUT的重置以及对节点PU的加强复位。
在上述的过程中，在S1阶段和S2阶段之间间隔有Touch(触控检测)阶段，该阶段PU节点理论上应维持为高电平，以使得在S2阶段晶体管M5能够导通。但是实际上，由于Touch阶段一般维持的时间较长，会导致PU节点漏电，这样可能会使得在S2阶段，PU节点的电压已经降低到能够将晶体管M5开启所需要的电压之下，从而导致晶体管M5无法导通并通过输出端OUTPUT输出扫描信号。
在上述的过程中，晶体管M6起到了对节点PU进行复位的作用，相当于复位电路，而输入端RESET则起到了对复位电路进行控制的作用，相当于复位控制信号端。本发明提供一种新的复位电路，可以替代上述的晶体管M6应用到相类似的移位寄存器单元中，以解决相应的栅极扫描电路在扫描中止之后无法正常输出扫描信号的问题。
下面结合附图3对本发明提供的复位电路的一种实施方式进行说明。参见图3，该复位电路300可以包括：
复位单元31、复位控制单元32以及第一接入端X1、第二接入端X2和第三接入端X3至少三个接入端；其中第一接入端X1用于连接移位寄存器单元中的PU节点；第三接入端X3用于连接移位寄存器单元中的复位控制信号端RESET；
复位单元31连接第一接入端X1、第二接入端X2和第二节点N2；能够在第二节点N2的电平为第一电平时开启，将第二接入端X2与第一接入端X1导通；
复位控制单元32，连接第一接入端X1、第二接入端X2、第三接入端X3和第二节点N2；能够在第一接入端X1接入的电压为第一电平时将第二接入端X2与第二节点N2导通；在第二接入端X2的电压为第二电平时，将第二节点N2与第三接入端X3导通；其中，第一接入端X1用于连接所述第一节点PU。
在实际应用中，这里的第一电平可以具体是指高电平，第二电平可以是指低电平。当第一电平为高电平时，复位控制单元32的第一接入端X1为第一电平，具体是指复位控制单元32的第一接入端X1的电压高于一个特定电压(使得复位控制单元32能够将第二接入端X2与第二节点N2导通的阈值电压)，而第一接入端X2为第二电平则是指第一接入端X2的电压低于所述的特定电压；相应的复位控制单元32的第二接入端X2为第一电平也可以是指第二接入端X2的电压高于一个特定电压(使得复位控制单元32能够将第二节点N2与第三接入端X3的连接断开的阈值电压)，复位控制单元32的第二接入端X2为第二电平也可以是指第二接入端X2的电压低于该特定电压；需要指出的是，第一接入端X1对应的特定电压的电压值和第二接入端X2对应的特定电压的电压值可能不同。
对于图3中的复位电路，可以采用如下方法进行驱动以对相应的移位寄存器单元进行复位，该方法包括第一扫描阶段、第二扫描阶段和扫描中止阶段；所述扫描中止阶段的起始时刻为所述第一扫描阶段的结束时刻，结束时刻为所述第二扫描阶段的起始时刻；其中，
在第一扫描阶段和第二扫描阶段，在第二接入端X2施加第二电平的电压；
在扫描中止阶段，在第二接入端X2施加第一电平的电压。
如上述所述的，在应用时，可以将这里的第三接入端X3连接到复位控制信号端RESET，这样在扫描阶段，在第二接入端X2施加第二电平，会使得第二节点N2与第三接入端X3导通，也即是相当于将第二节点N2正常接入到了复位控制信号端RESET上，复位单元31在复位控制信号端RESET上施加的复位控制信号的控制下开启时，会使得第二接入端X2与第一接入端X1导通，将第一接入端X1置为第二电平，这样可以实现正常的复位过程，从而能够使得相应的移位寄存器可以正常的输出扫描信号。在扫描中止阶段，上述的第一节点PU一般为第一电平(比如在图1中，在扫描中止阶段，也即是Touch阶段，第一节点PU的电压就维持为高电平，对应为第一电平)，此时会使得第二接入端X2与第二节点N2导通，由于在第二接入端X2施加了第一电平的电压，这样第二节点N2也被置为第一电平，这样会使得复位单元32开启，将第一接入端X1与第二接入端X2导通，使得第一接入端X1与第二接入端X2的电平保持一致，从而使得第一节点PU的电平保持为第一电平。
可见，通过图3所示的复位电路既可以实现正常的扫描过程，也可以使得在扫描中止阶段相应的移位寄存器单元中的第一节点PU正常维持为输出电路输出扫描信号所需的第一电平。
从上述的驱动过程，本领域技术人员可以明确，不管复位单元31和复位控制单元32的具体结构如何设计，只要能够在对应的接入端接入对应的电平时实现相应的功能，相应的复位电路均可达到本发明的基本目的，相应的技术方案也应该落入本发明的保护范围。
以下对上述的复位单元31和复位控制单元32的具体结构以及相应的驱动方法进行示例性的说明。
参见图4，在具体实施时，上述的复位单元31可以具体包括一个第一晶体管M1，该第一晶体管M1的栅极连接第二节点N2，源极和漏极中的一个电极连接第一接入端X1，另一个电极连接第二接入端X2，且该第一晶体管M1的导通电平为第一电平。
这样就能够比较简单的实现上述的复位单元31的功能，即在第二节点N2的电压为第一电平时开启，将第二接入端X2与第一接入端X1导通。
复位控制单元32的一种结构同样可以参考图4，可以分为三个部分，包括第一子控制单元321、第二子控制单元322和第三子控制单元323；其中，第一子控制单元321连接第一接入端X1、第二接入端X2和第二节点N2，适于在第一接入端X1为第一电平时开启，将第二节点N2和第二接入端X2导通；
第二子控制单元322连接第三接入端X3、第二节点N2和第三节点N3，适于在第三节点N3的电压为第二子控制单元322对应的有效电平时，将第二节点N2与第三接入端X3导通；
第三子控制单元323连接第二接入端X2、第四接入端X4、第五接入端X5和第三节点N3；适于在第二接入端X2接入的电压为第一电平时，将第三节点N3的电压置为第二子控制单元322对应的无效电平；在第二接入端X2的电压为第二电平时，将第三节点N3的电压置为第二子控制单元322对应的有效电平。
这样的复位控制单元31实现上述的复位控制单元的功能的原理在于：当第二接入端X2接入第二电平时，第三子控制单元323将第三节点N3的电压置为第二子控制单元322对应的有效电平；这样会导致第二节点N2的电压被置为第三接入端X3输入的电压。而在第二接入端X2接入第一电平时，第三子控制单元323会将第三节点N3的电压置为第二子控制单元322对应的无效电平，使得第二子控制单元322无法开启，无法将第二节点N2的电压置为第三接入端X3输入的电压；而如果此时第一接入端X1为第一电平，会使得第一子控制单元321将第二节点N2和第二接入端X2导通，使得第二节点N2的电压被置为第二接入端X2的电压。至此实现了上述的复位控制单元31的基本功能。
结合上述的分析过程不难理解，在能够实现相应的功能的前提下，各个子控制模块具体通过何种方式实施，不会影响复位控制单元31实现对应的功能，相应也不会影响本发明的实施，对应的技术方案均应该落入本发明的保护范围。
结合上述的分析过程不难理解，在具体实施时，上述的第三子控制单元323起到了信号转换作用，即在第二接入端X2为第一电平时，将第三节点N3的电压置为第二子控制单元322对应的无效电平；在第二接入端X2的电压为第二电平时，将第三节点N3的电压置为第二子控制单元322对应的有效电平。不难理解的是，当第二子控制单元322的有效电平为第二电平，无效电平为第一电平时，在一些可替代的实施方式中，无需设置这里的第三子控制单元323，而可以直接将第二接入端X2接入到第三节点N3。如果第二子控制单元322的有效电平为第一电平，无效电平为第二电平时，则需要使用这里的第三子控制模块323或者其他类似模块进行电平转换。
且不难理解的是，上述的第二子控制单元322对应的无效电平与相应的有效电平是相反的电平，当第三节点N3为第二子控制单元322对应的无效电平时，第二子控制单元322不会执行对应的功能，即不会将第二节点N2与第三接入端X3导通。
下面进一步的结合图4对上述的各个子控制单元的具体结构进行详细的说明；这里的第三子控制单元323可以包括第二晶体管M2和第三晶体管M3；第二晶体管M2的栅极连接第二接入端X2，源极和漏极中的一个电极连接第四输入端X4，另一个电极连接第三节点N3，第二晶体管M2的导通电平为第一电平；第三晶体管M3的源极和漏极中的一个电极以及栅极连接第五接入端X5，源极和漏极中的另一个电极连接第三节点N3，第三晶体管M3的导通电平为第二子控制单元322的有效电平。
这样在具体实施时，可以在第四接入端X4施加电平为第二子控制单元322的无效电平的直流电压，在第五接入端X5施加电平为第二子控制单元322的有效电平的直流电压实现上述所指的第三子控制单元323对应的功能。具体来说，当第二接入端X2接入第一电平时，第二晶体管M2导通，将第三节点N3的电平置为第二子控制单元322的无效电平(在具体实施时，可以通过设置第四晶体管M4的参数，或者通过设置在第四接入端X4和/或第五接入端X5输入的电压，或者设置第二晶体管M2的沟道的宽长比与第三晶体管M3的沟道宽长比使得晶体管M4在第二晶体管M2和第三晶体管M3均导通时关断)；而当第二接入端X2接入第二电平时，第二晶体管M2关断，仅有第三晶体管M3导通，这样会使得第三节点N3被置为第二子控制单元322的有效电平。从而实现了上述的第二子控制单元322的功能。
在具体实施时，参见图4，第二子控制单元322和第一子控制单元321可以均为一个晶体管，具体来说，第二子控制单元322可以包括第四晶体管M4，第四晶体管M4的栅极连接第三节点N3，源极和漏极中的一个电极连接第三接入端X3，另一个电极连接第二节点N2；第四晶体管M4的导通电平为上述的第二子控制单元322的有效电平。而第一子控制单元321包括第五晶体管M5，第五晶体管M5的栅极连接第一接入端X1，源极和漏极中的一个电极连接第二节点N2，另一个电极连接第二接入端X2；第五晶体管M5的导通电平为第一电平。
在具体实施时，作为一种优选的实施方式，上述所涉及到的各个晶体管M1、M2、M3、M4和M5可以均为N型晶体管，此时上述的第一电平是指高电平，第二电平是指低电平，而第二子控制单元322的有效电平也是指高电平，第二子控制单元322的无效电平也是指低电平。这样做的好处是，能够使得各个晶体管通过同一工艺制作，降低制作难度。当然在具体实施时，其中的部分晶体管也可以替换为P型晶体管，比如上述的晶体管M2和晶体管M3均可以替换为P型晶体管，再比如第四晶体管M4也可以替换为P型晶体管。
下面结合图4中所示的复位单元31包含晶体管M1，复位控制单元32包含晶体管M2、M3、M4和M5，且第一电平为高电平，第二电平为低电平，第二子模块322对应的有效电平也为第一电平，第二子模块322对应的无效电平也为低电平的情况，对上述的驱动方法进行进一步的阐述；参见图5，对于图4中的复位电路，上述的驱动方法可以具体包括：
在第四接入端X4施加恒定的低电平电压，第五接入端X5上施加恒定的高电平电压(图中未示出施加在第四接入端X4和第五接入端X5上的电压的变化情况)；
在第一扫描阶段S1、第二扫描阶段S2，均在第二接入端X2上施加低电平，这样会使得第二晶体管M2关断，从而第三晶体管M3根据施加到第四接入端X4上的高电平将第三节点N3置为高电平；进而第四晶体管M4导通，使得第二节点N2与第三接入端X3连接，即连接到复位控制信号端RESET；在第一扫描阶段S1和第二扫描阶段S2中，当第一节点PU为高电平(即第一接入端X1为高电平)时，第五晶体管M5导通，将第二接入端X2与第二节点N2连接，这样如果复位控制信号端RESET被施加复位控制信号使得第一晶体管M1导通，则会使得第一接入端X1与第二接入端X2相连，从而第一接入端X1被拉低，实现了复位过程；
在第一扫描阶段S1和第二扫描阶段S2之间存在一个Touch阶段，该阶段的起始时刻时第一扫描阶段S1的结束时刻，结束时刻时第二扫描阶段S2的起始时刻；在该阶段，在第二接入端X2上施加高电平，这样会使得第二晶体管M2导通，从而将第三节点N3拉低，导致第四晶体管M4关断，第三接入端X3也不被接入到第二节点N2上，相应的复位控制信号端RESET上的复位控制信号也不会输入到第二节点N2上；同时由于该阶段第一节点PU通常为高电平，则会导致第五晶体管M5导通，从而使得第二节点N2与第二接入端X2相连，使得第一晶体管M1也导通，从而将第一接入端X1连接到第二接入端X2上，这样第二接入端X2就能够向第一节点PU充电，维持第一节点PU为高电平；避免Touch阶段漏电所导致的栅极扫描电路不能继续工作的现象。
本发明的另一个方面还提供了一种移位寄存器单元，参见图6，包括：输入电路100、输出电路200、复位电路300；其中，输入电路100连接扫描信号输入端INPUT以及第一节点PU，适于根据接收到的扫描信号将第一节点PU的电压置为第一电平；输出电路200的控制端与第一节点PU相连，并连接时钟信号输入端CLK以及扫描信号输出端OUTPUT，用于在第一节点PU的电平为第一电平时通过扫描信号输出端输出扫描信号；复位电路300为上述任一实施例所述的复位电路，其第一接入端X1连接第一节点PU，第三接入端X3连接复位控制信号端RESET，第二接入端X2连接一个控制信号端SW。
在实际应用中，该移位寄存器单元还可能包含对输出电路的输出端进行重置的重置电路等，这里的重置电路以及上述的输入电路100、输出电路200的具体结构均可以参见现有技术，本发明在此不再详细说明。
本发明的另一个方面还提供了一种栅极扫描电路，该栅极扫描电路包括多个级联的移位寄存器单元，除第一级移位寄存器单元和最后一级移位寄存器单元之外的各级移位寄存器单元中，至少一级移位寄存器单元为上述的移位寄存器单元。
在实际应用中，栅极扫描电路中可以仅设置一部分的移位寄存器单元为上述的移位寄存器单元，其他的可以为普通的移位寄存器单元，比如上述的图1中的移位寄存器单元，相应的在驱动时，可以控制扫描中止的起始时刻为该包含上述的复位电路的移位寄存器单元中第一节点被置为第一电平且尚未输出扫描信号的阶段中的某个时刻。
在具体实施时，上述的各个移位寄存器单元的级联方式可以参见现有技术，在此已不再详细说明。
再一方面，本发明还提供了一种显示装置，该显示装置包括上述任一项所述的栅极扫描电路。
在具体实施时，这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在具体实施时，这里的显示装置可以为In cell模式的显示装置。需要特别指出的是，本发明提供的复位电路、移位寄存器单元和栅极扫描电路也可以用于其他任何需要中断扫描的装置中，而不限于这里所指的In cell模式的显示装置。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (12)

1.一种复位电路，其特征在于，应用于移位寄存器单元中，用于对所述移位寄存器单元中的第一节点进行复位；所述移位寄存器单元包括输出电路，所述输出电路的控制端与所述第一节点相连，适于在所述第一节点为第一电平时输出扫描信号；所述复位电路包括复位单元、复位控制单元以及多个接入端；
所述复位单元连接第一接入端、第二接入端和第二节点；适于在所述第二节点的电压为第一电平时开启，将所述第二接入端与所述第一接入端导通；
所述复位控制单元，连接所述第一接入端、所述第二接入端、第三接入端和所述第二节点；适于在所述第一接入端的电压为第一电平时将所述第二接入端与所述第二节点导通；在所述第二接入端的电压为第二电平时，将所述第二节点与所述第三接入端导通；所述第一接入端用于连接所述第一节点。
2.如权利要求1所述的复位电路，其特征在于，所述复位单元包括第一晶体管，所述第一晶体管的栅极连接所述第二节点，源极和漏极中的一个电极连接所述第一接入端，另一个电极连接所述第二接入端，所述第一晶体管的导通电平为第一电平。
3.如权利要求1所述的复位电路，其特征在于，所述复位控制单元包括第一子控制单元、第二子控制单元和第三子控制单元；
所述第一子控制单元连接所述第一接入端、所述第二接入端和所述第二节点，适于在所述第一接入端为第一电平时开启，将所述第二节点和所述第二接入端导通；
所述第二子控制单元连接所述第三接入端、所述第二节点和第三节点，适于在所述第三节点的电压为所述第二子控制单元对应的有效电平时开启，将所述第二节点与所述第三接入端导通；
所述第三子控制单元连接所述第二接入端和所述第三节点；适于在所述第二接入端的电压为第一电平时，将所述第三节点的电压置为所述第二子控制单元对应的无效电平；在所述第二接入端的电压为第二电平时，将所述第三节点的电压置为所述第二子控制单元对应的有效电平。
4.如权利要求3所述的复位电路，其特征在于，所述第三子控制单元包括第二晶体管和第三晶体管；所述第二晶体管的栅极连接所述第二接入端，源极和漏极中的一个电极连接第四接入端，另一个电极连接所述第三节点，所述第二晶体管的导通电平为第一电平；所述第三晶体管的源极和漏极中的一个电极以及栅极连接第五接入端，源极和漏极中的另一个电极连接所述第三节点，所述第三晶体管的导通电平为第二子控制模块对应的有效电平。
5.如权利要求3所述的复位电路，其特征在于，所述第二子控制单元包括第四晶体管，所述第四晶体管的栅极连接所述第三节点，源极和漏极中的一个电极连接所述第三接入端，另一个电极连接所述第二节点；所述第四晶体管的导通电平为第二子控制单元对应的有效电平。
6.如权利要求3-5任一项所述的复位电路，其特征在于，所述第二子控制单元对应的有效电平为第一电平。
7.如权利要求3所述的复位电路，其特征在于，所述第一子控制单元包括第五晶体管，所述第五晶体管的栅极连接所述第一接入端，源极和漏极中的一个电极连接所述第二节点，另一个电极连接所述第二接入端；所述第五晶体管的导通电平为第一电平。
8.如权利要求1所述的复位电路，其特征在于，所述第一电平为高电平，所述第二电平为低电平。
9.一种驱动如权利要求1-8任一项所述的复位电路的方法，其特征在于，包括第一扫描阶段、第二扫描阶段和扫描中止阶段；所述扫描中止阶段的起始时刻为所述第一扫描阶段的结束时刻，所述扫描中止阶段的结束时刻为所述第二扫描阶段的起始时刻；
在第一扫描阶段和第二扫描阶段，在所述第二接入端施加第二电平的电压；
在扫描中止阶段，在所述第二接入端施加第一电平的电压。
10.一种移位寄存器单元，其特征在于，包括：输入电路、输出电路、复位电路，并具有复位控制信号端；其中，输入电路适于根据接收到的扫描信号将第一节点的电压置为第一电平；所述输出电路的控制端与所述第一节点相连，适于在所述第一节点的电平为第一电平时输出扫描信号；所述复位电路为如权利要求1-8任一项所述的复位电路，其第一接入端连接所述第一节点，第三接入端连接复位控制信号端。
11.一种栅极扫描电路，其特征在于，包括多个级联的移位寄存器单元，除第一级移位寄存器单元和最后一级移位寄存器单元之外的各级移位寄存器单元中，至少一级移位寄存器单元为如权利要求10所述的移位寄存器单元。
12.一种显示装置，其特征在于，包括如权利要求11所述的栅极扫描电路。
CN201610131389.2A 2016-03-08 2016-03-08 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路 Active CN105589604B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610131389.2A CN105589604B (zh) 2016-03-08 2016-03-08 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
EP16863209.9A EP3427135B1 (en) 2016-03-08 2016-11-07 Reset circuit, shift register unit, and gate scanning circuit
PCT/CN2016/104883 WO2017152643A1 (en) 2016-03-08 2016-11-07 Reset circuit, shift register unit, and gate scanning circuit
US15/528,053 US10332434B2 (en) 2016-03-08 2016-11-07 Reset circuit, shift register unit, and gate scanning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610131389.2A CN105589604B (zh) 2016-03-08 2016-03-08 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路

Publications (2)

Publication Number Publication Date
CN105589604A CN105589604A (zh) 2016-05-18
CN105589604B true CN105589604B (zh) 2018-06-01

Family

ID=55929232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610131389.2A Active CN105589604B (zh) 2016-03-08 2016-03-08 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路

Country Status (4)

Country Link
US (1) US10332434B2 (zh)
EP (1) EP3427135B1 (zh)
CN (1) CN105589604B (zh)
WO (1) WO2017152643A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589604B (zh) * 2016-03-08 2018-06-01 京东方科技集团股份有限公司 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
CN108630155B (zh) * 2017-03-24 2019-12-31 合肥鑫晟光电科技有限公司 复位电路、移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN110688024B (zh) * 2018-07-04 2023-05-26 鸿富锦精密工业（深圳）有限公司 移位寄存器及具有移位寄存器的触控显示装置
US11733806B2 (en) * 2020-11-26 2023-08-22 Chongqing Boe Optoelectronics Technology Co., Ltd. Driving method, gate drive unit and display touch device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282287A (zh) * 2014-10-31 2015-01-14 合肥鑫晟光电科技有限公司 一种goa单元及驱动方法、goa电路和显示装置
CN104318886A (zh) * 2014-10-31 2015-01-28 京东方科技集团股份有限公司 一种goa单元及驱动方法,goa电路和显示装置
CN104575437A (zh) * 2015-02-06 2015-04-29 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104809985A (zh) * 2015-05-15 2015-07-29 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路
EP2963635A1 (en) * 2013-03-01 2016-01-06 BOE Technology Group Co., Ltd. Shift register unit, gate electrode driving apparatus and display apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014054517A1 (ja) 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法
CN103915067B (zh) * 2013-07-11 2016-05-04 上海中航光电子有限公司 一种移位寄存单元、显示面板及显示装置
CN104732939A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
CN105096900B (zh) * 2015-09-23 2019-01-25 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105589604B (zh) * 2016-03-08 2018-06-01 京东方科技集团股份有限公司 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2963635A1 (en) * 2013-03-01 2016-01-06 BOE Technology Group Co., Ltd. Shift register unit, gate electrode driving apparatus and display apparatus
CN104282287A (zh) * 2014-10-31 2015-01-14 合肥鑫晟光电科技有限公司 一种goa单元及驱动方法、goa电路和显示装置
CN104318886A (zh) * 2014-10-31 2015-01-28 京东方科技集团股份有限公司 一种goa单元及驱动方法,goa电路和显示装置
CN104575437A (zh) * 2015-02-06 2015-04-29 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104809985A (zh) * 2015-05-15 2015-07-29 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路

Also Published As

Publication number Publication date
EP3427135A4 (en) 2019-11-06
US10332434B2 (en) 2019-06-25
EP3427135B1 (en) 2020-12-30
WO2017152643A1 (en) 2017-09-14
CN105589604A (zh) 2016-05-18
US20180366047A1 (en) 2018-12-20
EP3427135A1 (en) 2019-01-16

Similar Documents

Publication Publication Date Title
CN106057147B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108648705B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
US20200152283A1 (en) Shift register unit and driving method thereof, gate driving circuit, and display device
CN105096803B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN100517971C (zh) 自举电路及其驱动方法
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
US8542162B2 (en) Shift register unit, gate drive circuit, and display apparatus
CN105575315B (zh) 移位寄存器单元及其驱动方法、栅极扫描电路和显示装置
CN105589604B (zh) 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
CN108766340A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105845184A (zh) 移位寄存器单元及其驱动方法和驱动装置、栅极驱动电路
CN105047120B (zh) 一种栅极驱动电路及其驱动方法、显示装置
CN104282287A (zh) 一种goa单元及驱动方法、goa电路和显示装置
CN106228927A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106023891B (zh) 一种像素电路、其驱动方法及显示面板
CN104575409A (zh) 液晶显示器及其双向移位暂存装置
CN105427824A (zh) 具有漏电补偿模块的goa电路、阵列基板和显示面板
CN106023946A (zh) 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
CN110880304B (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109545156B (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN107464519A (zh) 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN106683607B (zh) 一种移位寄存器、栅极驱动电路及显示面板
CN107154236B (zh) 移位寄存器单元及其驱动方法、扫描驱动电路和显示装置
CN105244000B (zh) 一种goa单元、goa电路及显示装置
CN107068033A (zh) 移位寄存器单元、栅极驱动电路、测试方法及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant