CN105576104A - 芯片衬底和芯片封装模块 - Google Patents

芯片衬底和芯片封装模块 Download PDF

Info

Publication number
CN105576104A
CN105576104A CN201510728386.2A CN201510728386A CN105576104A CN 105576104 A CN105576104 A CN 105576104A CN 201510728386 A CN201510728386 A CN 201510728386A CN 105576104 A CN105576104 A CN 105576104A
Authority
CN
China
Prior art keywords
chip substrate
chip
cavity
current
lens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510728386.2A
Other languages
English (en)
Inventor
安范模
朴胜浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pu Yinte Engineering Co Ltd
Point Engineering Co Ltd
Original Assignee
Pu Yinte Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pu Yinte Engineering Co Ltd filed Critical Pu Yinte Engineering Co Ltd
Publication of CN105576104A publication Critical patent/CN105576104A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/644Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

一种芯片衬底包括:导电部分、绝缘部分、空腔和散热部分。绝缘部分交替结合至导电部分以电隔离导电部分。透镜嵌入部分以预定深度形成在芯片衬底的上表面,以横跨每个绝缘部分延伸。每个透镜嵌入部分包括预定数量的笔直的侧面和在笔直的侧面相互交汇的区域中形成的弧形拐角。空腔以预定深度从透镜嵌入部分向内形成,以横跨每个绝缘部分延伸。散热部分结合到芯片衬底的下表面。

Description

芯片衬底和芯片封装模块
技术领域
本发明涉及一种芯片衬底和使用该芯片衬底的芯片封装模块。
背景技术
在现有技术中,用于将芯片安装至芯片衬底的空间通过机械加工或化学蚀刻形成在芯片衬底的上表面上。即,韩国专利No.10-0986211公开了一种通过蚀刻未处理的矩形金属板的上部分而形成安装空间的方法。
在诸如UVLED或类似物的光学元件芯片安装在这种芯片衬底上的情况下,在芯片衬底中形成具有宽顶部和窄底部形状的空间(即,其横截面区域随其深度变深而变小的形状),以增强光反射性能。在形成该空间之后,将芯片安装在该空间中。该空间通过透镜密封,以增强光效。
因为当从上方观察芯片衬底时,用于安装芯片的空间以圆形形状形成,所以透镜也以圆形形状形成,以便对应于该空间的形状。
然而,与将透镜加工成具有直线的形状(例如,矩形形状或三角形形状)相比,将透镜加工成圆形形状更加困难。
发明内容
鉴于现有技术的上述问题,本发明的目的在于提供一种芯片衬底,其中透镜嵌入空间以具有笔直的侧面的形状形成。
更具体地,本发明的目的在于提供一种芯片衬底,其中芯片安装空间和透镜嵌入空间彼此分离,透镜嵌入空间以具有笔直的侧面的形状形成,而芯片安装空间从透镜嵌入空间向内形成。
根据本发明的一个方面,提供了一种芯片衬底,其包括:形成在芯片衬底的导电部分;交替结合至导电部分以电隔离导电部分的绝缘部分;形成在芯片衬底的上表面的透镜嵌入部分,每个透镜嵌入部分包括在绝缘部分上方具有预定深度的凹槽并且包括预定数量的笔直的侧面和在笔直的侧面相互交汇的区域中形成的弧形拐角;从透镜嵌入部分向内形成的空腔,该空腔在绝缘部分上方具有预定深度;以及结合到芯片衬底的下表面的散热部分。
在芯片衬底中,透镜嵌入部分的每个弧形拐角可以自笔直的侧面向外突出。
在芯片衬底中,每个空腔可以宽顶部和窄底部的形状形成,以使得其横截面区域随其深度变大而变小,每个空腔由具有预定曲率的外表面限定。
芯片衬底还可以包括:形成在空腔的底表面上的金属层。
在芯片衬底中,散热部分可以包括:结合至芯片衬底的下表面上的绝缘部分和导电部分的散热界面部分;以及结合至散热界面部分并配置成辐射由芯片产生的热量的热辐射部分。
芯片衬底还可以包括:电极连接部分,其形成在芯片衬底的上表面上以将电压施加至导电部分。
芯片衬底还可以包括:电极指示部分,其设置在电极连接部分周围以指示施加至导电部分的电压的极性。
芯片衬底还可以包括:侧槽,其形成在芯片衬底的至少一个侧表面上,以使得在芯片衬底和另一芯片衬底之间形成空间。
在芯片衬底中,当芯片衬底结合至另一芯片衬底时,在侧槽中填充绝缘材料。
芯片衬底还可以包括:螺栓连接部分,其形成在芯片衬底的至少一个表面上,以将印刷电路板固定至芯片衬底。
根据本发明的另一方面,提供了一种芯片封装模块,包括:芯片衬底,该芯片衬底包括:形成在芯片衬底的导电部分;交替结合至导电部分以电隔离导电部分的绝缘部分;形成在芯片衬底的上表面的透镜嵌入部分,每个透镜嵌入部分包括凹槽,该凹槽在绝缘部分上方具有预定深度并且包括预定数量的笔直的侧面和在笔直的侧面相互交汇的区域中形成的弧形拐角;以及从透镜嵌入部分向内形成的空腔,该空腔在绝缘部分上方具有预定深度;以及安装在空腔中的光学元件芯片;嵌入在透镜嵌入部分以密封空腔的透镜;以及结合至芯片衬底的下表面的散热部分。
根据本发明,透镜嵌入部分以具有笔直的侧面的形状形成。这使得可以将透镜形成为具有笔直的侧面的形状。因此,可以简化嵌入到透镜嵌入部分中的透镜的制备工艺。
附图说明
图1是根据本发明的一个实施方式的示出芯片衬底的透视图。
图2是根据本发明的一个实施方式的芯片衬底的横截面图。
图3A是根据本发明的一个实施方式的芯片衬底的透视图。
图3B和3C是在图3A中示出的芯片衬底的放大视图。
图4是示出了根据本发明的一个实施方式的芯片衬底的结合实例的视图。
具体实施方式
以下公开文本仅示出本发明的原理。虽然在主题说明书中未清楚地描述或者示出,但是开发出实现本发明的原理并且落在本发明的构思和范围内的不同的设备是可能的。此外,本文公开的所有条件性术语和实施方式实质上旨在帮助本发明的构思的理解。应该理解,本文具体描述的实施方式和陈述并非限制性的。
根据以下结合附图的详细描述,上述目的、特征和优点将变得更加明显。因此,所属领域具有普通知识的人员将能够容易地实现本发明的技术构思。
在描述本发明时,如果确定对于与本发明有关的现有技术的详细描述可能会没有必要地使得本发明的精神晦涩,则将省略该描述。在下文中,将参照附图,详细地描述芯片衬底。出于便利的目的,采用LED作为芯片的实例来进行描述。
在本实施方式中,为了制备芯片衬底,将具有预定厚度并由导电材料制成的多个导电部分和由绝缘材料制成的多个绝缘部分相互结合并且交替层叠,其中绝缘部分***在导电部分之间。
通过加热和按压处于层叠状态的导电部分和绝缘部分,可以制备导电材料块,在该导电材料块中绝缘部分以间隔开的关系设置。通过垂直切割导电材料块完成包括导电部分和绝缘部分的芯片的制备。在本实施方式中,一个方向是垂直方向。通过沿着层叠方向和与层叠方向正交的方向切割导电材料块来制备芯片衬底。
根据本实施方式的芯片衬底通过在由前述方式制备的芯片衬底上形成透镜嵌入部分和空腔而制备。
根据本实施方式的芯片衬底具有在图1中示出的形式。多个透镜嵌入部分、多个空腔和多个电极连接部分可以形成在芯片衬底的上表面上。
现在将参照图1和2描述根据本实施方式的芯片衬底。
图1是示出根据本发明的一个实施方式的芯片衬底100的透视图。参照图1,根据本实施方式的芯片衬底100包括导电部分110、绝缘部分120、透镜嵌入部分140和空腔130。透镜嵌入部分140形成在芯片衬底100的上表面上。空腔130从透镜嵌入部分140向内形成。每个透镜嵌入部分140和每个空腔130形成为横跨每个绝缘部分120延伸。
在本实施方式中,导电部分110结合在一个方向,以构成芯片衬底100。导电部分110用作电极以将电压施加至在后续过程中安装的芯片。本文使用的术语“一个方向”指导电部分110和绝缘部分120在结合步骤中交替布置并且相互结合的方向。在图1中,一个方向指水平方向。
绝缘部分120结合至导电部分110,以电隔离导电部分110。也就是说,由***在导电部分110之间的绝缘部分120绝缘的导电部分110可以用作正电极端和负电极端。
在本实施方式中,描述了一个绝缘部分120存在于两个导电部分110之间的实例。备选地,芯片衬底100可以通过交替地层叠三个或更多个导电部分和两个或更多个绝缘部分而配置。大量的绝缘部分可以根据芯片衬底100的使用而形成。
在根据本实施方式的芯片衬底100中,空腔130可以形成在包括绝缘部分120的区域中。
每个透镜嵌入部分140形成在芯片衬底100的上表面上以横跨每个绝缘部分120延伸,并且由具有预定深度的凹槽构成。每个透镜嵌入部分140具有预定数量的侧面以及在侧面之间形成的预定数量的弧形。
参照图1,在包括导电部分110和绝缘部分120的芯片衬底100的上表面上,每个透镜嵌入部分140形成在包括一个绝缘部分120的区域中。在本实施方式中,每个透镜嵌入部分140具有四个笔直的侧面和四个弧形拐角,在该拐角中,各个侧面相互交汇。也就是说,每个透镜嵌入部分140由凹槽形成,该凹槽具有与图1示出的芯片衬底100的各个侧面平行的四个笔直的侧面。
优选地,每个透镜嵌入部分140的拐角形成为弧形。在使用诸如铣床或类似物的旋转切割机器切割芯片衬底100以形成透镜嵌入部分140的情况下,形成具有直角拐角的凹槽是困难的。然而,如果每个透镜嵌入部分140具有弧形拐角,那么切割机可以通过最初通过线性运动形成笔直的侧面然后形成弧形拐角而容易地形成凹槽。
在本实施方式中,如图1中所示,每个透镜嵌入部分140的弧形拐角优选地形成为从笔直的侧面的延伸线向外突出。每个透镜嵌入部分140配置成容纳透镜并且以基本矩形形状形成,以便解决常规圆形透镜的制备工艺中涉及的困难。在本实施方式中,优选的是,每个透镜嵌入部分140的弧形拐角向外突出,以便容纳矩形透镜的直角拐角。
参照图1,根据本实施方式的芯片衬底100的每个透镜嵌入部分140包括四个笔直的侧面以及四个向外突出的弧形拐角142。通过形成自笔直的侧面向外突出的弧形拐角142,可以在芯片衬底100上形成夹具凹槽。当替代抽吸方法使用夹具或者机器人移动和固定矩形透镜时,夹具凹槽帮助平稳且准确地执行结合处理。
在假定每个透镜嵌入部分140的弧形拐角形成为自笔直的侧面的延伸线向内突出的情况下,需要处理与弧形拐角的曲率一致的透镜的拐角。相比之下,如果每个透镜嵌入部分140的弧形拐角形成为如本实施方式那样向外突出,那么每个透镜嵌入部分140可以容易地容纳具有直角拐角的透镜。透镜可以固定在各个笔直的侧面。每个透镜嵌入部分140的弧形拐角和透镜的直角拐角之间留下的空气间隙可以在后续过程中封闭。这样,完成透镜的嵌入。
在本实施方式中,描述了每个透镜嵌入部分140具有四个笔直的侧面以容纳矩形透镜的实例。弧形拐角的数量可以根据透镜的形状而改变。可以在笔直的侧面相互交汇的一些拐角中形成弧形拐角。在其他拐角中,笔直的侧面可以直接相互连接。
根据本实施方式的芯片衬底100还可以包括在包括绝缘部分120的区域中从前述透镜嵌入部分140向内形成的空腔130。
参照图2,每个透镜嵌入部分140在芯片衬底100的表面上以预定深度形成,并且每个空腔130比每个透镜嵌入部分140更深地形成。
在本实施方式中,优选地,以宽顶部和窄底部形状形成每个空腔130,以使得每个空腔130的宽度朝着底部变窄。每个空腔130以宽顶部和窄底部形状形成,以增强在每个空腔130中安装的芯片的光反射性能。如可以从图2所示的横截面中注意的,每个空腔130由倾斜的外壁限定。
每个空腔130的外壁可以以弯曲形状形成。在这种情况下,优选的是,每个空腔130具有半球形形状。每个空腔130能够增强安装的芯片的光反射性能,并且能够通过将光聚焦在一个点上而增加亮度。出于该原因,每个空腔130由具有预定曲率的外壁限定。
此外,每个空腔130包括中心部分,该中心部分优选地形成为圆形的平坦表面。也就是说,空腔130可以包括平坦表面,以使得的芯片能够在不相对于芯片衬底100倾斜的情况下安装在每个空腔130中。
根据本实施方式的芯片衬底100还可以包括形成在每个空腔130的平坦的底部表面上的金属层135。金属层135由诸如铜或类似物的金属制成。在其下表面具有电极部分的芯片200(诸如,倒装芯片)直接安装在由绝缘部分120平分的金属层135上。
根据本实施方式的芯片衬底100还可以包括结合到芯片衬底100的下表面上的散热部分150。
也就是说,散热部分150可以结合到芯片衬底100的下表面,以消散自安装在每个空腔130中的芯片200产生的热量。
散热部分150可以包括散热界面部分152,其结合至芯片衬底100的下表面上的一个绝缘部分120和两个导电部分110,以及热辐射部分154,其结合至散热界面部分152,以便辐射从芯片200产生的热量。
散热界面部分152可以由绝缘体配置,以便具有绝缘能力和散热能量。设置在散热界面部分152下的热辐射部分154可以由诸如铜片或铝片的金属片形成。鉴于散热特征,优选的是,散热界面部分152具有减小的厚度。
根据本实施方式的芯片衬底100还可以包括电极连接部分160,其形成在芯片衬底100的上表面上,以将电压施加至导电部分110。也就是说,用于施加正电压的电极连接部分160和用于施加负电压的电极连接部分160可以形成在芯片衬底100的上表面上。电极指示部分170可以布置在电极连接部分160周围,以使得用户能够容易地识别电极连接部分160的极性。
参照图3A至3C,根据本实施方式的芯片衬底100还可以包括侧面凹槽190和螺栓连接部分180。
参照图4,根据本实施方式的多个芯片衬底100可以相互连接,并且可以用作阵列。也就是说,芯片衬底100可以在其侧面相互结合,从而提供具有期望的照明面积的阵列。在这种情况下,出于防止各个芯片衬底100之间发生短路的目的,在每个芯片衬底100的侧表面上形成图3B所示的侧槽190,以使得各个芯片衬底100的导电部分110不会相互接触。
在这种情况下,可以在一个芯片衬底的侧槽190和另一个芯片衬底的侧表面之间形成的空间中填充绝缘材料。也就是说,在形成为防止出现短路的侧槽190中填充绝缘材料。为此,甚至在衬底制备过程中通过机械加工在热辐射部分154上形成侧槽190。然后,可以在侧槽190中填充绝缘材料。
在本实施方式中,绝缘材料可以是环氧基树脂,例如,聚酰亚胺。绝缘材料可以是与结合至热辐射部分154的绝缘体相同的材料。
参照图3A,根据本实施方式的芯片衬底100还可以包括用于将印刷电路板固定至芯片衬底100的螺栓连接部分180。
参照图3C,可以将白色阻焊剂涂覆在根据本实施方式的芯片衬底100的上表面上。涂覆白色阻焊剂105以防止在导电部分110之间出现短路以及增强光反射性能。
可以通过在根据本实施方式的芯片衬底100的空腔130中安装光学元件芯片200以及将透镜嵌入在透镜嵌入部分140中制备芯片封装模块。
构思上述芯片衬底100以去除制备工艺难题——透镜需要形成为与常规芯片安装空间的圆形形状一致的圆形形状。在本实施方式中,在形成其中安装透镜的圆形空腔之前,透镜嵌入部分140被形成为具有笔直的侧面。这使得能够以包括直线的形状形成透镜。因而可以简化衬底制备工艺。
此外,在笔直的侧面相互交汇的区域中形成弧形拐角。这使得在形成透镜嵌入部分140时,切割机能够容易地从一个笔直的侧面移动到另一个笔直的侧面。可以在笔直的侧面中形成夹具凹槽。这使得其容易地执行透镜结合处理。
前述描述仅是本发明的技术理念的说明。所属领域技术人员将能够在不背离本发明的本质特征的情况下,进行修改、变化和替换。
因此,本文所公开的实施方式和附图并不旨在限制本发明的技术构思,而旨在描述本发明。本发明的技术概念不应当受到实施方式和附图的限制。应该基于所附权利要求书来解释本发明的保护范围。应当将与权利要求书范围等同的技术构思解释成落于本发明的范围内。

Claims (11)

1.一种芯片衬底,其包括:
形成在芯片衬底的导电部分;
交替结合至导电部分以电隔离导电部分的绝缘部分;
形成在芯片衬底的上表面的透镜嵌入部分,每个透镜嵌入部分包括凹槽,该凹槽在绝缘部分上方具有预定深度并且包括预定数量的笔直的侧面和在笔直的侧面相互交汇的区域中形成的弧形拐角;
从透镜嵌入部分向内形成的空腔,该空腔在绝缘部分上方具有预定深度;以及
结合到芯片衬底的下表面的散热部分。
2.根据权利要求1的芯片衬底,其中,透镜嵌入部分的每个弧形拐角自笔直的侧面向外突出。
3.根据权利要求1所述的芯片衬底,其中,每个空腔以宽顶部和窄底部形状形成,以使得其横截面区域随其深度变大而变小,每个空腔由具有预定曲率的外表面限定。
4.根据权利要求1所述的芯片衬底,还包括:
形成在空腔的底表面上的金属层。
5.根据权利要求1所述的芯片衬底,其中,散热部分包括:
结合至芯片衬底的下表面上的绝缘部分和导电部分的散热界面部分;以及
结合至散热界面部分并配置成辐射由芯片产生的热量的热辐射部分。
6.根据权利要求1所述的芯片衬底,还包括:
电极连接部分,其形成在芯片衬底的上表面上以将电压施加至导电部分。
7.根据权利要求6所述的芯片衬底,还包括:
电极指示部分,其设置在电极连接部分周围以指示施加至导电部分的电压的极性。
8.根据权利要求1所述的芯片衬底,还包括:
侧槽,其形成在芯片衬底的至少一个侧表面上,以使得在芯片衬底和另一芯片衬底之间形成空间。
9.根据权利要求8所述的芯片衬底,其中,当该芯片衬底结合至另一芯片衬底时,在侧槽中填充有绝缘材料。
10.根据权利要求1所述的芯片衬底,还包括:
螺栓连接部分,其形成在芯片衬底的至少一个表面上,以将印刷电路板固定至芯片衬底。
11.一种芯片封装模块,包括:
芯片衬底,其包括:
形成在芯片衬底的导电部分;
交替结合至导电部分以电隔离导电部分的绝缘部分;
形成在芯片衬底的上表面的透镜嵌入部分,每个透镜嵌入部分包括凹槽,该凹槽在绝缘部分上方具有预定深度并且包括预定数量的笔直的侧面和在笔直的侧面相互交汇的区域中形成的弧形拐角;以及
从透镜嵌入部分向内形成的空腔,该空腔在绝缘部分上方具有预定深度;以及
安装在空腔中的光学元件芯片;
嵌入在透镜嵌入部分以密封空腔的透镜;以及
结合至芯片衬底的下表面的散热部分。
CN201510728386.2A 2014-11-03 2015-10-30 芯片衬底和芯片封装模块 Pending CN105576104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0151258 2014-11-03
KR1020140151258A KR101668353B1 (ko) 2014-11-03 2014-11-03 칩 기판 및 칩 패키지 모듈

Publications (1)

Publication Number Publication Date
CN105576104A true CN105576104A (zh) 2016-05-11

Family

ID=55853605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510728386.2A Pending CN105576104A (zh) 2014-11-03 2015-10-30 芯片衬底和芯片封装模块

Country Status (3)

Country Link
US (1) US9865787B2 (zh)
KR (1) KR101668353B1 (zh)
CN (1) CN105576104A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113328029A (zh) * 2020-02-28 2021-08-31 惠州市聚飞光电有限公司 Led封装器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102641336B1 (ko) * 2017-09-05 2024-02-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
WO2019063084A1 (en) * 2017-09-28 2019-04-04 Osram Opto Semiconductors Gmbh OPTOELECTRONIC COMPONENT

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245195A1 (en) * 2005-05-02 2006-11-02 Samsung Electro-Mechanics Co., Ltd. Light emitting device package
US20090027884A1 (en) * 2007-07-25 2009-01-29 I-Chiun Precision Industry Co., Ltd. Structure of a supporting assembly for surface mount device led and manufacturing method thereof
CN101714597A (zh) * 2006-04-05 2010-05-26 三星电机株式会社 用于制造发光二极管封装的方法
KR20110066345A (ko) * 2009-12-11 2011-06-17 순천대학교 산학협력단 고방열 특성을 갖는 발광 다이오드 모듈 및 그 제조 방법
CN102870243A (zh) * 2010-05-07 2013-01-09 皇家飞利浦电子股份有限公司 具有圆角正方形透镜的led封装
WO2013133594A1 (en) * 2012-03-05 2013-09-12 Seoul Opto Device Co., Ltd. Light-emitting device and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1464953A (zh) * 2001-08-09 2003-12-31 松下电器产业株式会社 Led照明装置和卡型led照明光源
US7482636B2 (en) * 2003-10-15 2009-01-27 Nichia Corporation Light emitting device
KR100862515B1 (ko) * 2005-09-23 2008-10-08 삼성전기주식회사 발광소자 패키지
KR101171186B1 (ko) * 2005-11-10 2012-08-06 삼성전자주식회사 고휘도 발광 다이오드 및 이를 이용한 액정 표시 장치
US7906794B2 (en) * 2006-07-05 2011-03-15 Koninklijke Philips Electronics N.V. Light emitting device package with frame and optically transmissive element
KR100986211B1 (ko) 2008-01-04 2010-10-07 주식회사 이츠웰 금속기판과 금속기판의 제조방법 및 그 기판을 이용한표면실장형 엘이디 패키지
US7932529B2 (en) * 2008-08-28 2011-04-26 Visera Technologies Company Limited Light-emitting diode device and method for fabricating the same
CN101499446B (zh) * 2009-02-26 2013-10-16 光宝电子(广州)有限公司 导线架料片、封装结构以及发光二极管封装结构
US8440500B2 (en) * 2009-05-20 2013-05-14 Interlight Optotech Corporation Light emitting device
US20110062454A1 (en) * 2009-09-11 2011-03-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Light emitting device having remotely located light scattering material
CN103828076B (zh) * 2011-08-01 2017-07-07 四国计测工业株式会社 半导体装置及其制造方法
US8575645B2 (en) * 2011-11-22 2013-11-05 GEM Weltronics TWN Corporation Thin multi-layer LED array engine
KR101923713B1 (ko) * 2012-03-09 2018-11-29 서울바이오시스 주식회사 발광소자 패키지
KR102212340B1 (ko) * 2015-01-02 2021-02-05 (주)포인트엔지니어링 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060245195A1 (en) * 2005-05-02 2006-11-02 Samsung Electro-Mechanics Co., Ltd. Light emitting device package
CN101714597A (zh) * 2006-04-05 2010-05-26 三星电机株式会社 用于制造发光二极管封装的方法
US20090027884A1 (en) * 2007-07-25 2009-01-29 I-Chiun Precision Industry Co., Ltd. Structure of a supporting assembly for surface mount device led and manufacturing method thereof
KR20110066345A (ko) * 2009-12-11 2011-06-17 순천대학교 산학협력단 고방열 특성을 갖는 발광 다이오드 모듈 및 그 제조 방법
CN102870243A (zh) * 2010-05-07 2013-01-09 皇家飞利浦电子股份有限公司 具有圆角正方形透镜的led封装
WO2013133594A1 (en) * 2012-03-05 2013-09-12 Seoul Opto Device Co., Ltd. Light-emitting device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113328029A (zh) * 2020-02-28 2021-08-31 惠州市聚飞光电有限公司 Led封装器件

Also Published As

Publication number Publication date
KR101668353B1 (ko) 2016-10-21
US9865787B2 (en) 2018-01-09
US20160126414A1 (en) 2016-05-05
KR20160051365A (ko) 2016-05-11

Similar Documents

Publication Publication Date Title
US7728231B2 (en) Light emitting module, lighting device, and display device
KR101130137B1 (ko) 발광다이오드 모듈
EP2348550B1 (en) Package structure and LED package structure
US8801238B2 (en) Light-emitting device
US11984326B2 (en) Heat dissipating substrate for semiconductor and preparation method thereof
CN105576104A (zh) 芯片衬底和芯片封装模块
JP2011505072A5 (zh)
CN104937732A (zh) Led金属基板封装及其制造方法
CN102169878B (zh) 拼接式发光二极管模块
US20140204582A1 (en) Illuminating apparatus
CN106098641A (zh) 一种高效散热的集成电路封装结构
JP2011138964A (ja) 半導体装置および半導体装置の製造方法
EP3042400A1 (en) Floating heat sink support with copper sheets and led package assembly for led flip chip package
JP6810279B2 (ja) 電子部品
KR101757197B1 (ko) 광소자 기판 및 패키지
KR101321789B1 (ko) 엘이디 모듈 제조방법
US10251256B2 (en) Heat dissipating structure
CN103606545A (zh) 一种led软板光源模组及其制造方法
TW200725838A (en) Thermal conductive apparatus and manufacturing method thereof
US20160380167A1 (en) Pre-cut substrate and unit chip substrate comprising hemispherical cavity
CN103000783A (zh) 发光二极管及其制造方法
KR101308090B1 (ko) 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판
WO2016067390A1 (ja) 放熱構造
US10128414B2 (en) Chip substrate provided with joining grooves in lens insert
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160511