CN105573924A - 仿真*** - Google Patents

仿真*** Download PDF

Info

Publication number
CN105573924A
CN105573924A CN201410528021.0A CN201410528021A CN105573924A CN 105573924 A CN105573924 A CN 105573924A CN 201410528021 A CN201410528021 A CN 201410528021A CN 105573924 A CN105573924 A CN 105573924A
Authority
CN
China
Prior art keywords
address bus
administration module
data
chip
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410528021.0A
Other languages
English (en)
Other versions
CN105573924B (zh
Inventor
许国泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201410528021.0A priority Critical patent/CN105573924B/zh
Publication of CN105573924A publication Critical patent/CN105573924A/zh
Application granted granted Critical
Publication of CN105573924B publication Critical patent/CN105573924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种仿真***，仿真芯片通过第一标准数据/地址总线对SRAM存储器进行读写操作；管理模块通过通信接口从集成开发环境接收指令，通过第一标准数据/地址总线对SRAM存储器进行读写操作，通过控制信号控制仿真芯片进入或退出复位状态，通过第二标准数据/地址总线对非易失性存储器进行读写操作；用户在集成开发环境上通过通信接口向管理模块发出保存数据指令；仿真芯片进入复位状态后，不能通过第一标准数据/地址总线操作SRAM存储器；仿真芯片退出复位状态后，仿真芯片能通过第一标准数据/地址总线操作SRAM存储器。本发明使用SRAM替代芯片的非易失性存储器，模拟等效实现非易失性存储器的掉电数据不丢失的特性。

Description

仿真***
技术领域
本发明涉及仿真器领域，特别是涉及一种仿真***。
背景技术
处理器芯片内有用户开发的用户程序，在用户程序的编写和调试中，所使用的工具一般是处理器芯片仿真器。仿真器内使用包含产品处理器芯片各项功能的仿真芯片，用于模拟产品处理器芯片的工作行为，仿真芯片与仿真器其他部件(存放用户程序的程序存储器、存放数据的数据存储器，以及用户电脑上的集成开发环境等)配合实现用户程序的仿真运行和各项调试功能。
由于芯片厂商的同一系列芯片产品的存储器特性和大小可能有所不同，同时考虑使用仿真器调试用户程序时主要关注功能调试，不关注存储器的性能，现有的针对同一系列芯片的仿真器通常是同一种仿真器***，采用SRAM(StaticRandomAccessMemory，静态随机存取存储器)来等效替代产品芯片中用作程序存储器和数据存储器的各种特性的非易失性存储器，包括EEPROM(ElectricallyErasableProgrammableRead-OnlyMemory，电可擦可编程只读存储器)、FLASH(闪速存储器)等非易失性存储器，在读取、执行用户程序，以及写入、读取数据时，功能上是等效的。同时，由于SRAM的读写寿命一般都远大于非易失性存储器，鉴于仿真器经常要下载和读取用户程序、读写数据的特点，在仿真器中使用SRAM等效替代产品芯片的非易失性存储器作为程序存储器和数据存储器可以延长仿真器的使用寿命。同时SRAM读写速度一般要高于非易失性存储器，也有助于提高调试效率(程序下载速度、执行速度、数据读写速度等)，因此，现有仿真器中都是以SRAM等效替代产品芯片的非易失性存储器作为程序存储器和数据存储器的，这种做法是合理的。
但是，非易失性存储器除了读写擦除等功能特性外，还具有数据掉电不丢失的特性；而SRAM掉电后数据丢失，无法直接模拟掉电数据不丢失特性。如果在仿真器下电后，令SRAM进入非片选状态，并使用电池给SRAM供电，虽然可以使其具有等效的掉电不丢失数据的特性，但因为SRAM静态电流的存在，电池使用不了很长时间，并不是一个好的解决方案。如果以Flash等非易失性存储器替代SRAM，因为读写时序和操作特性不同，页大小不同等，还必须做较为复杂的接口转换工作，耗时且影响稳定性。
发明内容
本发明要解决的技术问题是提供一种仿真***，使用SRAM替代芯片的非易失性存储器，模拟等效实现非易失性存储器的掉电数据不丢失，重新上电后上次掉电时的数据仍然存在的特性。
为解决上述技术问题，本发明的仿真***，包括处理器芯片仿真器和安装在电脑上的集成开发环境；所述处理器芯片仿真器包括仿真芯片，SRAM存储器，管理模块，非易失性存储器；
所述仿真芯片通过第一标准数据/地址总线对SRAM存储器进行读写操作；所述管理模块通过通信接口从集成开发环境接收指令；该管理模块通过第一标准数据/地址总线对SRAM存储器进行读写操作；所述管理模块通过控制信号控制仿真芯片进入或退出复位状态；该管理模块通过第二标准数据/地址总线对非易失性存储器进行读写操作；
用户在所述集成开发环境上通过通信接口向管理模块发出保存数据指令；仿真芯片进入复位状态后，不能通过第一标准数据/地址总线操作SRAM存储器；仿真芯片退出复位状态后，仿真芯片能通过第一标准数据/地址总线操作SRAM存储器。
由于采用本发明的仿真***，在继续使用SRAM替代芯片的非易失性存储器的同时，模拟等效实现了非易失性存储器的掉电数据不丢失，重新上电后上次掉电时的数据仍然存在的特性。在保证了仿真器整体的寿命的同时，又模拟出非易失性存储器的掉电数据不丢失特性。方便了用户程序的开发、调试和测试，有助于提高代码开发效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
附图是所述仿真***的结构示意图。
具体实施方式
如图所示，所述仿真器***包括处理器芯片仿真器1和安装在电脑上的集成开发环境6。所述处理器芯片仿真器1包括仿真芯片2，SRAM存储器3，管理模块4，非易失性存储器5。所述SRAM存储器3通过第一标准数据/地址总线7分别与仿真芯片2和管理模块4连接，所述管理模块4通过通信接口8与安装在电脑上的集成开发环境6进行通讯，所述管理模块4通过第二标准数据/地址总线9与非易失性存储器5连接。
仿真芯片2通过第一标准数据/地址总线7对SRAM存储器3进行读写操作；管理模块4通过通信接口8从集成开发环境6接收指令。管理模块4通过第一标准数据/地址总线7对SRAM存储器3进行读写操作。管理模块4通过控制信号10控制仿真芯片2进入或退出复位状态。管理模块4通过第二标准数据/地址总线9对非易失性存储器5进行读写操作。管理模块4可使用通用处理器芯片实现，非易失性存储器5可选用通用的Flash、EEPROM等。
仿真***下电前，用户在集成开发环境6上通过通信接口8向管理模块4发出保存数据指令，管理模块4通过控制信号10控制仿真芯片2进入复位状态，进入复位状态后，仿真芯片2不能通过第一标准数据/地址总线7操作SRAM存储器3，管理模块4通过第一标准数据/地址总线7从SRAM读取出所有数据，然后通过第二标准数据/地址总线9把这些数据全部写入非易失性存储器5中。仿真***重新上电，管理模块4首先通过控制信号10控制仿真芯片2进入复位状态，使仿真芯片2不能通过第一标准数据/地址总线7操作SRAM存储器3，然后管理模块4通过第二标准数据/地址总线9从非易失性存储器5读取出所有数据，再通过第一标准数据/地址总线7把这些数据全部写入SRAM存储器3中。最后管理模块4通过控制信号10控制仿真芯片2退出复位状态，退出复位状态后，仿真芯片2能通过第一标准数据/地址总线7操作SRAM存储器3。
这样，仿真***下电前，模拟芯片非易失性存储器的SRAM存储器3内的数据都被保存进仿真器的非易失性存储器5内，不会丢失掉；仿真***重新上电后，这些数据首先被自动恢复到SRAM存储器3内，然后仿真芯片2才开始操作SRAM存储器3。
以上所述仅为本发明的具体实施方式和实施例，本发明保护范围并不局限于此。

Claims (2)

1.一种仿真***，其特征在于：包括处理器芯片仿真器和安装在电脑上的集成开发环境；所述处理器芯片仿真器包括仿真芯片，SRAM存储器，管理模块，非易失性存储器；
所述仿真芯片通过第一标准数据/地址总线对SRAM存储器进行读写操作；所述管理模块通过通信接口从集成开发环境接收指令；该管理模块通过第一标准数据/地址总线对SRAM存储器进行读写操作；所述管理模块通过控制信号控制仿真芯片进入或退出复位状态；该管理模块通过第二标准数据/地址总线对非易失性存储器进行读写操作；
用户在所述集成开发环境上通过通信接口向管理模块发出保存数据指令；仿真芯片进入复位状态后，不能通过第一标准数据/地址总线操作SRAM存储器；仿真芯片退出复位状态后，仿真芯片能通过第一标准数据/地址总线操作SRAM存储器。
2.如权利要求1所述的仿真***，其特征在于：仿真***下电前，用户在集成开发环境上通过通信接口向管理模块发出保存数据指令，管理模块通过控制信号控制仿真芯片进入复位状态；管理模块通过第一标准数据/地址总线从SRAM读取出所有数据，然后通过第二标准数据/地址总线把这些数据全部写入非易失性存储器中；仿真***重新上电，管理模块首先通过控制信号控制仿真芯片进入复位状态，然后管理模块通过第二标准数据/地址总线从非易失性存储器读取出所有数据，再通过第一标准数据/地址总线把这些数据全部写入SRAM存储器中；最后管理模块通过控制信号控制仿真芯片退出复位状态。
CN201410528021.0A 2014-10-09 2014-10-09 仿真*** Active CN105573924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410528021.0A CN105573924B (zh) 2014-10-09 2014-10-09 仿真***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410528021.0A CN105573924B (zh) 2014-10-09 2014-10-09 仿真***

Publications (2)

Publication Number Publication Date
CN105573924A true CN105573924A (zh) 2016-05-11
CN105573924B CN105573924B (zh) 2018-06-19

Family

ID=55884085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410528021.0A Active CN105573924B (zh) 2014-10-09 2014-10-09 仿真***

Country Status (1)

Country Link
CN (1) CN105573924B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108664399A (zh) * 2018-05-10 2018-10-16 上海市信息网络有限公司 处理器芯片仿真器及掉电测试方法
CN110109793A (zh) * 2019-05-30 2019-08-09 上海市信息网络有限公司 用于调测设备安检状态的仿真调试装置及仿真调试方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632759A (zh) * 2003-12-24 2005-06-29 上海华虹集成电路有限责任公司 可灵活实现片内eeprom仿真功能的方法
CN2831248Y (zh) * 2005-06-08 2006-10-25 上海华虹集成电路有限责任公司 一种芯片内非易失性存储器仿真***
CN102096725A (zh) * 2009-12-11 2011-06-15 无锡华润矽科微电子有限公司 一种基于fpga的仿真器
US20130339588A1 (en) * 2007-04-17 2013-12-19 Marvell World Trade Ltd System on Chip with Reconfigurable SRAM

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632759A (zh) * 2003-12-24 2005-06-29 上海华虹集成电路有限责任公司 可灵活实现片内eeprom仿真功能的方法
CN2831248Y (zh) * 2005-06-08 2006-10-25 上海华虹集成电路有限责任公司 一种芯片内非易失性存储器仿真***
US20130339588A1 (en) * 2007-04-17 2013-12-19 Marvell World Trade Ltd System on Chip with Reconfigurable SRAM
CN102096725A (zh) * 2009-12-11 2011-06-15 无锡华润矽科微电子有限公司 一种基于fpga的仿真器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108664399A (zh) * 2018-05-10 2018-10-16 上海市信息网络有限公司 处理器芯片仿真器及掉电测试方法
CN110109793A (zh) * 2019-05-30 2019-08-09 上海市信息网络有限公司 用于调测设备安检状态的仿真调试装置及仿真调试方法

Also Published As

Publication number Publication date
CN105573924B (zh) 2018-06-19

Similar Documents

Publication Publication Date Title
US20130275691A1 (en) Method, apparatus and system for memory validation
CN104424044A (zh) 伺服器***
CN105930186B (zh) 多cpu的软件加载方法及基于多cpu的软件加载装置
CN103744713A (zh) 基于fpga的嵌入式双核***的自主配置方法
CN102117243A (zh) 一种在Flash存储器中高效的使用软件断点调试的方法
CN110618892A (zh) 一种固态硬盘的bug定位方法、装置、电子设备及介质
CN104461859A (zh) 一种支持nvm软断点调试的仿真器和方法
CN101403972A (zh) 嵌入式***的存储卡引导方法及装置
CN102446137B (zh) 数据写入方法、存储器控制器与存储器储存装置
CN108694052B (zh) 一种固件升级方法、固件升级装置及固件升级***
CN102736957B (zh) 复位方法及其装置
CN102800357B (zh) 程序码载入与存取方法、存储器控制器与存储器储存装置
CN105573924A (zh) 仿真***
US10732859B2 (en) Systems and methods for granular non-volatile memory health visibility to a host
CN106485020B (zh) 带有非易失性存储器的处理器芯片仿真器
CN101354673B (zh) 内存之spd芯片错误信息仿真装置
CN106610862B (zh) 支持eeprom掉电测试的仿真器
CN104238956A (zh) 数据写入方法、存储器控制器与存储器存储装置
CN104346207A (zh) 仿真器
CN101201791A (zh) 一种应用程序的开发调试方法及***
CN209560583U (zh) 一种多状态多分区u盘
CN102750167A (zh) 应用程序启动方法、装置和计算机***
CN103678751A (zh) 处理器芯片仿真调试***
CN103902298A (zh) 一种指令集固件刷写状态信息的设置方法和装置
CN105573812A (zh) 一种仿真***

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant