CN105529333B - 用于嵌入式sonos存储器集成工艺的侧墙结构制造方法 - Google Patents
用于嵌入式sonos存储器集成工艺的侧墙结构制造方法 Download PDFInfo
- Publication number
- CN105529333B CN105529333B CN201610064126.4A CN201610064126A CN105529333B CN 105529333 B CN105529333 B CN 105529333B CN 201610064126 A CN201610064126 A CN 201610064126A CN 105529333 B CN105529333 B CN 105529333B
- Authority
- CN
- China
- Prior art keywords
- region
- sonos
- layer
- side wall
- sidewall structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 230000012010 growth Effects 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000007773 growth pattern Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种用于嵌入式SONOS存储器集成工艺的侧墙结构，SONOS区域侧墙两层构成，从下至上依次为：厚度为的氮化硅层，厚度为的氧化硅层，其中氮化硅层在栅多晶硅左右为L型。本发明还公开了一种用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法。本发明在保证逻辑区域实施工艺不变的同时，能有效降低SONOS器件的漏电，提高产品良率和可靠性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种用于嵌入式SONOS(闪存存储器)存储器集成工艺的侧墙结构制造方法。
背景技术
结合图1所示，在嵌入式SONOS工艺开发中，由于需要同时兼顾逻辑区域和SONOS区域，因此现有的制造工艺会面临一些新的挑战。尤其是在侧墙刻蚀工艺中，SONOS区域比逻辑区域的侧墙膜层要复杂。图1中，1为硅衬底，2为SONOS区域的ONO(氧化层/氮化层/氧化层)结构的栅氧化层，3为SONOS区域的栅极、4为逻辑区域的栅氧化层、5为逻辑区域的侧墙氧化层、6为SONOS区域的侧墙氧化层、7为由氧化硅-氮化硅-氧化硅膜层组成的SONOS区域侧墙、8为SONOS区域的金属接触孔、9为逻辑区域、10为SONOS区域。其中，ONO结构的栅氧化层2，由下自上依次为约的氧化硅、约的氮化硅和约的氧化硅。SONOS区域的侧墙氧化层6采用热氧生长，为厚度约SONOS区域侧墙7由下至上依次为约 的氧化硅、约氮化硅和约的氧化硅。逻辑区域的栅极侧墙11，其最下层的氧化硅厚度约采用化学沉积生成。
传统的刻蚀工艺很难使两个区域达到平衡。以下是传统工艺存在的几大问题：
1.传统的刻蚀工艺会造成侧墙刻蚀之后有ONO膜层2中的氮化硅残留使SONOS区域的金属接触孔8无法刻通导致低良率的问题。调整刻蚀工艺也很难平衡逻辑区域和SONOS区域。如果针对逻辑区域不产生过量刻蚀，则SONOS区域的ONO膜层2会有Sin(氮化硅)残留。如果针对SONOS区域Sin刻蚀干净，则逻辑区域表面硅损失量过多，导致逻辑区域器件的结深和漏电都变差。
2.侧墙刻蚀后ONO膜层2的Sin残留会导致SONOS器件可靠性变差。
3.SONOS器件在高电压操作下存在较大的栅致漏极漏电(GIDL)，使得相关的泵电路电压不够不能正常工作。
发明内容
本发明要解决的技术问题是提供一种用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法，在保证逻辑区域实施工艺不变的同时，能有效降低SONOS器件的漏电，提高产品良率和可靠性。
为解决上述技术问题，本发明的用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法，包括如下步骤：
步骤1.在定义好有源区区域之后进炉管长ONO层；
步骤2.用所述ONO层作为掩模版刻蚀掉SONOS区域以外的部分；
步骤3.进入炉管生长逻辑区域的栅氧化层、多晶硅栅极并定义好多晶硅栅极位置(如图1中4的位置)，形成SONOS区域以及Logic区域的器件；
步骤4.进入炉管生长厚度为的SONOS区域的侧墙氧化层；进入炉管生长SONOS区域的侧墙膜层，从下往上的膜层分别为氮化硅层，氧化硅层；
步骤5.通过侧墙刻蚀定义逻辑区域和SONOS区域的侧墙形貌。
本发明在不改变SONOS区域侧墙总厚度的前提下，通过简化SONOS区域侧墙膜层和改变逻辑区域的侧墙生长方式，不仅可以有效平衡逻辑区域与SONOS区域的刻蚀工艺窗口，更重要的是可以降低SONOS器件在高压差操作下产生的栅致漏极漏电(GIDL)，同时提升器件可靠性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的逻辑区域和SONOS区域结构剖面图；
图2是用于嵌入式SONOS存储器集成工艺的侧墙结构剖面图；
图3是图1与图2所示两种结构SONOS区域栅致漏极漏电比较图；
图4是图1与图2所示两种结构SONOS区域可靠性比较图。
具体实施方式
结合图2所示，用于嵌入式SONOS存储器集成工艺的侧墙结构是采用如下方式实现的：
1.将逻辑区域的栅极侧墙11由原来热氧生长方式改为炉管生长方式，其最下层的氧化硅厚度从原来的增加到
2.将SONOS区域侧墙膜层12由原来的三层，即厚度为的氧化硅层，厚度为的氮化硅层，厚度为的氧化硅层，改为两层，即从下至上依次是，厚度为的氮化硅层，厚度为 的氧化硅层，其中氮化硅层在栅多晶硅左右为L型。
经过以上两步工艺,逻辑区域侧墙膜层还是维持之前的氧化硅-氮化硅-氧化硅三层不变。
SONOS区域侧墙膜层简化为氮化硅层-氧化硅层两层，SONOS区域的ONO层在栅极刻蚀之后最上层的HTO(高温氧化)残留量小于基本可以忽略。简化后的SONOS区域侧墙膜层在侧墙刻蚀步骤中基本能与逻辑区域达到平衡。
所述用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法具体实施步骤如下：
步骤1.在定义好有源区区域之后进炉管生长SONOS区域的ONO结构的栅氧化层2，由下自上依次为约的氧化硅、约的氮化硅和约的氧化硅。
步骤2.用所述ONO层作为掩模版刻蚀掉SONOS区域以外的部分。
步骤3.进入炉管生长逻辑区域的栅氧化层4、多晶硅栅极并定义好多晶硅栅极位置(如图2中4的位置)，形成SONOS区域以及Logic区域的器件。
步骤4.进入炉管生长厚度为的SONOS区域的侧墙氧化层6；进入炉管长SONOS区域的侧墙膜层12，从下往上的膜层分别为氮化硅层，氧化硅层。其中氮化硅层在栅多晶硅左右为L型。
步骤5.通过侧墙刻蚀定义逻辑区域和SONOS区域的侧墙形貌。
参见图3，比较图1和图2，对比的数据显示，图2所示器件在高压擦写的操作条件下，栅致漏极漏电明显比图1所示所示器件的要小。再参见图4，且在相同的可靠性操作周期下，图2所示器件擦写操作的电压变化较图1所示所示器件的要小。这表明图2所示器件的可靠性窗口较图1所示器件来的大。图4中，标号A所指示的曲线为图2所示器件，标号B所指示的曲线为图1所示器件。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (2)
1.一种用于嵌入式SONOS存储器集成工艺的侧墙结构制造方法，其特征在于，包括如下步骤：
步骤1.在定义好有源区区域之后进炉管生长SONOS区域的ONO层结构的栅氧化层；
步骤2.用所述ONO层作为掩模版刻蚀掉SONOS区域以外的部分；
步骤3.进入炉管生长逻辑区域的栅氧化层、多晶硅栅极并定义好多晶硅栅极位置，形成SONOS区域以及逻辑区域的器件；
步骤4.进入炉管生长厚度为的SONOS区域的侧墙氧化层；进入炉管生长SONOS区域的侧墙膜层，从下往上的膜层分别为氮化硅层，氧化硅层；
步骤5.通过侧墙刻蚀定义逻辑区域和SONOS区域的侧墙形貌。
2.如权利要求1所述侧墙结构制造方法，其特征在于：逻辑区域的多晶硅栅极刻蚀之后，要求SONOS区域的栅氧化层ONO的最上层高温氧化层残留的厚度要求小于
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610064126.4A CN105529333B (zh) | 2016-01-29 | 2016-01-29 | 用于嵌入式sonos存储器集成工艺的侧墙结构制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610064126.4A CN105529333B (zh) | 2016-01-29 | 2016-01-29 | 用于嵌入式sonos存储器集成工艺的侧墙结构制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105529333A CN105529333A (zh) | 2016-04-27 |
| CN105529333B true CN105529333B (zh) | 2019-08-13 |
Family
ID=55771454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610064126.4A Active CN105529333B (zh) | 2016-01-29 | 2016-01-29 | 用于嵌入式sonos存储器集成工艺的侧墙结构制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105529333B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044498A (zh) * | 2009-10-20 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
| CN104600034A (zh) * | 2015-01-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4680116B2 (ja) * | 2006-03-31 | 2011-05-11 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
-
2016
- 2016-01-29 CN CN201610064126.4A patent/CN105529333B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102044498A (zh) * | 2009-10-20 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 分立栅存储器件的形成方法 |
| CN104600034A (zh) * | 2015-01-31 | 2015-05-06 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105529333A (zh) | 2016-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN104681448B (zh) | 肖特基晶体管的结构及制造方法 | |
| CN104282542B (zh) | 解决超级结产品保护环场氧侧壁多晶硅残留的方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN103050380B (zh) | 半导体器件的形成方法 | |
| CN103855161A (zh) | 一种sonos闪存存储器及其制造方法 | |
| CN104103523A (zh) | 一种带u形沟槽的功率器件的制造方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN103325682A (zh) | 双层多晶栅沟槽型mos晶体管的制备方法 | |
| CN106098544A (zh) | 改善沟槽型双层栅mos中介质层形貌的方法 | |
| CN105529333B (zh) | 用于嵌入式sonos存储器集成工艺的侧墙结构制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN104576532B (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
| CN106887465B (zh) | 沟槽型双层栅mosfet的制作方法 | |
| CN103367150A (zh) | 双层多晶栅沟槽型mos晶体管的制备方法 | |
| CN102810463A (zh) | 接触孔刻蚀方法 | |
| CN112103185B (zh) | 一种沟槽mosfet的制造方法及结构 | |
| CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN103579317A (zh) | 栅极结构及制造方法 | |
| CN104637799B (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
| CN101740386B (zh) | 闪存存储器的制作方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Yan Shuyao Inventor after: Xiong Wei Inventor after: Zhang Kegang Inventor after: Chen Hualun Inventor before: Yan Shuyao Inventor before: Xiong Wei Inventor before: Zhang Kegang Inventor before: Chen Hualun |