CN105515761B - 一种高速多模式循环移位的电路 - Google Patents

一种高速多模式循环移位的电路 Download PDF

Info

Publication number
CN105515761B
CN105515761B CN201610044514.6A CN201610044514A CN105515761B CN 105515761 B CN105515761 B CN 105515761B CN 201610044514 A CN201610044514 A CN 201610044514A CN 105515761 B CN105515761 B CN 105515761B
Authority
CN
China
Prior art keywords
mux
layers
bit
data
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610044514.6A
Other languages
English (en)
Other versions
CN105515761A (zh
Inventor
李军
张文沛
司焕丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU SANLINGJIA MICROELECTRONIC Co Ltd
Original Assignee
CHENGDU SANLINGJIA MICROELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU SANLINGJIA MICROELECTRONIC Co Ltd filed Critical CHENGDU SANLINGJIA MICROELECTRONIC Co Ltd
Priority to CN201610044514.6A priority Critical patent/CN105515761B/zh
Publication of CN105515761A publication Critical patent/CN105515761A/zh
Application granted granted Critical
Publication of CN105515761B publication Critical patent/CN105515761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种高速多模式循环移位的电路，包括顺次连接的参数产生逻辑电路、参数寄存器、inverse butterfly结构数据交换网络。inverse butterfly结构数据交换网络由若干级mux层构成，最后一级mux层为输出位置层，每级包含若干mux，每个mux具有指向下级两个mux的传输路径。参数产生逻辑电路用于根据待移位数据的比特数、循环移位数、预定的输入位置及输出位置之间的路由路径信息产生各个mux路径选择的控制编码。参数寄存器用于对控制编码进行存储，并传输到相关的mux层。本发明高效快速实现各种粒度的循环移位运算，为高速密码实现提供强力支撑。

Description

一种高速多模式循环移位的电路
技术领域
本发明对称密码算法领域，尤其涉及一种高速多模式循环移位的电路。
背景技术
循环移位运算是对称密码算法中最常见的运算之一，常见的有8/16/32比特数据的循环，高效快速实现各种粒度的循环移位运算可为高速密码实现提供强力支撑。
发明内容
为解决上述问题，本发明提供了一种高速多模式循环移位的电路，包括顺次连接的参数产生逻辑电路、参数寄存器、inverse butterfly结构数据交换网络。该电路可实现并行4个8比特数据的循环右移、并行2个16比特数据的循循环右移或者1个32比特数据的循环右移，其中循环右移位数为5比特；当移位模式为8比特时，移位位数的最高2比特数据控制4个8比特数据以8比特为粒度的循环右移，移位位数的最低3比特数据控制4个8比特数据内部比特粒度的循环右移；当移位模式为16比特时，移位位数的最高1比特数据控制2个16比特数据以16比特为粒度的循环右移，移位位数的最低4比特数据控制2个16比特数据内部比特粒度的循环右移；当移位模式为32比特时，移位位数整个5比特数据控制32比特数据内部比特粒度的循环右移。
inverse butterfly结构数据交换网络由若干级mux层构成，最后一级mux层为输出位置层，每级包含若干mux，每个mux具有指向下级两个mux的传输路径。
参数产生逻辑电路用于根据待移位数据的比特数、循环移位数、预定的输入位置及输出位置之间的路由路径产生每层各个mux路径选择的控制编码。
参数寄存器用于对控制编码进行存储，并传输到相关的mux层。
进一步的，2n比特数据循环左移或右移s比特需要n层mux层，在第j层，2j个数据完成循环右移smod2j位，在j+1层，2j+1个数据完成循环右移smod2j+1位，j+1层的控制编码cbj+1为
其中，j大于或者等于1，小于n；s[j]为将S换算为二进制字符串时第j位数值。
附图说明
图1为本发明电路结构框图。
图2为本发明inverse butterfly结构数据交换网络示例。
图3为单比特数据在图2所示结构中的交换过程示例。
图4为循环右移s位示意图。
图5为参数产生逻辑电路示例。
具体实施方式
如图1所示，本发明所述电路包括顺次连接的参数产生逻辑电路、参数寄存器、inverse butterfly结构数据交换网络。
如图2所示，inverse butterfly结构数据交换网络由若干级mux层构成，最后一级mux层为移位输出层，每级包含若干mux。除最后一级外，每级的各个mux具有指向下级两个mux的传输路径，以构成了移位输入层任意指定位置到移位输出层任意位置的路由路径；inverse butterfly结构数据交换网络接收移位输入，并进行移位输出。各级到下一级路径的选择受到控制编码控制。
参数产生逻辑电路用于根据控制输入信号产生每级各个mux路由路径选择的控制编码。控制输入信号包含的输入待移位数据的比特数、循环移位数、预定的输入位置及输出位置之间的路由路径信息。
参数寄存器用于对产生的控制编码进行存储，并传输到相关的mux层进行移位控制。
inverse butterfly网络结构传输过程为：在第一级mux层，将数据交换到kmod2(K为循环移位数)；在第二级mux层，将数据交换到k mod 4的位置……在第j级，将数据交换到k mod 2j的位置。
如图3所示为单比特数据在图2所示结构中的交换过程。预先指定该单比特数据的输入位置为0，输出位置为移动输出层标号为6的mux。在第一级mux层，将数据交换到6mod2的位置，在第二级mux层，将数据交换到6mod4的位置，根据上述规则，在最后一级，数据就被交换到了位置k。
2n比特数据的循环右移s比特需要n层的inverse butterfly结构。在任意j层，2j个数据完成循环右移s mod 2j位，在j+1层，网络通过如图4所示的交换，得到2j+1个数据完成循环右移s mod 2j+1位。因此，j+1层的控制编码为
其中，的含义为：产生2j比特数据，其中左边最高的s mod2j位均为“1”，右边最低的2j-s mod 2j位都为“0”。参数产生逻辑电路示例如图5所示。
图5实现的是32比特数据的循环移位，采用的是的5级规模的inverse butterfly结构。当实现8比特粒度的循环移位时，第1、2、3级已经实现了4个8比特数据内部的循环右移，第4、5级则实现四个8比特数据按8比特粒度的循环右移，其控制参数与4比特数据的循环移位控制参数产生逻辑类似，仅需要对产生的参数进行比特位扩展，即每比特参数扩展为8比特；当实现16比特粒度的循环移位时，第1、2、3、4级已经实现了两个16比特数据内部的循环右移，第5级则实现两个16比特数据按16比特粒度的循环右移，其控制参数与2比特数据的循环移位控制参数产生逻辑类似，仅需要对产生的参数进行比特位扩展，即每比特参数扩展为16比特。
本发明的有益效果为：
本发明提出了一种高速多模式循环移位的电路，其关键路径仅为5级二选一mux，支持以下功能：
1)支持32比特数据的循环移位。
2)支持两个16比特数据的循环移位，移位位数的最高1比特数据控制两个16比特数据以16比特为粒度的循环右移，移位位数的最低4比特数据控制两个16比特数据内部比特粒度的循环右移。
3)支持四个8比特数据的循环移位，移位位数的最高2比特数据控制4个8比特数据以8比特为粒度的循环右移，移位位数的最低3比特数据控制4个8比特数据内部比特粒度的循环右移。
本发明高效快速实现各种粒度的循环移位运算，为高速密码实现提供强力支撑。

Claims (1)

1.一种高速多模式循环移位的电路，其特征在于，包括顺次连接的参数产生逻辑电路、参数寄存器、inverse butterfly结构数据交换网络，
inverse butterfly结构数据交换网络由若干级mux层构成，最后一级mux层为输出位置层，每级包含若干mux，每个mux具有指向下级两个mux的传输路径；
参数产生逻辑电路用于根据待移位数据的比特数、循环移位数、预定的输入位置及输出位置之间的路由路径信息产生各个mux路径选择的控制编码；
参数寄存器用于对控制编码进行存储，并传输到相关的mux层；
2n比特数据循环左移或右移s比特需要n层mux层，在第j层，2j个数据完成循环右移smod2j位，在j+1层，2j+1个数据完成循环右移smod2j+1位，j+1层的控制编码cbj+1为
其中，j大于或者等于1且小于n；s[j]为将S换算为二进制字符串时第j位数值。
CN201610044514.6A 2016-01-22 2016-01-22 一种高速多模式循环移位的电路 Active CN105515761B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610044514.6A CN105515761B (zh) 2016-01-22 2016-01-22 一种高速多模式循环移位的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610044514.6A CN105515761B (zh) 2016-01-22 2016-01-22 一种高速多模式循环移位的电路

Publications (2)

Publication Number Publication Date
CN105515761A CN105515761A (zh) 2016-04-20
CN105515761B true CN105515761B (zh) 2018-07-20

Family

ID=55723437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610044514.6A Active CN105515761B (zh) 2016-01-22 2016-01-22 一种高速多模式循环移位的电路

Country Status (1)

Country Link
CN (1) CN105515761B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112332857B (zh) * 2020-10-23 2023-08-08 中国科学院计算技术研究所 一种用于ldpc码的循环移位网络***及循环移位方法
CN117081608A (zh) * 2023-08-30 2023-11-17 白盒子(上海)微电子科技有限公司 一种nr ldpc编译码循环移位实现装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832952A (zh) * 2012-09-25 2012-12-19 钜泉光电科技(上海)股份有限公司 低成本的多模式Reed-Solomon译码器
CN103501210A (zh) * 2013-09-30 2014-01-08 复旦大学 一种高性能多标准fec译码器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832952A (zh) * 2012-09-25 2012-12-19 钜泉光电科技(上海)股份有限公司 低成本的多模式Reed-Solomon译码器
CN103501210A (zh) * 2013-09-30 2014-01-08 复旦大学 一种高性能多标准fec译码器

Also Published As

Publication number Publication date
CN105515761A (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN104933008B (zh) 可重构***和可重构阵列结构及其应用
CN105577325A (zh) 一种应用于正交分频复用传输***的并行处理交织器
CN105515761B (zh) 一种高速多模式循环移位的电路
CN105721123A (zh) 一种用户配对及功率分配方法及装置
CN104113343A (zh) 一种分组伪随机旋转温度计译码电路
CN110401489A (zh) 一种光纤信号产生方法、装置及***
CN105191140A (zh) 无边界分级互连的网络架构
CN102857324A (zh) 基于查找表的深空通信中ldpc串行编码器和编码方法
CN105958945A (zh) 一种高斯白噪声信号源的产生方法及装置
CN102546089A (zh) 循环冗余校验crc码的实现方法及装置
CN105183701A (zh) 1536点fft处理方式及相关设备
CN105892987A (zh) 解码器、最小值选择电路及最小值选择方法
CN107018113A (zh) 发射机、接收机和信号处理的方法
CN105959224A (zh) 基于比特向量的高速路由查找装置及方法
CN108681441A (zh) 一种基于br-puf的随机数生成器
CN105260162B (zh) 一种矢量排列电路及矢量处理器
CN106909339A (zh) 一种基于二叉树结构的有限域乘法器
CN205647537U (zh) 一种高速多模式循环移位的电路
CN102594371A (zh) 一种Turbo编码交织处理的方法及装置
Jahangir et al. Design of novel quaternary encoders and decoders
CN102843153A (zh) 一种ccsds中多码率rs码的并行编码器和编码方法
CN100558026C (zh) 一种信号交织图案的生成方法
CN102135871A (zh) 利用混沌原理产生随机数的装置及其动态口令牌
CN107094050B (zh) 处理数字信号的装置和方法
CN102143490B (zh) 一种lte***中生成消息验证码的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant