CN105448756A - 用于并行测试***的栅氧化层完整性的测试结构 - Google Patents

Abstract

本发明提供一种用于并行测试***的栅氧化层完整性的测试结构，应用于一MOS器件上；MOS器件位于衬底中，具有栅极、源极和漏极，衬底、源极和漏极分别通过导线引出并向外电性连接到各自的焊垫上；测试结构包括：第一电熔丝，连接于衬底和源极之间；第二电熔丝，连接于源极和漏极之间；以及第三电熔丝，连接于衬底和漏极之间；其中，第一电熔丝、第二电熔丝和第三电熔丝的俯视结构均呈两端粗大、中段细长的哑铃形状，粗大的两端用于通过多个通孔与连接到衬底、源极和漏极的各条导线相连接，细长的中段用于根据测试的需要在满足一定的条件下予以熔断。本发明的测试结构能够在评估栅氧化层完整性时兼具较快的测试速度、较高的测试精度和灵活的测试模式。

Description

用于并行测试***的栅氧化层完整性的测试结构

技术领域

本发明涉及半导体测试技术领域，具体来说，本发明涉及一种用于并行测试***的栅氧化层完整性(GateOxideIntegrity，GOI)的测试结构(testkey)。

背景技术

在40nm技术节点以下的可靠性栅氧化层完整性阶梯扫描电压(Vramp)测试需要测试反型模式下的栅氧化层的性能。当栅氧化层的厚度小于20埃的时候，该栅氧化层会很容易被损坏。一旦栅氧化层完整性阶梯扫描电压的测试项目测得的结果发生不合格，测试人员需要快速并且精确地评估哪一道工艺导致了栅氧化层具有较低的击穿电压。

关于测试速度，最好的优化方式是同步测试更多个测试样品。关于测试精度，最好的优化方式是扫描G-D(栅极-漏极)、G-S(栅极-源极)、G-B(栅极-衬底)这三个绝对的击穿漏电路径(breakdownleakagepaths)。但是，现有技术中的方法既缺乏测试速度又缺乏测试精度。

在现有技术中，测试人员在同一时间内仅测试一个结构，导致测试速度很低。另外，测试人员将源极、漏极和衬底一起连接到一个焊垫(pad)上，导致不清楚损坏发生在何处。还有，现有技术中只能一个样品接一个样品地测试，这是因为在一个测试模块(testmodule)中只有一个测试结构。

发明内容

本发明所要解决的技术问题是提供一种用于并行测试***的栅氧化层完整性的测试结构，能够在评估栅氧化层完整性时兼具较快的测试速度和较高的测试精度。

为解决上述技术问题，本发明提供一种用于并行测试***的栅氧化层完整性的测试结构，应用于一MOS器件上；所述MOS器件位于衬底中，具有栅极、源极和漏极，所述衬底、所述源极和所述漏极分别通过导线引出并向外电性连接到各自的焊垫上；所述测试结构包括：

第一电熔丝，连接于所述衬底和所述源极之间；

第二电熔丝，连接于所述源极和所述漏极之间；以及

第三电熔丝，连接于所述衬底和所述漏极之间；

其中，所述第一电熔丝、所述第二电熔丝和所述第三电熔丝的俯视结构均呈两端粗大、中段细长的哑铃形状，粗大的两端用于通过多个通孔与连接到所述衬底、所述源极和所述漏极的各条所述导线相连接，细长的中段用于根据测试的需要在满足一定的条件下予以熔断。

可选地，所述熔断是指所述第一电熔丝、所述第二电熔丝或者所述第三电熔丝由低阻状态变为不可逆的高阻状态，阻碍电流导通。

可选地，所述熔断发生的条件包括流经的电流过大、施加的电压过高或者导通的时间过长。

可选地，所述第一电熔丝、所述第二电熔丝、所述第三电熔丝和所述栅极是在同一工艺步骤中由同一材料层形成的。

可选地，所述第一电熔丝、所述第二电熔丝、所述第三电熔丝和所述栅极的材料均为多晶硅。

可选地，各条所述导线是由后段互连工艺中的首层金属形成的。

可选地，所述MOS器件可供测试的击穿模式包括如下七种：

1)熔断所有的三根电熔丝的情况：栅极与漏极之间，栅极与源极之间，栅极与衬底之间；

2)熔断两根电熔丝的情况：栅极与源极、漏极之间，栅极与源极、衬底之间，栅极与漏极、衬底之间；

3)熔断一根电熔丝或者没有熔断电熔丝的情况：栅极与源极、漏极、衬底之间。

可选地，在一个测试模块中包含六个所述测试结构。

与现有技术相比，本发明具有以下优点：

本发明的测试结构能够在评估栅氧化层完整性(GOI)时兼具较快的测试速度和较高的测试精度，为评估由栅氧化层工艺之后的其他后续工艺所导致的栅氧化层损伤提供了有效的手段。

该测试结构非常灵活(flexible)，总共能向测试人员提供多达七种不同的可供测试的击穿模式。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：

图1为现有技术中的一个MOS器件在衬底上的俯视结构示意图；

图2为本发明一个实施例的应用于一MOS器件上的栅氧化层完整性的测试结构的俯视结构示意图；

图3为现有技术中的一个NMOS器件位于衬底中的剖面结构示意图；

图4为图2所示的应用于NMOS器件的栅氧化层完整性的测试结构沿A-A线的剖面结构示意图；

图5为现有技术中的一个PMOS器件位于衬底中的剖面结构示意图；

图6为图2所示的应用于PMOS器件的栅氧化层完整性的测试结构沿A-A线的剖面结构示意图。

具体实施方式

下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。

图1为现有技术中的一个MOS器件在衬底上的俯视结构示意图；而图2为本发明一个实施例的应用于一MOS器件上的栅氧化层完整性的测试结构的俯视结构示意图。需要注意的是，这些以及后续其他的附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。请结合图1和图2所示，可以看到，图2是在图1的基础上作了改进。该测试结构可以应用于一MOS器件200上。该MOS器件200位于衬底B中，其具有栅极G、源极S和漏极D。其中，衬底B、源极S和漏极D分别通过导线201引出并向外电性连接到各自的焊垫(未图示)上。

请参考图2所示，该测试结构主要包括三根电熔丝(e-fuse)，即第一电熔丝211、第二电熔丝212和第三电熔丝213。该第一电熔丝211连接于衬底B和源极S之间；该第二电熔丝212连接于源极S和漏极D之间；该第三电熔丝213连接于衬底B和漏极D之间。其中，第一电熔丝211、第二电熔丝212和第三电熔丝213的俯视结构均呈两端粗大、中段细长的哑铃形状；粗大的两端用于通过多个通孔202与连接到衬底B、源极S和漏极D的各条导线201相连接，细长的中段用于根据测试的需要在满足一定的条件下予以熔断。该“熔断”可以是指第一电熔丝211、第二电熔丝212或者第三电熔丝213由低阻状态变为不可逆的高阻状态，阻碍电流导通，而并不是指实际熔断。在本实施例中，该“熔断”发生的条件包括流经的电流过大、施加的电压过高或者导通的时间过长等，这些条件都是可以由设计规则(DesignRule)所确定的。

图3为现有技术中的一个NMOS器件位于衬底中的剖面结构示意图；而图4为图2所示的应用于NMOS器件的栅氧化层完整性的测试结构沿A-A线的剖面结构示意图。图5为现有技术中的一个PMOS器件位于衬底中的剖面结构示意图；而图6为图2所示的应用于PMOS器件的栅氧化层完整性的测试结构沿A-A线的剖面结构示意图。请结合图2与图4或图6来理解，在本实施例中，该第一电熔丝211、该第二电熔丝212、该第三电熔丝213和该栅极G可以是在同一工艺步骤中由同一材料层形成的，该材料层可以为多晶硅层。另外，三根电熔丝的硅化物工艺(salicideprocess)与该多晶硅栅极的硅化物工艺是相同的。而各条导线201可以是由后段互连工艺中的首层金属(M1)形成的。

该测试结构是非常灵活的，测试人员可以分别测试栅极-漏极(G-D)性能、栅极-源极(G-S)性能或者栅极-衬底(G-B)性能，或者同时测试它们所有(即七种实际的击穿模式)。

应用了该测试结构之后，三个焊垫(Pad)分别连接到三根电熔丝，则该MOS器件200可供测试的击穿模式包括如下七种：

1)熔断所有的三根电熔丝的情况：栅极G与漏极D之间(G-D)，栅极G与源极S之间(G-S)，栅极G与衬底B之间(G-B)；

2)熔断两根电熔丝的情况：栅极G与源极S、漏极D之间(G-SD)，栅极G与源极S、衬底B之间(G-SB)，栅极G与漏极D、衬底B之间(G-DB)；

3)熔断一根电熔丝或者没有熔断电熔丝的情况：栅极G与源极S、漏极D、衬底B之间(G-SDB)。

在本发明中，可以将多个测试结构(如六个)包含进一个测试模块(即测试结构的组合)中，于是用本发明的并行测试***可以在一个时间点同时测试六个样品(12个应力测量单元，12SMUs)。

本发明的测试结构能够在评估栅氧化层完整性(GOI)时兼具较快的测试速度和较高的测试精度，为评估由栅氧化层工艺之后的其他后续工艺所导致的栅氧化层损伤提供了有效的手段。

该测试结构非常灵活(flexible)，总共能向测试人员提供多达七种不同的可供测试的击穿模式。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。

Claims (8)

1.一种用于并行测试***的栅氧化层完整性的测试结构，应用于一MOS器件(200)上；所述MOS器件(200)位于衬底(B)中，具有栅极(G)、源极(S)和漏极(D)，所述衬底(B)、所述源极(S)和所述漏极(D)分别通过导线(201)引出并向外电性连接到各自的焊垫上；所述测试结构包括：

第一电熔丝(211)，连接于所述衬底(B)和所述源极(S)之间；

第二电熔丝(212)，连接于所述源极(S)和所述漏极(D)之间；以及

第三电熔丝(213)，连接于所述衬底(B)和所述漏极(D)之间；

其中，所述第一电熔丝(211)、所述第二电熔丝(212)和所述第三电熔丝(213)的俯视结构均呈两端粗大、中段细长的哑铃形状，粗大的两端用于通过多个通孔(202)与连接到所述衬底(B)、所述源极(S)和所述漏极(D)的各条所述导线(201)相连接，细长的中段用于根据测试的需要在满足一定的条件下予以熔断。

2.根据权利要求1所述的栅氧化层完整性的测试结构，其特征在于，所述熔断是指所述第一电熔丝(211)、所述第二电熔丝(212)或者所述第三电熔丝(213)由低阻状态变为不可逆的高阻状态，阻碍电流导通。

3.根据权利要求2所述的栅氧化层完整性的测试结构，其特征在于，所述熔断发生的条件包括流经的电流过大、施加的电压过高或者导通的时间过长。

4.根据权利要求3所述的栅氧化层完整性的测试结构，其特征在于，所述第一电熔丝(211)、所述第二电熔丝(212)、所述第三电熔丝(213)和所述栅极(G)是在同一工艺步骤中由同一材料层形成的。

5.根据权利要求4所述的栅氧化层完整性的测试结构，其特征在于，所述第一电熔丝(211)、所述第二电熔丝(212)、所述第三电熔丝(213)和所述栅极(G)的材料均为多晶硅。

6.根据权利要求5所述的栅氧化层完整性的测试结构，其特征在于，各条所述导线(201)是由后段互连工艺中的首层金属形成的。

7.根据权利要求6所述的栅氧化层完整性的测试结构，其特征在于，所述MOS器件(200)可供测试的击穿模式包括如下七种：

1)熔断所有的三根电熔丝的情况：栅极(G)与漏极(D)之间，栅极(G)与源极(S)之间，栅极(G)与衬底(B)之间；

2)熔断两根电熔丝的情况：栅极(G)与源极(S)、漏极(D)之间，栅极(G)与源极(S)、衬底(B)之间，栅极(G)与漏极(D)、衬底(B)之间；

3)熔断一根电熔丝或者没有熔断电熔丝的情况：栅极(G)与源极(S)、漏极(D)、衬底(B)之间。

8.根据权利要求7所述的栅氧化层完整性的测试结构，其特征在于，在一个测试模块中包含六个所述测试结构。