CN105448642B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN105448642B
CN105448642B CN201410437369.9A CN201410437369A CN105448642B CN 105448642 B CN105448642 B CN 105448642B CN 201410437369 A CN201410437369 A CN 201410437369A CN 105448642 B CN105448642 B CN 105448642B
Authority
CN
China
Prior art keywords
substrate
layer
semiconductor structure
cavity
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410437369.9A
Other languages
English (en)
Other versions
CN105448642A (zh
Inventor
张先明
丁敬秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410437369.9A priority Critical patent/CN105448642B/zh
Priority to US14/800,777 priority patent/US9598279B2/en
Publication of CN105448642A publication Critical patent/CN105448642A/zh
Application granted granted Critical
Publication of CN105448642B publication Critical patent/CN105448642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Computer Hardware Design (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底，所述衬底具有器件区；在所述衬底的器件区表面形成牺牲层；在所述牺牲层表面形成器件层，所述器件层内具有若干暴露出所述牺牲层的开口；在形成所述器件层和开口之后，去除所述牺牲层；在去除所述牺牲层之后，对所述衬底的器件区表面进行刻蚀，在所述衬底内形成空腔。所形成的半导体结构形貌改善、性能提高，形成所述半导体结构的时间减少、工艺简化。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
微机电***(Micro-Electro Mechanical System，简称MEMS)是一种获取信息、处理信息和执行操作的集成器件。微机电***中的传感器能够接收压力、位置、速度、加速度、磁场、温度或湿度等外部信息，并将所获得的外部信息转换成电信号，以便于在微机电***中进行处理。常见的微机电***包括温度传感器、压力传感器和湿度传感器等。
为了能够获取外部环境中的信息，在微机电***中，通常需要形成于外部环境连通的腔体，使外部的气体或液体能够进入所述腔体中，并进一步获得进入腔体中的气体或液体的压力、温度、湿度等信息。
请参考图1，图1是一种应用于湿度计的具有空腔的半导体结构的剖面结构示意图，包括：单晶硅衬底100；位于所述单晶硅衬底100表面的氧化硅层101，所述氧化硅层101内具有两个贯穿所述氧化硅层101的开口102；位于所述开口102底部以及相邻开口102之间的氧化硅层101底部的单晶硅衬底100内的空腔103。
其中，所述氧化硅层101为湿敏材料，随着进入腔体的空气中的湿度变化，所述氧化硅层101的介电常数会相应变化，通过获取所述氧化硅层101的介电常数，能够得到空气中的湿度。
然而，现有技术所形成的空腔形貌不良，导致微机电***获取的外部信息不准确。
发明内容
本发明解决的问题是怎样使所形成的半导体结构形貌改善、性能提高，并使形成所述半导体结构的时间减少、工艺简化。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底具有器件区；在所述衬底的器件区表面形成牺牲层；在所述牺牲层表面形成器件层，所述器件层内具有若干暴露出所述牺牲层的开口；在形成所述器件层和开口之后，去除所述牺牲层；在去除所述牺牲层之后，对所述衬底的器件区表面进行刻蚀，在所述衬底内形成空腔。
可选的，去除所述牺牲层的工艺为各向同性的刻蚀工艺。
可选的，所述牺牲层的材料与所述器件层材料、以及衬底表面的材料不同。
可选的，所述牺牲层的材料为无定形硅；去除所述牺牲层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。
可选的，形成所述空腔的工艺为各向异性的湿法刻蚀工艺。
可选的，所述衬底为半导体基底，所述半导体基底表面的晶向为<100>晶向。
可选的，所述半导体基底为单晶硅基底，所述各向异性的湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。
可选的，所述衬底包括基底、以及位于所述基底表面的半导体层，所述半导体层表面的晶向为<100>晶向。
可选的，所述半导体层的材料为硅、锗、碳化硅或硅锗；所述半导体层的形成工艺为选择性外延沉积工艺。
可选的，所述半导体层的材料为单晶硅；所述各向异性的湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。
可选的，所形成的空腔侧壁相对于衬底200表面倾斜，且所述空腔底部大于空腔顶部。
可选的，所述空腔的侧壁相对于衬底200表面的倾斜角度为45°～55°。
可选的，所述四甲基氢氧化铵溶液的质量百分比浓度为15％～25％，所述四甲基氢氧化铵溶液的温度为75℃～85℃。
可选的，所述空腔的深度为6μm。
可选的，所述牺牲层的厚度为50nm～100nm。
可选的，所述器件层的材料为氧化硅。
可选的，所述器件层的形成工艺包括：在衬底和牺牲层表面形成器件膜；在所述器件膜表面形成掩膜层，所述掩膜层暴露出部分器件膜表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述器件膜，直至暴露出牺牲层表面为止，形成所述器件层和开口。
可选的，所述器件膜的形成工艺为等离子体增强化学气相沉积工艺。
可选的，所述开口的数量大于或等于2个。
可选的，在形成所述牺牲层工艺、形成所述器件层工艺、形成所述开口工艺、去除所述牺牲层的工艺和形成所述空腔的工艺中，工艺温度小于450℃。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的方法中，衬底具有需要形成空腔的器件区，在衬底表面形成器件层之前，在衬底的器件区表面形成牺牲层；之后在所述牺牲层和衬底表面形成器件层，所述器件层内具有暴露出所述牺牲层的开口，在刻蚀所述开口底部的衬底以形成空腔之前，先去除所述牺牲层，从而能够完全暴露出器件层底部的衬底器件区表面，使得后续在衬底内形成空腔的工艺能够对衬底的器件区表面进行刻蚀，由于进行刻蚀的面积较大，使得刻蚀形成空腔的时间缩短。而且，由于能够器件层底部的衬底器件区表面进行刻蚀以形成空腔，因此所形成的空腔深度无需过大，使刻蚀时间缩短，而且所述空腔侧壁顶部相对于器件层开口侧壁产生的底切距离缩短。因此，所形成的半导体结构的形貌改善，使性能得到改善，而且工艺时间缩短。
进一步，去除所述牺牲层的工艺为各向同性的刻蚀工艺，所述各向同性的刻蚀工艺能够深入相邻开口之间的器件层底部对所述牺牲层进行刻蚀，并且能够在刻蚀去除牺牲层之后，使暴露出的衬底器件区表面平坦，进而保证了后续形成的空腔形貌良好。
进一步，所述牺牲层的材料为无定形硅；去除所述牺牲层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。由于所述无定形硅内部的晶向杂乱，因此所述湿法刻蚀工艺刻蚀所述牺牲层时各向同性，所述刻蚀液能够深入相邻开口之间的器件层底部对所述牺牲层进行刻蚀，能够在去除牺牲层之后，使得暴露出的衬底器件区表面平坦。而且，当所述衬底表面为单晶硅材料时，且衬底表面的晶向为<100>时，在去除所述牺牲层之后，能够继续采用四甲基氢氧化铵溶液为刻蚀液刻蚀形成空腔，由于去除牺牲层和形成空腔的刻蚀液相同，因此能够使工艺简化，节省工艺时间和成本。
进一步，形成所述空腔的工艺为各向异性的湿法刻蚀工艺，所述各向异性的湿法刻蚀工艺对于不同晶向的刻蚀速率不同，因此能够使所形成的空腔侧壁和底部表面具有固定晶向，使得所形成的空腔侧壁和底部表面光滑，有利于使所形成的半导体结构的性能改善。
附图说明
图1是一种应用于湿度计的具有空腔的半导体结构的剖面结构示意图；
图2和图3是本发明实施例提供的一种所述半导体结构的形成过程的剖面结构示意图；
图4是本发明的实施例提供的另一种形成方法所形成的半导体结构的剖面结构示意图；
图5至图9是本发明实施例的另一种半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术所形成的空腔形貌不良，导致微机电***获取的外部信息不准确。
为了形成如图1所示的半导体结构，本发明的实施例提供一种所述半导体结构的形成方法，如图2和图3所示。
请参考图2，提供单晶硅衬底100；在所述单晶硅衬底100表面形成氧化硅层101，所述氧化硅层101内具有两个暴露出单晶硅衬底100表面的开口102。
请参考图3，采用各向同性的干法刻蚀工艺刻蚀去除所述开口102底部、以及相邻开口102之间的氧化硅层101底部的部分单晶硅衬底100，在所述两个开口102底部形成连通的空腔103a。
然而，所述各向同性的干法刻蚀工艺的气体包括XeF2，且所述刻蚀气体的自由程较大，能够在各个方向上均具有较大的刻蚀速率，使所形成的空腔103a内壁为凹陷的弧面，则所形成的空腔103a内壁的晶向杂乱，使所述空腔103a内壁表面较为粗糙，尤其是所述空腔103a底部表面较为粗糙，如区域A所示，所述空腔103a粗糙的内壁表面会影响所形成的微机电***获取外部信息的准确性。
而且，通过对两开口102底部的单晶硅衬底100进行刻蚀，能够形成两刻蚀开口，而所述空腔103a由所述两刻蚀开口连通形成，而形成所述刻蚀开口的工艺为各向同性的干法刻蚀工艺，所述各向同性的干法刻蚀工艺形成的刻蚀开口侧壁表面凹陷，当所述刻蚀开口连通时，位于两开口102之间的氧化硅层101底部依旧具有未被刻蚀的部分单晶硅衬底100的材料，如区域B所示，所述剩余的单晶硅衬底100材料会影响所形成的微机电***获取外部信息的准确性。
此外，通过所述各向同性的干法刻蚀工艺对所述开口102的底部形成刻蚀，所形成的刻蚀开口侧壁表面凹陷，使所形成的空腔103侧壁表面凹陷，在所述空腔103a侧壁顶部形成较深的底切(under cut)，如区域C所示，所述空腔103侧壁顶部的底切使所述空腔103a周围单晶硅衬底100表面的部分氧化硅层101悬空于空腔103a上方，所述部分悬空的氧化硅层101容易发生断裂或坍塌，影响所形成的微机电***的性能。
为了抑制上述问题，本发明的实施例提出另一形成空腔的方法，在图2的基础上，请参考图4，采用各向异性的湿法刻蚀工艺刻蚀去除所述开口102底部、以及相邻开口102之间的氧化硅层101底部的部分单晶硅衬底100，在所述两个开口102底部形成连通的空腔103b。
所述各向异性的湿法刻蚀工艺对于不同晶向的刻蚀速率不同，对于<100>晶向和<110>晶向具有较高的刻蚀速率，对于<111>晶向具有较低的刻蚀速率，因此，能够使所形成的空腔103b侧壁和底部表面具有固定晶向，则所述空腔103b内壁表面光滑，而且能够完全去除两开口103b之间的氧化硅层101底部的单晶硅衬底100。
然而，由于所述开口102底部仅暴露出单晶硅衬底100表面，以所述单晶硅衬底100表面晶向为<100>为例，在所述开口102底部刻蚀形成的刻蚀开口102侧壁表面晶向为<111>，底部表面晶向为<100>，而所述各向异性的湿法刻蚀工艺对<111>晶向的刻蚀速率极低，为了在两开口102底部形成连通的空腔103b，使两刻蚀开口103连通成为空腔103b的时间较长。例如，当所述两开口102之间的距离为5μm时，形成所述空腔103b的时间约为120分钟。
为了解决上述问题，本发明提出一种半导体结构的形成方法。其中，衬底具有需要形成空腔的器件区，在衬底表面形成器件层之前，在衬底的器件区表面形成牺牲层；之后在所述牺牲层和衬底表面形成器件层，所述器件层内具有暴露出所述牺牲层的开口，在刻蚀所述开口底部的衬底以形成空腔之前，先去除所述牺牲层，从而能够完全暴露出器件层底部的衬底器件区表面，使得后续在衬底内形成空腔的工艺能够对衬底的器件区表面进行刻蚀，由于进行刻蚀的面积较大，使得刻蚀形成空腔的时间缩短。而且，由于能够器件层底部的衬底器件区表面进行刻蚀以形成空腔，因此所形成的空腔深度无需过大，使刻蚀时间缩短，而且所述空腔侧壁顶部相对于器件层开口侧壁产生的底切距离缩短。因此，所形成的半导体结构的形貌改善，使性能得到改善，而且工艺时间缩短。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图9是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图5，提供衬底200，所述衬底200具有器件区201；在所述衬底200的器件区201表面形成牺牲层202。
在本实施例中，所述衬底200能够为半导体基底，后续形成的空腔位于所述半导体基底内；所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底。
在本实施例中，所述衬底200为单晶硅基底，且所述单晶硅基底表面的晶向为<100>晶向，后续采用各向异性的湿法刻蚀工艺在所述衬底200内形成空腔，由于所述各向异性的湿法刻蚀工艺对于不同晶向具有选择性，因此能够使所形成的空腔侧壁和底部表面分别具有固定晶向，使所形成的空腔侧壁和底部表面光滑。
在另一实施例中，所述衬底200包括基底、以及位于所述基底表面的半导体层。所述基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓或砷化镓等。所述半导体层的材料为硅、锗、碳化硅或硅锗，所述半导体层通过选择性外延沉积工艺形成于基底表面，且所述半导体层表面的晶向为<100>晶向，后续形成的空腔位于所述半导体层内。在另一实施例中，所述半导体层的材料为单晶硅。
所述牺牲层202覆盖于衬底200的器件区201表面，后续在形成器件层位于所述牺牲层202表面，在去除所述牺牲层202之后，即能够暴露出位于器件层底部的衬底200器件区201表面，使得后续形成空腔的刻蚀工艺能够对所有的器件区201衬底200表面进行刻蚀，使形成所述空腔的时间减少，缩小了位于器件层底部的空腔侧壁的底切深度，且不会在器件层底部产生衬底200材料的残留。
所述牺牲层202的材料与所述器件层材料、以及衬底200表面的材料不同，使所述牺牲层202相对于衬底200以及后续形成的器件层具有刻蚀选择性，在后续去除所述牺牲层之后，对器件层底部表面的损伤较小，而且能够暴露出衬底200的器件区201表面。在本实施例中，所述牺牲层202的材料为无定形硅，而所述衬底200为单晶硅衬底，则后续能够以相同的湿法刻蚀工艺去除所述牺牲层202、并在衬底200内形成空腔，使得半导体结构的形成工艺得到简化。在其它实施例中，所述牺牲层202的材料还能够为无定形碳、氮化硅、氮氧化硅、碳化硅或硅锗，所述牺牲层202的材料为非晶态材料。
所述牺牲层202的厚度为50nm～100nm，所述牺牲层202的厚度较薄，则后续易于去除所述牺牲层202，而去除所述牺牲层202即能够暴露出衬底200的器件区201表面。
所述牺牲层202的形成工艺包括：在所述衬底200表面沉积牺牲膜；在所述牺牲膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述牺牲膜，直至暴露出衬底200表面为止，形成牺牲层202。所述牺牲膜的形成工艺为化学气相沉积工艺或原子层沉积工艺。
请参考图6，在衬底200和牺牲层202表面形成器件膜203；在所述器件膜203表面形成掩膜层204，所述掩膜层204暴露出部分器件膜203表面。
所述器件膜203用于形成器件层，部分所述器件层悬空于后续形成的空腔上方。在本实施例中，所形成的半导体结构用于构成湿度传感器，所述器件层的材料为湿敏材料，后续通过检测所述悬空于空腔上方部分器件层以获得外部环境的湿度。
在本实施例中，所述器件膜203的材料为氧化硅，所述器件膜203的形成工艺为等离子体增强化学气相沉积工艺，采用所述等离子体增强化学气相沉积工艺形成的氧化硅材料密度较高、硬度较大，因此，即使后续需要使部分器件层悬空与所述空腔上方，所形成的器件层也不易发生断裂或弯曲；而且，采用所述等离子体增强化学气相沉积工艺形成的氧化硅材料密度均匀致密，有利于保证所述器件层的电学性能稳定，则所形成的传感器获取的信息准确。所述器件膜203能够通过一次或多次沉积工艺形成，在本实施例中，所述器件膜203通过两次等离子体增强化学气相沉积工艺形成。
所述等离子体增强化学气相沉积工艺：压强为1托～10托，温度为360摄氏度～420摄氏度，射频功率为400瓦～2000瓦，气体包括氧气和正硅酸乙酯，其中，氧气的流量为500标准毫升/分钟～4000标准毫升/分钟，正硅酸乙酯的流量为500标准毫升/分钟～5000标准毫升/分钟，此外，气体还包括氦气，氦气的流量为1000标准毫升/分钟～5000标准毫升/分钟。
所述掩膜层204用于作为在器件膜203内形成开口的掩膜，所述掩膜层204暴露出后续形成开口的对应位置。所述掩膜层204的材料与所述器件层不同，所述器件层的材料为氮化硅、氮氧化硅或无定形碳，本实施例中为氮化硅；所述掩膜层204的形成工艺包括：在所述器件膜203表面沉积掩膜薄膜；在所述掩膜薄膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述掩膜薄膜，直至暴露出器件膜203表面为止，形成掩膜层204。所述掩膜薄膜的形成工艺为物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺。
请参考图7，以所述掩膜层204为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述器件膜203(参考图6)，直至暴露出牺牲层202表面为止，在所述牺牲层202表面形成器件层203a，所述器件层203a内具有若干暴露出所述牺牲层202的开口205。
所述开口205暴露出所述牺牲层202，后续通过对所述开口205底部的牺牲层202和衬底200进行刻蚀，能够去除所述牺牲层202，并在衬底200的器件区201内形成空腔；相邻开口205之间的部分器件层203a会悬空于后续形成的空腔上方，所述部分器件层203a能够用于获取外部环境的信息；在本实施例中，所形成的半导体结构用于构成湿度传感器，所述器件层203a的材料为氧化硅，因此所述部分器件层203a用于获取外部环境中的湿度信息。
所述开口205的数量大于或等于2个，在本实施例中，所述开口205的数量为2个，所述开口205的形成工艺为各向异性的干法刻蚀工艺，且由于所述牺牲层202与器件膜203之间具有刻蚀选择性，所述各向异性的干法刻蚀工艺停止于所述牺牲层202表面。
所述各向异性的干法刻蚀工艺包括：刻蚀气体包括C2F6、CHF3、CH3F、CF4中的一种或多种，功率大于500W，偏置电压大于100V。
请参考图8，在形成所述器件层203a和开口205之后，去除所述牺牲层202(如图7所示)。
在本实施例中，在去除所述牺牲层202之前，去除所述掩膜层204(如图7所示)，去除所述掩膜层的工艺为干法刻蚀工艺或湿法刻蚀工艺。在一实施例中，所述掩膜层204的材料与所述牺牲层202的材料相同，能够在去除所述牺牲层202的同时，去除所述掩膜层204。在另一实施例中，还能够在去除所述牺牲层202之后去除所述掩膜层204，或者，在后续形成空腔之后，去除所述掩膜层204。
去除所述牺牲层202的工艺为各向同性的刻蚀工艺，所述各向同性的刻蚀工艺在垂直于衬底200表面以及平行于衬底200表面的方向上均具有较大的刻蚀速率，因此能够深入相邻开口205之间的器件层203a底部对牺牲层203进行刻蚀。在去除所述牺牲层203之后，能够完全暴露出衬底200的器件区201表面，能够使后续在衬底200内形成空腔的刻蚀工艺对衬底200的器件区201表面进行刻蚀，使得空腔的形成时间缩短，而且使器件层203a底部的空腔侧壁产生的底切深度缩小。
在本实施例中，所述牺牲层202的材料为无定形硅，去除所述牺牲层202的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。其中，所述四甲基氢氧化铵溶液的质量百分比浓度为15％～25％，所述四甲基氢氧化铵溶液的温度为75℃～85℃。
由于所述牺牲层202的材料为无定形硅，所述无定形硅材料内无固定晶向，以所述四甲基氢氧化铵为刻蚀液，对所述牺牲层202进行刻蚀使，所述湿法刻蚀工艺为各向同性的刻蚀工艺，能够完全去除器件层203a底部的牺牲层202，并且，能够使暴露出的衬底200表面平坦。而且，由于所述衬底200为单晶硅衬底，而以所述四甲基氢氧化铵为刻蚀液，对衬底200进行刻蚀时，所述刻蚀工艺为各向异性的刻蚀工艺，能够使所形成的空腔侧壁和底部表面具有固定晶向，使所形成的空腔侧壁和底部表面光滑。而所述去除牺牲层202的刻蚀工艺和后续在衬底200内形成空腔所采用的刻蚀液相同，即所采用的湿法刻蚀工艺相同，能够使形成半导体结构的工艺简化。
请参考图9，在去除所述牺牲层202(如图7所示)之后，对所述衬底200的器件区201表面进行刻蚀，在所述衬底200内形成空腔206。
在本实施例中，形成所述空腔206的工艺为各向异性的湿法刻蚀工艺，所述各向异性的湿法刻蚀工艺对于可不同晶向的刻蚀速率不同，从而能够使所形成的空腔206的侧壁和底部表面均具有固定晶向，使所述空腔206的侧壁和底部表面光滑，从而保证了所形成的半导体结构作为传感器时，获取的外部环境信息更为准确。
而且，由于在形成所述空腔206之前，去除了器件层203a底部的牺牲层202，完全暴露出了衬底200的器件区201表面，使得所述各向异性的湿法刻蚀工艺的刻蚀液能够进入器件层203a底部，并且与所述衬底200的器件区201表面相接触，由于刻蚀液与衬底200表面的接触面积大，因此能够使形成空腔206的时间缩短，且形成于相邻开口205底部的空腔206连通，使相邻开口205之间的器件层203a悬空于空腔206上方。
在本实施例中，所述衬底200为半导体基底，所述半导体基底为单晶硅基底，所述单晶硅基底的表面晶向为<100>，所述各向异性的湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。
所述各向异性的湿法刻蚀工艺对于<100>晶向的刻蚀速率较快，对于<111>晶向的刻蚀速率较慢，因此能够使所形成的空腔206底部的晶向为<100>，而空腔206侧壁的晶向为<111>，由于所述空腔206的侧壁和底部表面的晶向固定，因此空腔206的侧壁和底部表面光滑。
而且，由于所述各向异性的湿法刻蚀工艺对于<111>晶向的刻蚀速率较慢，自所述衬底200的器件区201表面向下刻蚀时，所述刻蚀工艺对空腔206侧壁的刻蚀速率较慢，使得所形成的空腔206侧壁顶部相对于所述开口205侧壁凹陷的距离较小，即使得所述空腔206侧壁顶部的底切深度得到减小，使所形成的空腔206宽度容易控制，则所形成的半导体结构的性能稳定，获取的外部环境的信息精确。
在另一实施例中，所述衬底200包括基底以及位于基底表面的半导体层，所述半导体层的材料为单晶硅，且所述半导体层表面的晶向为<100>；所述各向异性的湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。
本实施例中，所述四甲基氢氧化铵溶液的质量百分比浓度为15％～25％，所述四甲基氢氧化铵溶液的温度为75℃～85℃。所形成的空腔206侧壁晶向为<111>，所述空腔206的侧壁相对于衬底200表面倾斜，且所述空腔206底部大于空腔206顶部。所述空腔206的侧壁相对于衬底200表面的倾斜角度为45°～55°；所形成的空腔206的深度为6μm。
需要说明的是，本实施例中，在形成所述牺牲层202(如图7所示)工艺、形成所述器件层203a工艺、形成所述开口205工艺、去除所述牺牲层202的工艺和形成所述空腔206的工艺中，工艺温度小于450℃，由于各工艺步骤的温度较低，因此经过各工艺步骤之后，所述氧化硅为材料的器件层203a的电学性能难以发生变化，能够使所形成的半导体结构构成的湿度传感器获取的湿度信息精确。
综上，本发明实施例半导体结构的形成方法，衬底具有需要形成空腔的器件区，在衬底表面形成器件层之前，在衬底的器件区表面形成牺牲层；之后在所述牺牲层和衬底表面形成器件层，所述器件层内具有暴露出所述牺牲层的开口，在刻蚀所述开口底部的衬底以形成空腔之前，先去除所述牺牲层，从而能够完全暴露出器件层底部的衬底器件区表面，使得后续在衬底内形成空腔的工艺能够对衬底的器件区表面进行刻蚀，由于进行刻蚀的面积较大，使得刻蚀形成空腔的时间缩短。而且，由于能够器件层底部的衬底器件区表面进行刻蚀以形成空腔，因此所形成的空腔深度无需过大，使刻蚀时间缩短，而且所述空腔侧壁顶部相对于器件层开口侧壁产生的底切距离缩短。因此，所形成的半导体结构的形貌改善，使性能得到改善，而且工艺时间缩短。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底具有器件区；
在所述衬底的器件区表面形成牺牲层，所述牺牲层的材料与所述衬底表面的材料不同，所述牺牲层的材料为无定形硅；
在所述牺牲层表面形成器件层，所述器件层内具有若干暴露出所述牺牲层的开口，所述器件层材料与所述牺牲层的材料不同；
在形成所述器件层和开口之后，去除所述牺牲层，去除所述牺牲层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液；
在去除所述牺牲层之后，对所述衬底的器件区表面进行刻蚀，在所述衬底内形成空腔。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述牺牲层的工艺为各向同性的刻蚀工艺。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述空腔的工艺为各向异性的湿法刻蚀工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述衬底为半导体基底，所述半导体基底表面的晶向为<100>晶向。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述半导体基底为单晶硅基底，所述各向异性的湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述衬底包括基底、以及位于所述基底表面的半导体层，所述半导体层表面的晶向为<100>晶向。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述半导体层的材料为硅、锗、碳化硅或硅锗；所述半导体层的形成工艺为选择性外延沉积工艺。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述半导体层的材料为单晶硅；所述各向异性的湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。
9.如权利要求4或6所述的半导体结构的形成方法，其特征在于，所形成的空腔侧壁相对于衬底200表面倾斜，且所述空腔底部大于空腔顶部。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述空腔的侧壁相对于衬底200表面的倾斜角度为45°～55°。
11.如权利要求1、5或8所述的半导体结构的形成方法，其特征在于，所述四甲基氢氧化铵溶液的质量百分比浓度为15％～25％，所述四甲基氢氧化铵溶液的温度为75℃～85℃。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述空腔的深度为6μm。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述牺牲层的厚度为50nm～100nm。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述器件层的材料为氧化硅。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述器件层的形成工艺包括：在衬底和牺牲层表面形成器件膜；在所述器件膜表面形成掩膜层，所述掩膜层暴露出部分器件膜表面；以所述掩膜层为掩膜，采用各向异性的干法刻蚀工艺刻蚀所述器件膜，直至暴露出牺牲层表面为止，形成所述器件层和开口。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述器件膜的形成工艺为等离子体增强化学气相沉积工艺。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述开口的数量大于或等于2个。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述牺牲层工艺、形成所述器件层工艺、形成所述开口工艺、去除所述牺牲层的工艺和形成所述空腔的工艺中，工艺温度小于450℃。
CN201410437369.9A 2014-08-29 2014-08-29 半导体结构的形成方法 Active CN105448642B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410437369.9A CN105448642B (zh) 2014-08-29 2014-08-29 半导体结构的形成方法
US14/800,777 US9598279B2 (en) 2014-08-29 2015-07-16 Semiconductor structures and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410437369.9A CN105448642B (zh) 2014-08-29 2014-08-29 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN105448642A CN105448642A (zh) 2016-03-30
CN105448642B true CN105448642B (zh) 2018-12-21

Family

ID=55401683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410437369.9A Active CN105448642B (zh) 2014-08-29 2014-08-29 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US9598279B2 (zh)
CN (1) CN105448642B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513945A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
KR20160129192A (ko) * 2015-04-29 2016-11-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
US10170428B2 (en) * 2016-06-29 2019-01-01 Intel Corporation Cavity generation for embedded interconnect bridges utilizing temporary structures
CN107968045B (zh) * 2016-10-20 2020-11-10 联华电子股份有限公司 蚀刻方法
CN109573940B (zh) * 2017-09-29 2023-03-21 上海新微技术研发中心有限公司 半导体器件及其形成方法
CN109573937B (zh) * 2017-09-29 2023-11-03 上海新微技术研发中心有限公司 半导体器件及其形成方法
CN109795977A (zh) * 2017-11-16 2019-05-24 上海新微技术研发中心有限公司 一种在薄膜中形成斜面的方法
CN111952183A (zh) * 2020-08-21 2020-11-17 中国科学院上海微***与信息技术研究所 具有环栅结构的场效应晶体管的制备方法
CN112285828A (zh) * 2020-09-30 2021-01-29 中国科学院微电子研究所 一种端面耦合器及其封装方法、应用
CN115113348B (zh) * 2022-06-30 2024-01-23 华进半导体封装先导技术研发中心有限公司 一种硅光器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919364A (en) * 1996-06-24 1999-07-06 Regents Of The University Of California Microfabricated filter and shell constructed with a permeable membrane
CN1150596C (zh) * 1999-03-12 2004-05-19 加利福尼亚技术学院 形成聚对二甲苯mems的方法和器件
CN1769992A (zh) * 2004-09-27 2006-05-10 Idc公司 通过选择性移除材料制造干涉式调制器的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101388364B (zh) * 2007-09-13 2010-11-10 苏州敏芯微电子技术有限公司 采用低温工艺形成电学隔离区方法及单片集成方法
US7951636B2 (en) * 2008-09-22 2011-05-31 Solid State System Co. Ltd. Method for fabricating micro-electro-mechanical system (MEMS) device
US7972888B1 (en) * 2010-03-11 2011-07-05 Memsensing Microsystems Technology Co., Ltd. Methods for manufacturing MEMS sensor and thin film and cantilever beam thereof with epitaxial growth process
CN102275857B (zh) * 2010-06-11 2014-04-16 上海丽恒光微电子科技有限公司 微机电装置及其制造方法
US8729646B2 (en) * 2012-08-09 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming the same
US8802473B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS integrated pressure sensor devices having isotropic cavities and methods of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919364A (en) * 1996-06-24 1999-07-06 Regents Of The University Of California Microfabricated filter and shell constructed with a permeable membrane
CN1150596C (zh) * 1999-03-12 2004-05-19 加利福尼亚技术学院 形成聚对二甲苯mems的方法和器件
CN1769992A (zh) * 2004-09-27 2006-05-10 Idc公司 通过选择性移除材料制造干涉式调制器的方法

Also Published As

Publication number Publication date
CN105448642A (zh) 2016-03-30
US9598279B2 (en) 2017-03-21
US20160060097A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
CN105448642B (zh) 半导体结构的形成方法
US6428713B1 (en) MEMS sensor structure and microfabrication process therefor
CN104280161A (zh) 压力传感器及其形成方法
CN104280160A (zh) 压力传感器及其形成方法
CN103738914B (zh) Mems器件的制造方法
CN103730570A (zh) 磁传感器的形成方法
CN103794490A (zh) 自对准双图形的形成方法
WO2018136497A1 (en) Low-noise biomolecular sensors
CN102701140A (zh) 一种悬空硅热敏电阻加工方法
KR20000050852A (ko) 마이크로 관성 센서의 제작 방법
CN104966670A (zh) 一种单晶硅刻蚀方法及刻蚀液
CN104993804B (zh) 一种mems谐振结构的加工方法
CN103439032A (zh) 硅微谐振器的加工方法
TWI718178B (zh) 用以製作奈米結構的方法
CN104701145A (zh) 半导体结构的形成方法
CN104003350B (zh) 一种体硅谐振式压力传感器的圆片级真空封装方法
KR102475233B1 (ko) Iv족 기판 상의 iii족-n mems 구조체들
CN106829851A (zh) 一种改善mems器件牺牲层刻蚀粘结的方法
KR101539198B1 (ko) 딥 드라이 에칭을 이용한 마이크로머시닝 방법 및 이를 이용하여 제조된 ｍｅｍｓ 장치
Seidler Optimized process for fabrication of free-standing silicon nanophotonic devices
CN103021850B (zh) 一种半导体结构及其制造方法
US8685777B2 (en) Method for fabricating a fixed structure defining a volume receiving a movable element in particular of a MEMS
CN105439081B (zh) Mems器件的形成方法
JPH06302834A (ja) 薄膜構造の製造方法
CN105692544B (zh) Mems器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant