CN101388364B - 采用低温工艺形成电学隔离区方法及单片集成方法 - Google Patents

Abstract

一种采用低温工艺形成电学隔离区方法及单片集成方法芯片，其首先采用湿法腐蚀、等离子干法刻蚀或深槽反应离子刻蚀法将一绝缘硅基片具有的器件层相应部分腐蚀以形成相应隔离槽，并由隔离槽将基片分隔为多个电学隔离区，接着再在器件层上采用低于400℃的低温工艺生成一绝缘介质层，并使处于隔离槽位置处的绝缘介质层表面平坦，然后再在需要电学连接的各电学隔离区的绝缘介质层相应位置采用湿法腐蚀或干法刻蚀法形成相应连接孔，最后在绝缘介质层上淀积一金属层，并进行必要刻蚀后形成将各连接孔进行相应金属互连的金属连接线，进而实现相应各电学隔离区的必要电学连接，由此可实现将MEMS与集成电路器件的集成。

Description

采用低温工艺形成电学隔离区方法及单片集成方法

技术领域

本发明涉及一种在绝缘硅基片(SOI)上采用低温工艺形成电学隔离区的方法、在绝缘硅基片上采用低温工艺形成电学隔离区而将微机电器件与集成电路器件单片集成的方法、以及在绝缘硅基片上采用低温工艺形成电学隔离区而形成的微机电器件与集成电路器件单片集成芯片。

背景技术

微机电***(MEMS)是近年来高速发展的一项高新技术，它采用先进的半导体制备工艺，来实现MEMS器件的批量制备。与传统制作技术相比，MEMS技术制作的器件在体积、功耗、重量以及价格等方面有十分明显的优势。

目前，MEMS器件和集成电路(IC)通常由不同的厂商依其各自的制备流程在不同的基片上独立完成器件制作，然后再混合封装完成集成化以得到相应的完整***。该种方法好处是制备工艺难度小，MEMS器件设计和制备可以单独优化，因此该种方法在很多领域得到了广泛应用，例如压阻型传感器等。然而对于某些易受干扰的应用，例如高阻抗输出的压电和电容等类型的传感器，将MEMS器件和集成电路单片集成更有优势，可有效降低干扰噪声影响及显著提高器件整体性能。

实现MEMS器件和集成电路单片集成的制造方法有三种：第一，先完成MEMS器件的制作，然后再在同一基片上完成集成电路的制作；第二，MEMS器件和集成电路在制作过程中单步工艺相互交叉进行；第三种方法即“后半导体工艺”(post-IC)，先做完标准的集成电路，然后再在同一基片上完成MEMS器件的制作。第三种集成办法有诸多好处，既可以充分利用现有成熟的标准集成电路制备流程，不会因制作MEMS器件污染集成电路加工设备，也有利于提高成品率及减少对设备的投资。但是第三种集成办法也有缺点，由于集成电路制备完成后，做为金属电极的铝不能承受400℃以上的高温，这样在随后MEMS器件的制备过程不能采用高温工艺，这样就增加了集成电路和MEMS单片集成的工艺难度。

采用绝缘硅(Silicon on Insulator，SOI)基片作为集成电路以及MEMS器件的基片可避免制作MEMS器件时需要的高温工艺，通常，SOI基片由非常厚的体硅衬底层、相当薄的绝缘氧化硅中间层(即氧化硅埋层)、及薄薄的单晶硅顶层(即器件层)构成。目前美国模拟器件公司(ADI)即利用该公司SOI-MEMS技术制造集成加速度计传感器，其通过电学隔离同一SOI基片上MEMS器件区域与集成电路区域，同时实现MEMS器件与集成电路器件的必要电学连接，然而该技术采用的隔离工艺为高温氧化硅和多晶硅构成的复合膜，无法做到完全的post-IC工艺。此外，北京大学微电子研究所在单晶硅衬底上开发集成陀螺传感器时也是利用高温氧化硅与多晶硅形成的复合膜来隔离MEMS器件和集成电路。

由于都是采用高温工艺形成电学隔离，因此都难以做到完全的post-IC工艺，如何解决这一问题实已成为本领域技术人员亟待解决的技术课题。

发明内容

本发明的目的在于提供一种在绝缘硅基片上采用低温工艺形成电学隔离区的方法。

本发明的另一目的在于提供一种在绝缘硅基片上采用低温工艺形成电学隔离区而将微机电器件与集成电路器件单片集成的方法。

为了达到上述目的，本发明提供的在绝缘硅基片上采用低温工艺形成电学隔离区的方法，其包括步骤：1)根据设计要求采用湿法腐蚀方法将一绝缘硅基片具有的器件层的相应部分腐蚀，并使腐蚀进行至所述绝缘硅基片具有的氧化硅埋层停止以形成相应隔离槽，同时所述绝缘硅基片被所述隔离槽分隔为多个电学隔离区；2)在形成有所述隔离槽的器件层上采用低于400℃的低温工艺生成一绝缘介质层，并使处于所述隔离槽位置处的绝缘介质层表面平坦，使所生成的绝缘介质层仅覆盖所述隔离槽的底部；3)根据设计需要在需要电学连接的各电学隔离区的绝缘介质层相应位置采用湿法腐蚀或干法刻蚀法形成相应连接孔；4)在具有连接孔的绝缘介质层上淀积一金属层，并使所述金属层填充并覆盖各连接孔，再对所述金属层采用湿法刻蚀或干法刻蚀以形成将各连接孔进行金属互连的金属连接线，进而实现相应各电学隔离区的必要电学连接。

较佳地，当采用湿法腐蚀所形成的隔离槽深度小于5微米时，在所述步骤4)中，采用常规厚光刻胶来进行大尺寸线条的光刻以形成金属连接线，当采用湿法腐蚀所形成的隔离槽深度大于5微米时，在所述步骤4)形成金属连接线过程中采用喷涂法来涂布光刻胶。

所述绝缘介质层材料可为氧化硅、氮化硅、聚酰亚胺(polyimide)、聚对二甲苯(parylene)、光刻胶及空气所形成的组合中的一种。

本发明还提供一种将微机电器件与集成电路器件单片集成的方法，其包括步骤：1)提供一绝缘硅基片，其具有的器件层表面具有用于制作集成电路的第一区域及用于制作微机电器件的第二区域；2)根据设计需要由标准半导体工艺在所述第一区域生成相应集成电路器件；3)采用前述在绝缘硅基片上采用低温工艺形成电学隔离区的方法将所述第一区域与第二区域电学隔离使两者成为电学隔离区，并生成将在所述第一区域的集成电路器件与在所述第二区域的MEMS器件进行必要电学连接的金属连接线，且在生成必要的金属连线的过程中根据设计需要制作出相应的微机电器件的图形；4)在所述绝缘硅基片具有的衬底表面对应第二区域处采用深槽反应离子刻蚀法或湿法腐蚀法去除相应的衬底部分以暴露出所述绝缘硅基片具有的氧化硅埋层相应部分；5)采用干法刻蚀或者湿法腐蚀去掉被暴露出的氧化硅埋层相应部分；6)根据制作出的微机电器件的图形采用深槽反应离子刻蚀法刻蚀穿相应器件层部分以形成相应悬浮的微机电器件。

其中，所形成的微机电器件为加速度计传感器、集成陀螺传感器、集成谐振器、集成微执行器、集成微继电器中的一种。

此外，本发明的又一将微机电器件与集成电路器件单片集成的方法，包括步骤：1)提供一绝缘硅基片，其具有的器件层表面具有用于制作集成电路的第一区域及用于制作微机电器件的第二区域；2)根据设计需要由标准半导体工艺在所述第一区域生成相应集成电路器件；3)采用前述在绝缘硅基片上采用低温工艺形成电学隔离区的方法将所述第一区域与第二区域电学隔离使两者成为电学隔离区，并生成将在所述第一区域的集成电路器件与在所述第二区域的MEMS器件进行必要电学连接的金属连接线，且在生成必要的金属连线的过程中根据设计需要制作出相应的微机电器件的图形；4)根据制作出的微机电器件的图形采用深槽反应离子刻蚀法刻蚀穿相应器件层部分；5)采用湿法腐蚀、气相氢氟酸腐蚀及湿法腐蚀与气相氢氟酸腐蚀相结合的方法中的一种去掉处于微机电器件下的氧化硅埋层以形成相应悬浮的微机电器件。

其中，所形成的微机电器件为加速度计传感器、集成陀螺传感器、集成谐振器、集成微执行器、集成微继电器中的一种。

综上所述，本发明提供了一种在SOI基片上通过低温工艺实现电学隔离的技术，并将该项技术应用于将MEMS器件和集成电路(IC)单片集成在一起的post-IC工艺中，该工艺无需对标准集成电路工艺进行任何改变，只需在已完成标准集成电路工艺的SOI基片上进行MEMS器件制备，如此可充分利用现有成熟的标准IC制备流程，大大提高器件成品率及降低对设备的投资，很好的解决制约MEMS产业化发展的“产品多样化”和“生产工艺多样化”的问题。

附图说明

为使本发明便于理解，将结合以下的示意图例对本发明进行阐述：

图1A-1E为本发明的在绝缘硅基片上采用低温工艺形成电学隔离区的方法的实施例一流程示意图；

图2A-2E为本发明的在绝缘硅基片上采用低温工艺形成电学隔离区的方法的实施例二流程示意图；

图3A-3D为本发明的将微机电器件与集成电路器件单片集成的方法的实施例一流程示意图；

图4A-4E为本发明的将微机电器件与集成电路器件单片集成的方法的实施例二流程示意图；

图5A-5B为本发明的微机电器件与集成电路器件单片集成芯片，其中，图5A为形成的MEMS器件的平面示意图，图5B为沿图5A中AA线的剖面示意图。

具体实施方式

以下将通过具体实施例对本发明的在绝缘硅基片上采用低温工艺形成电学隔离区的方法进行详细说明。

实施例一：

请参阅图1A-1E，所述在绝缘硅基片上采用低温工艺形成电学隔离区的方法可包括以下步骤：

首先，如图1A和图1B所示，根据设计要求采用深槽反应离子刻蚀法或等离子干法刻蚀法将一绝缘硅(SOI)基片21具有的器件层21c相应部分腐蚀，并使腐蚀进行至所述绝缘硅基片21具有的氧化硅埋层21b(处于所述绝缘硅基片21的器件层21c和衬底21a之间)止以形成相应隔离槽33，同时所述绝缘硅基片21被所述隔离槽33分隔为电学隔离区22和23，例如，通常是先在器件层21c上形成用于深槽反应离子刻蚀(DRIE)的掩膜层51，此层可直接为光刻胶，或为已通过光刻刻蚀形成图形的由低温(低于400℃)工艺淀积的氧化硅，例如但不限于用物理气相淀积(PVD)工艺(如溅射、蒸发)形成的、用化学气相淀积(等离子增强化学气相淀积PECVD和常压化学气相沉积APCVD)等形成的氧化硅，然后采用深槽反应离子刻蚀法刻蚀SOI基片21的单晶硅器件层21c，使其局部被刻透开出一隔离槽33，并刻蚀停止在氧化硅埋层21b上，以将所述SOI基片21分为电学隔离区22和23。

接着，如图1C所示，在去掉用于深槽刻蚀的掩膜层51后，在形成有所述隔离槽33的器件层21c上采用低于400℃的低温工艺生成一绝缘介质层31，并使处于所述隔离槽33位置处的绝缘介质层31填充并完全覆盖所述隔离槽33，且使其表面平坦，所述绝缘介质层31的材料可为用物理气相淀积(PVD)工艺(如溅射、蒸发)形成的氧化硅、氮化硅等材料，也可为用化学气相淀积(等离子增强化学气相淀积PECVD和常压化学气相沉积APCVD)等形成的氧化硅、氮化硅等材料，还可为用低压化学气相淀积形成(LPCVD)生成的聚对二甲苯材料，用旋涂法或者喷涂法形成的有机物材料(如聚酰亚胺等)。通常情况下由上述低温工艺淀积的所述绝缘介质层31的保形性比采用高温工艺生成的绝缘层(例如热氧化或者LPCVD的氧化硅)差，达不到对所述隔离槽33的完全填充，一般在中间会具有由空气形成的孔洞52，但是孔洞52并不影响隔离槽33的绝缘特性，且隔离槽33上的绝缘介质层31表面是能做到封闭的，并形成相对平坦的表面，有利于后续的加工。

接着，如图1D所示，根据设计需要在需要电学连接的电学隔离区22和23的绝缘介质层31相应位置采用湿法腐蚀或干法刻蚀法形成相应连接孔53，显然，连接孔53处于所述隔离槽33的两侧。

最后，如图1E所示，在具有连接孔53的绝缘介质层31上淀积一金属层，并使所述金属层填充并覆盖各连接孔53，再对所述金属层采用湿法刻蚀或干法刻蚀以形成将各连接孔53进行相应金属互连的金属连接线32，进而实现相应电学隔离区22和23的必要电学连接。

实施例二：

请参见图2A-2E，所述在绝缘硅基片上采用低温工艺形成电学隔离区的方法还可包括以下步骤：

首先，如图2A所示，根据设计要求采用湿法腐蚀将一绝缘硅基片21具有的器件层21c相应部分腐蚀，并使腐蚀进行至所述绝缘硅基片21具有的氧化硅埋层21b(处于所述绝缘硅基片21的器件层21c和衬底21a之间)止以形成相应隔离槽33，同时所述绝缘硅基片21被所述隔离槽分隔为电学隔离区22和23，例如，先在器件层21c上形成用于湿法腐蚀掩膜层61，此层可为光刻胶，或为已通过光刻刻蚀形成图形的由低温(低于400℃)工艺(低于400℃)淀积的氧化硅或氮化硅，然后可采用氢氧化钾(KOH)或者四甲基氢氧化铵(TMAH)湿法腐蚀法完全腐蚀透SOI基片21的单晶硅器件层21c，并停止在氧化硅埋层21b上，在SOI基片21顶层为(100)单晶硅的情况下，如果隔离槽33方向沿<110>方向，那么由于KOH或TMAH各项异性腐蚀的特性，此时隔离槽33为如图2B所示的倒梯形。

接着，如图2C所示，在形成有所述隔离槽33的器件层21c上采用低温工艺生成一绝缘介质层31，并使处于所述隔离槽33位置处的绝缘介质层表面平坦，且使所生成的绝缘介质层31仅覆盖所述隔离槽33的底部，所述绝缘介质层31的材料可为用物理气相淀积(PVD)工艺(如溅射、蒸发)形成的氧化硅、氮化硅等材料，也可为用化学气相淀积(等离子增强化学气相淀积PECVD和常压化学气相沉积APCVD)等形成的氧化硅、氮化硅等材料，还可为用低压化学气相淀积形成(LPCVD)生成的聚对二甲苯材料，用旋涂法或者喷涂法形成的有机物材料

(如聚酰亚胺等)。

接着，如图2D所示，根据设计需要在需要电学连接的电学隔离区22和23的绝缘介质层31相应位置采用湿法腐蚀或干法刻蚀法形成相应连接孔62。

最后，如图2E所示，在具有连接孔62的绝缘介质层31上淀积一金属层，并使所述金属层填充并覆盖各连接孔62，再对所述金属层采用湿法刻蚀或干法刻蚀以形成将各连接孔62进行相应金属互连的金属连接线32，进而实现相应电学隔离区22和23的必要电学连接，在形成金属连接线32的光刻工艺过程中，若所述隔离槽33比较浅，例如深度在5微米以下，可以用常规的厚光刻胶来进行大尺寸线条(例如10微米以上的线条)的光刻；若所述隔离槽33比较深，例如深度大于5微米，可以用喷涂法代替常用的旋涂法来涂布光刻胶以克服所述隔离槽33带来的表面不平坦的问题。

以下将通过具体实施例对本发明的将微机电器件与集成电路器件单片集成的方法进行详细说明。

实施例一：

请参见图3A-3D，所述将微机电器件与集成电路器件单片集成的方法主要可包括以下步骤：

首先，提供一绝缘硅(SOI)基片21，其具有的器件层21c表面具有用于制作集成电路的第一区域23及用于制作微机电器件的第二区域22，所述SOI硅基片21还具有氧化硅埋层21b和衬底21a。

接着，根据设计需要由标准半导体工艺在所述第一区域23生成相应集成电路器件，例如为场效应晶体管、电阻电容等，为了简化图式，所生成的集成电路器件是以金属氧化物场效应晶体管(MOSFET)为代表的集成电路部分，所述MOSFET器件包括场氧化层26a、栅氧化层26b、源漏搀杂区24、栅导电层25、介质绝缘层26c、金属导电层27等。

接着，如图3A所示，按照前述在绝缘硅基片上采用低温工艺形成电学隔离区的方法将所述第一区域23与第二区域22电学隔离使两者成为电学隔离区，并生成将所述第一区域23与所述第二区域22进行必要电学连接的金属连接线32，且在生成必要的金属连线32的过程中根据设计需要在金属上制作出相应的微机电器件的图形54，更具体而言，首先去除在制作集成电路器件时生成在所述第二区域22的介质绝缘层26c(如氧化硅)以暴露出所述器件层21c，然后按照前述说明制作出隔离槽33、绝缘介质层31及金属连接线32，同时在制作连接孔时，也一并将微机电器件(MEMS)器件的图形54制作出来，MEMS器件可为加速度计传感器、集成陀螺传感器、集成谐振器、集成微执行器或集成微继电器等。

接着，如图3B所示，在所述绝缘硅基片21具有的衬底21a表面对应第二区域22处采用深槽反应离子刻蚀法或湿法腐蚀法去除相应的衬底部分以暴露出所述绝缘硅基片21具有的氧化硅埋层相应部分，由此即形成了背腔34。

接着，如图3C所示，采用干法刻蚀或者湿法腐蚀去掉被暴露出的氧化硅埋层相应部分，即去除背腔34中的氧化硅埋层部分。

最后，如图3D所示，根据制作出的微机电器件的图形54采用深槽反应离子刻蚀法刻蚀穿相应器件层部分以形成相应悬浮的微机电器件，例如，利用干法刻蚀的方法以图形化的绝缘层31为掩膜将器件层21c上所示部分35刻蚀去除即形成所需要的MEMS器件。

实施例二：

请参见图4A-4E，所述将微机电器件与集成电路器件单片集成的方法主要还可包括以下步骤：

首先，提供一绝缘硅基片21，其具有的器件层21c表面具有用于制作集成电路的第一区域23及用于制作微机电器件的第二区域22。

接着，根据设计需要由标准半导体工艺在所述第一区域23生成相应集成电路器件，例如为场效应晶体管、电阻电容等，为了简化图式，所生成的集成电路器件是以金属氧化物场效应晶体管(MOSFET)为代表的集成电路部分，所述MOSFET器件包括场氧化层26a、栅氧化层26b、源漏搀杂区24、栅导电层25、介质绝缘层26c、金属导电层27等。

接着，如图4A所示，按照前述在绝缘硅基片上采用低温工艺形成电学隔离区的方法将所述第一区域23与第二区域22电学隔离使两者成为电学隔离区，并生成将所述第一区域23与所述第二区域22进行必要电学连接的金属连接线32，且在生成必要的金属连线32的过程中根据设计需要制作出相应的微机电器件的图形55，更具体而言，先去除在制作集成电路器件时生成在所述第二区域22的介质绝缘层26c(如氧化硅)以暴露出所述器件层21c，然后按照前述说明制作出隔离槽33、绝缘介质层31及金属连接线32，同时在制作连接孔时，也一并将微机电器件(MEMS)器件的图形55制作出来，MEMS器件可为加速度计传感器、集成陀螺传感器、集成谐振器、集成微执行器或集成微继电器等。

接着，如图4B和4C所示，根据制作出的微机电器件的图形55采用深槽反应离子刻蚀法刻蚀穿相应器件层21c部分，通常所述深槽反应离子刻蚀法包括先在表面低温淀积生成一层掩蔽层28，所述掩蔽层28可为用物理气相淀积(PVD)工艺(如溅射、蒸发)形成的氧化硅、氮化硅等材料；也可为用化学气相淀积(等离子增强化学气相淀积PECVD和常压化学气相沉积APCVD)等形成的氧化硅、氮化硅等材料；还可为用低压化学气相淀积形成(LPCVD)生成的聚对二甲苯材料，或用旋涂法或者喷涂法形成的有机物材料(如聚酰亚胺等)，并光刻、干法刻蚀绝缘层28开出窗口56，以暴露出MEMS器件区域，利用深槽反应离子刻蚀法以图形化的绝缘介质层31为掩膜，将器件层21c上所示部分57刻蚀去除。

接着，如图4D和4E所示，采用湿法腐蚀、气相氢氟酸腐蚀及湿法腐蚀与气相氢氟酸腐蚀相结合的方法中的一种去掉处于微机电器件下的氧化硅埋层21c以形成相应悬浮的微机电器件，在本实施例中，先采用湿法腐蚀、气相氢氟酸腐蚀及湿法腐蚀与气相氢氟酸腐蚀相结合的方法中的一种将MEMS器件底部的氧化硅埋层去除，从而使MEMS器件的结构部分(比如质量块、绕性梁或叉指等)得到释放能够***，然后利用干法刻蚀或湿法腐蚀将掩蔽层28以及MEMS器件上的绝缘介质层31去除，这样就得到了最终的MEMS器件。

以下将通过具体实施例对本发明的微机电器件与集成电路器件单片集成芯片进行详细说明。

请参见图5A和5B，所述微机电器件与集成电路器件单片集成芯片至少包括：绝缘硅基片21、集成电路区、金属互连区、及微机电区。

所述SOI基片21由三部分组成，即位于所述SOI基片21上表面的单晶硅器件层21c、位于所述SOI基片21下表面的衬底21a、位于器件层21c和衬底21a之间的氧化硅埋层21b，衬底21a作为机械支撑层，厚度通常为几百微米，氧化硅埋层21b作为腐蚀自停止层及牺牲层，厚度通常为几百纳米到几微米，单晶硅器件层21c通常作为MEMS器件的结构层和集成电路衬底，其厚度根据应用需要可以由几微米到一百多微米，在所述器件层21c开设有隔离槽33以将所述绝缘硅基片21分隔为电学隔离区22和23。

所述集成电路区包括在所述隔离槽33一侧的电学隔离区23生成的集成电路器件，例如所述集成电路器件为场效应晶体管、电阻电容等，为了简化图式，所生成的集成电路器件是以金属氧化物场效应晶体管(MOSFET)为代表的集成电路部分，所述MOSFET器件包括场氧化层26a、栅氧化层26b、源漏搀杂区24、栅导电层25、介质绝缘层26c、金属导电层27等，在本实施例中，所生成的集成电路器件为集成加速度计传感器20所必需的集成电路器件。

所述金属互连区包括在所述集成电路区开设的第一连接孔、在所述隔离槽33另一侧的电学隔离区22开设的第二连接孔、在所述第一连接孔及第二连接孔之间的所述绝缘硅基片21的器件层21c表面采用低于400℃的低温工艺生成的跨越所述隔离槽33的绝缘介质层31、及在所述绝缘介质层31上生成的将所述第一连接孔及第二连接孔连通的金属互连线32，所述绝缘介质层31可通过全部填充并覆盖所述隔离槽33来跨越所述隔离槽33，也可在电学上被填充于隔离槽33的绝缘介质层31所隔离，隔离槽33的内部可以由绝缘介质31完全填充，也可以通过覆盖所述隔离槽33底部部分来跨越所述隔离槽33，此外，在填充时，可具有由空气形成的空洞，但在处于隔离槽33处的绝缘介质层31上表面须平坦，这样才不致影响金属布线等工艺，再有，所述绝缘介质层材料可为氮化硅、聚酰亚胺(polyimide)、聚对二甲苯(parylene)、光刻胶及空气所形成的组合中的一种。

所述微机电区包括在所述隔离槽33另一侧的电学隔离区22生成的微机电器件，微机电器件可为加速度计传感器、集成陀螺传感器、集成谐振器、集成微执行器或集成微继电器等，本实施例中，以生成集成加速度计传感器20(即机械结构部分)为例进行说明，显然，所述机械结构部分与所述集成电路器件在电学上被填充于隔离槽33的绝缘介质层31所隔离，而集成加速度计传感器20与集成电路器件之间则通过跨越隔离槽33的铺于绝缘介质层31上的金属互连线32实现电学连接。所述集成加速度计传感器20根据应用需要由干法刻蚀或者湿法腐蚀技术在器件层21c上加工而成，例如机械梁结构，板结构，叉指结构等。集成加速度计传感器20包括通过挠曲结构42固定在SOI氧化硅埋层21b上的加速度敏感质量块41，敏感质量块41在受到加速度作用的时候，将在平行于SOI衬底21的平面方向运动；叉指43悬挂在敏感质量块41上，形成叉指电容的可动极板；叉指44a和44b为叉指电容的固定极板，固定在SOI基片21的埋层氧化硅21b上。可动电极叉指43同时与固定的电极叉指44a和44b分别以不同的极板间距da和db相邻(da＞db)，形成一对差分电容45a和45b，当敏感质量块41在X轴加速度的作用下沿X轴做平面移动时，差分电容44a和44b的差分电容发生变化，该电容变化经过后面的集成电路23处理，转化为最终的电学信号变化。

综上所述，本发明提供了一种在SOI基片上通过低温工艺实现电学隔离的技术，并将该项技术应用于将MEMS器件和集成电路(IC)单片集成在一起的post-IC工艺中，该工艺无需对标准集成电路工艺进行任何改变，只需在已完成标准集成电路工艺的SOI基片上进行MEMS器件制备，如此可充分利用现有成熟的标准IC制备流程，大大提高器件成品率及降低对设备的投资，很好的解决制约MEMS产业化发展的“产品多样化”和“生产工艺多样化”的问题。另外，相对于混合封装的传感器***，用上述办法制造的单片集成传感器***具有尺寸小、性能高、价格低、工艺简单等优点。

尽管为说明目的公开了本发明的具体实施例和附图，其目的仅在于帮助理解本发明的内容并据以实施，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (8)

1.一种在绝缘硅基片上采用低温工艺形成电学隔离区的方法，其特征在于包括步骤：

1)根据设计要求采用湿法腐蚀方法将一绝缘硅基片具有的器件层相应部分被腐蚀，并使腐蚀进行至所述绝缘硅基片具有的氧化硅埋层止以形成相应隔离槽，同时所述绝缘硅基片被所述隔离槽分隔为多个电学隔离区；

2)在形成有所述隔离槽的器件层上采用低于400℃的低温工艺生成一绝缘介质层，并使处于所述隔离槽位置处的绝缘介质层表面平坦，使所生成的绝缘介质层仅覆盖所述隔离槽的底部；

3)根据设计需要在需要电学连接的各电学隔离区的绝缘介质层相应位置采用湿法腐蚀或干法刻蚀法形成相应连接孔；

4)在具有连接孔的绝缘介质层上淀积一金属层，并使所述金属层填充并覆盖各连接孔，再对所述金属层采用湿法腐蚀或干法刻蚀以形成将各连接孔进行相应金属互连的金属连接线，进而实现相应各电学隔离区的必要电学连接。

2.如权利要求1所述的在绝缘硅基片上采用低温工艺形成电学隔离区的方法，其特征在于：当采用湿法腐蚀所形成的隔离槽深度小于5微米时，在所述步骤4)中，采用常规厚光刻胶来进行大尺寸线条的光刻以形成金属连接线。

3.如权利要求1所述的在绝缘硅基片上采用低温工艺形成电学隔离区的方法，其特征在于：当采用湿法腐蚀所形成的隔离槽深度大于5微米时，在所述步骤4)形成金属连接线过程中采用喷涂法来涂布光刻胶。

4.如权利要求1至3任一所述的在绝缘硅基片上采用低温工艺形成电学隔离区的方法，其特征在于：所述绝缘介质层材料为氧化硅、氮化硅、聚酰亚胺、聚对二甲苯、光刻胶及空气所形成的组合中的一种。

5.一种将微机电器件与集成电路器件单片集成的方法，其特征在于包括步骤：

1)提供一绝缘硅基片，其具有的器件层表面具有用于制作集成电路的第一区域及用于制作微机电器件的第二区域；

2)根据设计需要由标准半导体工艺在所述第一区域生成相应集成电路器件；

3)采用权利要求1至4任意一种形成电学隔离区的方法将所述第一区域与第二区域电学隔离使两者成为电学隔离区，并生成将所述第一区域与所述第二区域进行必要电学连接的金属连接线，且在生成必要的金属连线的过程中根据设计需要制作出相应的微机电器件的图形；

4)在所述绝缘硅基片具有的衬底表面对应第二区域处采用深槽反应离子刻蚀法或湿法腐蚀法去除相应的衬底部分以暴露出所述绝缘硅基片具有的氧化硅埋层相应部分；

5)采用干法刻蚀或者湿法腐蚀去掉被暴露出的氧化硅埋层相应部分；

6)根据制作出的微机电器件的图形采用深槽反应离子刻蚀法刻蚀穿相应器件层部分以形成相应悬浮的微机电器件。

6.如权利要求5所述的将微机电器件与集成电路器件单片集成的方法，其特征在于：所形成的微机电器件为加速度计传感器、集成陀螺传感器、集成谐振器、集成微执行器、集成微继电器中的一种。

7.一种将微机电器件与集成电路器件单片集成的方法，其特征在于包括步骤：

1)提供一绝缘硅基片，其具有的器件层表面具有用于制作集成电路的第一区域及用于制作微机电器件的第二区域；

2)根据设计需要由标准半导体工艺在所述第一区域生成相应集成电路器件；

3)采用权利要求1至4任意一种形成电学隔离区的方法将所述第一区域与第二区域电学隔离使两者成为电学隔离区，并生成将所述第一区域与所述第二区域进行必要电学连接的金属连接线，且在生成必要的金属连线的过程中根据设计需要制作出相应的微机电器件的图形；

4)根据制作出的微机电器件的图形采用深槽反应离子刻蚀法刻蚀穿相应器件层部分；

5)采用湿法腐蚀、气相氢氟酸腐蚀及湿法腐蚀与气相氢氟酸腐蚀相结合的方法中的一种去掉处于微机电器件下的氧化硅埋层以形成相应悬浮的微机电器件。

8.如权利要求7所述的将微机电器件与集成电路器件单片集成的方法，其特征在于：所形成的微机电器件为加速度计传感器、集成陀螺传感器、集成谐振器、集成微执行器、集成微继电器中的一种。

Images