CN105405969A - 相变化记忆体结构的制造方法 - Google Patents

相变化记忆体结构的制造方法 Download PDF

Info

Publication number
CN105405969A
CN105405969A CN201510718881.5A CN201510718881A CN105405969A CN 105405969 A CN105405969 A CN 105405969A CN 201510718881 A CN201510718881 A CN 201510718881A CN 105405969 A CN105405969 A CN 105405969A
Authority
CN
China
Prior art keywords
layer
phase
heating material
material layer
change memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510718881.5A
Other languages
English (en)
Other versions
CN105405969B (zh
Inventor
陶义方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Being Advanced Memory Taiwan Ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Ningbo Epoch Quan Xin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Ningbo Epoch Quan Xin Science And Technology Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510718881.5A priority Critical patent/CN105405969B/zh
Publication of CN105405969A publication Critical patent/CN105405969A/zh
Application granted granted Critical
Publication of CN105405969B publication Critical patent/CN105405969B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details
    • H10N70/8613Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种相变化记忆体结构的制造方法,包含下列步骤。先形成一加热材料层覆盖一下电极,接着图案化加热材料层以形成一条状加热材料层于下电极上。形成一牺牲层覆盖条状加热材料层,并图案化牺牲层以形成一图案覆盖在条状加热材料层上。形成一罩幕层共形地覆盖牺牲层与图案的侧壁及未被图案覆盖的部分条状加热材料层,并非等向性地移除部分罩幕层,以自罩幕层形成一墙形罩幕层于图案的侧壁。之后移除牺牲层,并以墙形罩幕层作为遮罩,移除部分条状加热材料层以形成一墙形加热器于下电极上。此方法能制造具有极小特征尺寸的墙形加热器,而不需繁复的对准机制。藉此增加电流的聚集密度,并提高相变化层的加热效率。

Description

相变化记忆体结构的制造方法
技术领域
本发明是关于一种相变化记忆体结构的制造方法,特别是关于一种具有墙形加热器的相变化记忆体的制造方法。
背景技术
电子产品(例如:手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中,相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如:晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态,以用于表示储存数据的不同数值。
相变化记忆体单元在操作时,可施加电流使得记忆体元件的温度提升以改变材料的相态。已知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积,此将增加表面孔洞的缺陷,且升温及降温的速度也较慢(高阻值与低阻值之间的转换不够迅速),相对所需的电流量也较大。然而,传统的技术在制造小接触面积的加热器的制程需具精确的对准机制,此将使制程繁复与难以控制,相对提升相变化记忆体的成本。因此,业界亟需一种新颖且有效率的制程以制备相变化记忆体。
发明内容
本发明的一方面在于提供一种相变化记忆体结构的制造方法,包含下列步骤。先形成一加热材料层覆盖一下电极,接着图案化加热材料层以形成一条状加热材料层于下电极上。形成一牺牲层覆盖加条状加热材料层上,并图案化牺牲层以形成一图案覆盖在条状加热材料层上。形成一罩幕层共形地覆盖牺牲层与图案的侧壁与未被图案覆盖的部分条状加热材料层,并非等向性地移除部分罩幕层,以自罩幕层形成一墙形罩幕层于图案的侧壁。之后移除牺牲层,并以墙形罩幕层作为遮罩,移除部分条状加热材料层以形成一墙形加热器于下电极上。
在本发明的一或多个实施方式中,图案化该加热材料层包含下列步骤。形成一平坦化层于加热材料层上,再形成一图案化光阻层于平坦化层上。接着以图案化光阻层做为遮罩,蚀刻部分平坦化层与部分加热材料层。最后移除平坦化层与图案化光阻层。
在本发明的一或多个实施方式中,图案为一开口。
在本发明的一或多个实施方式中,图案为一牺牲件,且该牺牲件为一部分的牺牲层。
在本发明的一或多个实施方式中,图案的侧壁于垂直投影方向与该下电极重叠。
在本发明的一或多个实施方式中,平坦化层的材质包含非晶碳,而牺牲层的材质包含非晶硅。
在本发明的一或多个实施方式中,在形成牺牲层覆盖条状加热材料层后,更以化学机械研磨法平坦化牺牲层的一上表面。
在本发明的一或多个实施方式中,条状加热材料层具有一长度沿着一第二方向延伸,并具有一宽度沿着一第一方向延伸,且该第一方向与该第二方向彼此交错。
在本发明的一或多个实施方式中,条状加热材料层的长度小于或等于下电极的一截面宽度。
在本发明的一或多个实施方式中,墙形加热器包含一顶部、一底部与一墙面。顶部沿着一第一方向的宽度小于底部沿着第一方向的宽度,而墙面具有一长度沿一第二方向延伸,且此长度等于条状加热材料层的长度。
在本发明的一或多个实施方式中,相变化记忆体结构的制造方法,还包含下列步骤。形成一绝缘层覆盖墙形加热器,并平坦化绝缘层以暴露墙形加热器。接着形成一相变化层与一上电极至墙形加热器上,再图案化相变化层与上电极。
上述的相变化记忆体结构能够提升加热相变化层的效率,进而增进相变化记忆体的读写速度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的详细说明如下:
图1A、2A、3A、4A、5A、6A、7A、8A与9A分别绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;
图1B、2B、3B、4B、5B、6B、7B、8B与9B分别绘示本发明部分实施方式中,图1A、2A、3A、4A、5A、6A、7A、8A与9A的相变化记忆体结构沿着线段AA的剖面图;
图1C、2C、3C、4C、5C、6C、7C、8C与9C分别绘示本发明部分实施方式中,图1A、2A、3A、4A、5A、6A、7A、8A与9A的相变化记忆体结构沿着线段BB的剖面图;
图9D绘示本发明部分实施方式中,图9A至9C的相变化记忆体的***图;
图10A、11A与12A分别绘示本发明其他部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;
图10B、11B与12B分别绘示本发明部分实施方式中,图10A、11A与12A的相变化记忆体结构沿着线段AA的剖面图;以及
图10C、11C与12C分别绘示本发明部分实施方式中,图10A、11A与12A的相变化记忆体结构沿着线段BB的剖面图。
具体实施方式
以下将以附图揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
请先参考图1A、图1B与图1C,图1A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图1B绘示本发明部分实施方式中,图1A的相变化记忆体结构沿着线段AA的剖面图;而图1C绘示本发明部分实施方式中,图1A的相变化记忆体结构沿着线段BB的剖面图。在图1A中,线段AA沿第一方向D1延伸,而线段BB沿第二方向D2延伸,且线段AA与线段BB实质垂直(亦即第一方向D1与第二方向D2实质垂直)。
图1A至图1C绘示形成一加热材料层210覆盖一下电极140的步骤。其中加热材料层210的材质包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合。值得注意的是,此处所述的下电极140是位于一半导体基板中,其包含基板110、主动元件120、第一介电层130、导电接触135与下电极140。主动元件120位于基板110中,且在本实施方式中,主动元件120为晶体管(transistor),其包含源极122、漏极124与栅极126,源极122与漏极124是位于基板110的掺杂区中,而栅极126设置于基板110上并位于源极122与漏极124之间。在本发明的其他部分实施方式中,基板110中还具有浅沟渠隔离(shallowtrenchisolation,STI)结构112以电性分离相邻的主动元件120。在本发明的其他部分实施方式中,基板110的材质包含硅或其他半导体元素,如锗或III-V族元素,但不以此为限,而浅沟渠隔离结构112的材质包含氧化硅、氮化硅、氮氧化硅或其他合适的绝缘材料。
第一介电层130位于基板110上并覆盖主动元件120,且第一介电层130中还具有多个导电接触135,某些导电接触135位于漏极124上方并接触漏极124,而另外某些导电接触135则位于源极122上方并接触源极122,以连接至基板110中的主动元件120。具体而言,可使用任何合适的方式沉积氧化物或氮化物于基板110上,以形成覆盖基板110与主动元件120的第一介电层130。之后可使用微影蚀刻方式图案化第一介电层130,以形成一穿孔贯穿第一介电层130并暴露主动元件120。导电材料(例如:金属)则填充至此穿孔中以形成连接至主动元件120的导电接触135。在本实施方式中,主动元件120为晶体管,而导电接触135是连接至主动元件120的源极122与漏极124。在形成导电接触135后,更形成一下电极140于穿孔中的导电接触135上。在本发明的部分实施方式中,下电极140的材质可包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽。在本发明的部分实施方式中,导电接触135为金属通孔结构,其材质包含钨、铜或其他合适的导电材料。
接着参阅图2A、图2B与图2C,图2A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图2B绘示本发明部分实施方式中,图2A的相变化记忆体结构沿着线段AA的剖面图;而图2C绘示本发明部分实施方式中,图2A的相变化记忆体结构沿着线段BB的剖面图。在图2A至图2C中绘示图案化加热材料层210以形成一条状加热材料层212于下电极140上的步骤。
在此步骤中,先形成一平坦化层310于加热材料层210上,再形成一图案化光阻层320于平坦化层310上。可例如先将一流动性材料旋转涂布至加热材料层210上以形成平坦化层310,且流动性材料的性质使得平坦化层310直接具有实质平坦的上表面,而可省略化学机械研磨制程。接着,再将光阻层旋转涂布至平坦化层310上,接着用曝光方式将光罩(未绘示)的图案转移至光阻层,形成如图2A与图2C所示的图案化光阻层320,以暴露平坦化层310的上表面。值得注意的是,如图2A与图2C所示,图案化光阻层320具有一长度L1沿着第二方向D2延伸,且此长度L1约略等于下电极140的截面宽度d1。在本发明的部分实施方式中,光阻层的类型可为正型光阻或负型光阻,而不影响本发明的精神。在本发明的其他部分实施方式中,流动性材料包含非晶碳(amorphouscarbon)。
接着参阅图3A、图3B与图3C,图3A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图3B绘示本发明部分实施方式中,图3A的相变化记忆体结构沿着线段AA的剖面图;而图3C绘示本发明部分实施方式中,图3A的相变化记忆体结构沿着线段BB的剖面图。在图3A至图3C中继续说明图案化加热材料层210以形成一条状加热材料层212于下电极140上的步骤。
在图3A至图3C中,形成图案化光阻层320于平坦化层310上后,继续以图案化光阻层320做为遮罩,蚀刻部分的平坦化层310与部分的加热材料层210。具体而言,是以湿蚀刻或干蚀刻制程移除部分的平坦化层310,以暴露其下的加热材料层210。此湿蚀刻或干蚀刻制程会继续移除加热材料层210的暴露部分,但在图案化光阻层320的下方的加热材料层210受保护而不被移除。借此,将原本覆盖完全覆盖下电极140与第一介电层130的加热材料层210分离成多个条状加热材料层212。每个条状加热材料层212具有一宽度W1沿着第一方向D1延伸,以覆盖多个下电极140(如图3A所示,每个条状加热材料层212覆盖六个下电极140)。此外,条状加热材料层212还具有一长度L2沿着第二方向D2延伸。值得注意的是,因图案化光阻层320的长度L1是用于定义条状加热材料层212的长度L2。如前所述,长度L1约略等于下电极140的截面宽度d1,因此条状加热材料层212的长度L2实质上也会等于下电极140的截面宽度d1。此长度L2的尺寸是关联于后续形成的加热器与相变化层间的接触面积,将于后续详述。在形成条状加热材料层212后,即可使用合适的溶剂或蚀刻液移除平坦化层310与图案化光阻层320。
在本发明的部分实施方式中,图2A至图2C中的图案化光阻层320,其长度L1可约略小于下电极的截面宽度d1。接着,可如图3A至图3C所示,以此图案化光阻层320作为罩幕蚀刻其下的平坦化层310与加热材料层210,而形成条状加热材料层212。在此实施方式中,由于条状加热材料层212的长度L2是由图案化光阻层320的长度L1所定义,因此条状加热材料层212的长度L2实质上也会小于下电极140的截面宽度d1。
接着参阅图4A、图4B与图4C,图4A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图4B绘示本发明部分实施方式中,图4A的相变化记忆体结构沿着线段AA的剖面图;而图4C绘示本发明部分实施方式中,图4A的相变化记忆体结构沿着线段BB的剖面图。在图4A至图4C绘示形成一牺牲层420覆盖条状加热材料层212,并图案化牺牲层以形成一图案覆盖在条状加热材料层212上的步骤。
在此步骤中,先形成牺牲层420覆盖条状加热材料层212,且如图4C所示,部分的牺牲层420填补入相邻的条状加热材料层212之间的空隙。在本发明的部分实施方式中,可使用任何合适的方式形成牺牲层420,例如:以化学气相沉积(CVD)、物理气相沉积(PVD)及/或原子层沉积(ALD)方式沉积非晶硅,以形成牺牲层420。然而,形成的牺牲层420的上表面并非平坦,因此更以化学机械研磨法平坦化牺牲层420的上表面。在本发明的部分实施方式中,牺牲层420的材质包含非晶硅。
接着可先以前述的方式,使用图案化光阻层暴露牺牲层420的上表面,再使用干蚀刻或湿蚀刻制程移除部分的牺牲层420,以自牺牲层420形成一图案覆盖在条状加热材料层212上。在图4A至图4C的实施方式中,图案为一开口422,且开口422的侧壁于垂直投影方向会与下电极140重叠。
接着参阅图5A、图5B与图5C,图5A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图5B绘示本发明部分实施方式中,图5A的相变化记忆体结构沿着线段AA的剖面图;而图5C绘示本发明部分实施方式中,图5A的相变化记忆体结构沿着线段BB的剖面图。在图5A至图5C中绘示形成一罩幕层510共形地覆盖牺牲层420与图案的侧壁及未被图案覆盖的部分条状加热材料层212的步骤。
在图5A至图5C的实施方式中,罩幕层510是顺应覆盖牺牲层420的上表面,以及开口422的侧壁与底部。如图5B与图5C所示,罩幕层510形成厚度T1于牺牲层420的上表面与开口422的底部处,并同时形成厚度T2于开口422的侧壁处,其中厚度T2大于厚度T1。必须说明的是,此处所述的厚度T1与T2为与条状加热材料层212呈垂直方向的厚度。在本发明的部分实施方式中,是以物理气相沉积法、化学气相沉积法、原子层沉积法或热氧化方式沉积氮化硅,使形成的罩幕层510具有良好的阶梯覆盖性,而能均匀的覆盖开口422的侧壁。
接着参阅图6A、图6B与图6C,图6A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图6B绘示本发明部分实施方式中,图6A的相变化记忆体结构沿着线段AA的剖面图;而图6C绘示本发明部分实施方式中,图6A的相变化记忆体结构沿着线段BB的剖面图。在图6A至图6C中绘示非等向性地移除部分的罩幕层510,以自罩幕层510形成一墙形罩幕层512于图案的侧壁的步骤。
在图6A至图6C的实施方式中,是使用一干蚀刻制程以非等向性的削减罩幕层510与条状加热材料层212呈垂直方向的厚度,而将位于牺牲层420的上表面与开口422的底部处的罩幕层510移除。然而,位于开口422的侧壁处的罩幕层510因具有较大的厚度T2而不会被完全移除,其能余留墙形罩幕层512于条状加热材料层212上。如图6A与图6B所示,墙形罩幕层512具有一宽度W2沿着第一方向D1延伸,其中宽度W2的尺寸是关联于后续形成的加热器与相变化层间的接触面积,将于后续详述。在本发明的部分实施方式中,干蚀刻制程使用的蚀刻气体可包含六氟化硫、氦气、四氟化碳、三氟甲烷、溴化氢、氯气、氧气、氮气、或其组合,但本发明不以此为限。
接着参阅图7A、图7B与图7C,图7A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图7B绘示本发明部分实施方式中,图7A的相变化记忆体结构沿着线段AA的剖面图;而图7C绘示本发明部分实施方式中,图7A的相变化记忆体结构沿着线段BB的剖面图。在图7A至图7C中绘示移除牺牲层420,并以墙形罩幕层512作为遮罩,移除部分的条状加热材料层212以形成一墙形加热器214于下电极140上的步骤。
在此步骤中,先使用任何合适的溶剂移除牺牲层420。在本发明的部分实施方式中,牺牲层420的材质为非晶硅,此时可使用四甲基氢氧化铵溶液及/或氨水移除牺牲层420。值得注意的是,如图7C所示,部分的牺牲层420因位于墙形罩幕层512下而不会被移除,其仍填充于相邻的条状加热材料层212之间的空隙。接着,将墙形罩幕层512作为遮罩,以湿蚀刻或干蚀刻制程移除部分的条状加热材料层212。在墙形罩幕层512的保护下,墙形罩幕层512下方的条状加热材料层212不会被移除,而能自条状加热材料层212形成独立的墙型加热器214。值得注意的是,在移除部分条状加热材料层212的同时,蚀刻制程亦会移除部分的墙形罩幕层512,使其厚度与宽度缩减(原本的厚度与宽度以虚线表示于图7B与图7C)。如图7B所示,墙型加热器214沿着AA剖线的剖面为一梯形轮廓,其具有一顶部214a与一底部214b,且顶部214a沿着第一方向D1的宽度W3小于底部214b沿着该第一方向D1的宽度W4。又如图7C所示,墙形加热器214还具有一墙面214c。需注意的是,前述于图3A至图3C中使用图案化光阻层320定义的条状加热材料层212的长度L2,即为墙形加热器214的墙面214c的长度L2,并会等于下电极140的截面宽度d1。
在本发明的其他部分实施方式中,图2A至图2C中的图案化光阻层320,其长度L1可约略小于下电极的截面宽度d1。在此实施方式中,由于墙型加热器212的长度L2亦由图案化光阻层620的长度L1所定义,因此每个独立的墙型加热器212,其长度L2实质上也会小于下电极140的截面宽度d1。
接着参阅图8A、图8B与图8C,图8A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图8B绘示本发明部分实施方式中,图8A的相变化记忆体结构沿着线段AA的剖面图;而图8C绘示本发明部分实施方式中,图8A的相变化记忆体结构沿着线段BB的剖面图。在图8A至图8C中绘示形成一绝缘层810覆盖墙形加热器214的步骤。
在此步骤前,先以合适的溶剂移除墙形罩幕层512,并同样使用合适的溶剂将原本残留于墙形罩幕层512下方的牺牲层420移除。接着再以化学气相沉积、物理气相沉积及/或原子层沉积方式形成覆盖每个墙形加热器214的绝缘层810。但形成的绝缘层810的上表面并非平坦,因此更平坦化绝缘层810。可例如以化学机械研磨法(chemicalmechanicalpolishing,CMP)研磨绝缘层810的上表面,并停止于墙形加热器214的顶部以暴露墙形加热器214,以形成如图8B与图8C所示的结构。在本发明的部分实施方式中,绝缘层810的材质包含氧化硅、氮化硅、氮氧化硅、及/或其组合。
接着参阅图9A、图9B与图9C,图9A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图9B绘示本发明部分实施方式中,图9A的相变化记忆体结构沿着线段AA的剖面图;而图9C绘示本发明部分实施方式中,图9A的相变化记忆体结构沿着线段BB的剖面图。在图9A至图9C中绘示形成一相变化层910与一上电极920至墙形加热器214上,并图案化相变化层910与上电极920的步骤。
在此步骤中,相变化层910形成于墙形加热器214上并直接接触墙形加热器214,并更形成一上电极920于相变化层910上并接触相变化层910,再利用微影蚀刻方式界定相变化层910与上电极920的图案。具体而言,主动元件120产生的电流通过导电接触135、下电极140、墙形加热器214,并自墙形加热器214与相变化层910之间的接触面处进入相变化层910中。由于欧姆加热(ohmicheating)的缘故将相变化层910加热及/或冷却,进而使其于结晶相与非结晶相间转换。值得注意的是,若墙形加热器214与相变化层910间的接触面积越小,即可允许更高的每单位面积电流(currentdensity),使得加热效率显著提升。换句话说,短暂强劲的电脉冲通过墙形加热器214并产生高单位面积电流,其可加速相变化层910的加热与冷却,并提升相态间的转换速度。在本发明的部分实施方式中,相变化层910可包含一或多种相变化材料,例如:锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5,GST)、氮掺杂锗锑碲(nitrogen-dopedGe2Sb2Te5)、碲化锑(Sb2Te)、锗化锑(GeSb)或铟掺杂碲化锑(In-dopedSb2Te)。在本发明的部分实施方式中,上电极920的材质可包含钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、氮化铝钛(TiAlN)、氮化铝钽(TaAlN),且上电极920的材质可相同或不同于下电极140。
请同时参阅图9D,图9D为图9A至9C的相变化记忆体结构的***图。为清楚说明,在图9D中基板110、主动元件120、第一介电层130皆已省略。具体而言,当主动元件120提供电流至下电极140时,电流会依序沿着下电极140、墙形加热器214、相变化层910到达上电极920。若墙形加热器214与相变化层910间的接触面积越小,即可允许越高的电流密度,而提升墙形加热器214的加热效率。如图9D所示,墙形加热器214是以其顶部214a接触相变化层910,因此墙形加热器214与相变化层910间的接触面积即为顶部214a的宽度W3乘上墙面214c的长度L2(W3×L2)。因本发明以干蚀刻制程以非等向性的移除罩幕层510,借此残留具有较小宽度W2的墙形罩幕层512于条状加热材料层212上,并以此墙形罩幕层512作为遮罩来图案化条状加热材料层212,而形成墙形加热器214。值得注意的是,在以宽度W2的墙形罩幕层512为遮罩而蚀刻条状加热材料层212后,墙形罩幕层512的宽度会略小于宽度W2,因此墙形加热器214的顶部214a的宽度W3也约略小于墙形罩幕层512的宽度W2。相较于先前技术,本发明提供更为简单与有效率的制程以缩减墙形加热器214的顶部214a的宽度W3,而不需经过繁复且耗时的对准机制。
值得注意的是,若使用的图案化光阻层320的长度L1小于下电极的截面宽度d1,形成的墙形加热器214的墙面214c长度L2会同样会小于截面宽度d1。借此更减少顶部214a与相变化层910之间的接触面积(W2×L2),而提升加热效率。
墙形加热器214大致具有梯形轮廓,意指其底部214b的宽度W4大于顶部214a的宽度W3。梯形轮廓使墙形加热器214具有较大的机械强度,从而能够有效的避免墙形加热器214在蚀刻过程或后续制程中发生崩塌的问题。此外,具有较大宽度W4的底部214b提升墙形加热器214与下电极140之间的接触面积,以防止在化学机械研磨绝缘层810时,墙形加热器214被剥离的潜在性问题。
请继续参阅图9A至9C,在图案化相变化层910与上电极920后,可选择性进行其他操作。在本发明的部分实施方式中,更形成保护层932覆盖相变化层910以及上电极920,并再形成第二介电层934覆盖保护层932。保护层932可例如为氮化硅或类似材料所制成,第二介电层934可例如为氧化硅或类似材料所制成。
在本发明的部分实施方式中,在形成保护层932第二介电层934后,更以微影蚀刻方式形成多个穿孔。其中某些穿孔通过保护层932与第二介电层934以暴露上电极920,而另外某些穿孔则通过保护层932、与第二介电层934与绝缘层810以暴露下电极140。之后更使用合适的方式沉积导电材料于此些穿孔中,以制备垂直互连结构940,而完成相变化记忆体结构的制备。其中的某些垂直互连结构940接触上电极920,以经由上电极920、相变化层910、墙形加热器214、下电极140与导电接触135电性连接至主动元件120的源极122或漏极124。另一方面,其他某些垂直互连结构940则接触下电极140,以经由下电极140与导电接触135电性连接至主动元件120的源极122。
在理解本发明的部分实施方式中制备相变化记忆体结构的流程后,后续图示更说明以其他制程方式形成墙形罩幕层512的步骤。先参阅请再参阅图10A、图10B与图10C。图10A绘示本发明其他部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图10B绘示本发明部分实施方式中,图10A的相变化记忆体结构沿着线段AA的剖面图;而图10C绘示本发明部分实施方式中,图10A的相变化记忆体结构沿着线段BB的剖面图。值得注意的是,图10A至图10C绘示的步骤是接续于前述的图3A至图3C。在图10A至图10C中绘示形成牺牲层420至条状加热材料层212上,并图案化牺牲层420以形成一图案覆盖在条状加热材料层212上的步骤。
形成牺牲层420的方式请参考图4A至图4C,在此不再详述。接着使用干蚀刻或湿蚀刻制程移除部分的牺牲层420,以形成一图案覆盖在条状加热材料层212上,且部分的牺牲层420填补入相邻的条状加热材料层212之间的空隙。在图10A至图10C的实施方式中,图案为一牺牲件424,且此牺牲件424为一部分的牺牲层420。此外,牺牲件424的侧壁于垂直投影方向会与下电极140重叠。
接着参阅图11A、图11B与图11C,图11A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图11B绘示本发明部分实施方式中,图11A的相变化记忆体结构沿着线段AA的剖面图;而图11C绘示本发明部分实施方式中,图11A的相变化记忆体结构沿着线段BB的剖面图。在图11A至图11C中绘示形成一罩幕层510共形地覆盖牺牲层420与图案的侧壁及未被图案覆盖的部分条状加热材料层212的步骤。
在图11A至图11C的实施方式中,罩幕层510是顺应覆盖部分条状加热材料层212与牺牲层420的上表面,以及牺牲件224的侧壁与上表面。如图11B与图11C所示,罩幕层310形成厚度T1于条状加热材料层212的上表面与牺牲件224的上表面处,并同时形成厚度T2于牺牲件224的侧壁处,其中厚度T2大于厚度T1。必须说明的是,此处所述的厚度T1与T2为与条状加热材料层212呈垂直方向的厚度。在本发明的部分实施方式中,是以物理气相沉积法、化学气相沉积法、原子层沉积法或热氧化方式沉积氮化硅,使形成的罩幕层310具有良好的阶梯覆盖性,而能均匀的覆盖牺牲件224的侧壁。
接着参阅图12A、图12B与图12C,图12A绘示本发明部分实施方式中一种相变化记忆体结构,在制程各个阶段的上视图;图12B绘示本发明部分实施方式中,图12A的相变化记忆体结构沿着线段AA的剖面图;而图12C绘示本发明部分实施方式中,图12A的相变化记忆体结构沿着线段BB的剖面图。在图12A至图12C中绘示非等向性地移除部分的罩幕层510,以自罩幕层510形成一墙形罩幕层512于图案的侧壁的步骤。
在图12A至图12C的实施方式中,是使用一干蚀刻制程以非等向性的削减罩幕层510与条状加热材料层212呈垂直方向的厚度,而将位于条状加热材料层212的上表面与牺牲件224的上表面的罩幕层510移除。然而,位于牺牲件224侧壁处的罩幕层510因具有较大的厚度T2而不会被完全移除,其能余留墙形罩幕层512于条状加热材料层212上。如图12A所示,墙形罩幕层512具有一宽度W2沿着第一方向D1延伸,其中宽度W2的尺寸是关联于后续形成的加热器与相变化层间的接触面积。在本发明的部分实施方式中,干蚀刻制程使用的蚀刻气体可包含六氟化硫、氦气、四氟化碳、三氟甲烷、溴化氢、氯气、氧气、氮气、或其组合,但本发明不以此为限。
虽然本发明的实施例已揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当以所附的权利要求书所界定的范围为准。

Claims (11)

1.一种相变化记忆体结构的制造方法,其特征在于,包含:
形成一加热材料层覆盖一下电极;
图案化该加热材料层以形成一条状加热材料层于该下电极上;
形成一牺牲层覆盖该条状加热材料层;
图案化该牺牲层以形成一图案覆盖在该条状加热材料层上;
形成一罩幕层共形地覆盖该牺牲层与该图案的侧壁与未被该图案覆盖的部分该条状加热材料层;
非等向性地移除部分该罩幕层,以自该罩幕层形成一墙形罩幕层于该开口的侧壁;
移除该牺牲层;以及
以该墙形罩幕层作为遮罩,移除部分该条状加热材料层以形成一墙形加热器于该下电极上。
2.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,图案化该加热材料层包含:
形成一平坦化层于该加热材料层上;
形成一图案化光阻层于该平坦化层上;
以该图案化光阻层做为遮罩,蚀刻部分该平坦化层与部分该加热材料层;以及
移除该平坦化层与该图案化光阻层。
3.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,该图案为一开口。
4.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,该图案为一牺牲件,且该牺牲件为一部分的该牺牲层。
5.根据权利要求1所述的相变化记忆体结构制造方法,其特征在于,该图案的侧壁于垂直投影方向与该下电极重叠。
6.根据权利要求2所述的相变化记忆体结构的制造方法,其特征在于,该平坦化层的材质包含非晶碳,而该牺牲层的材质包含非晶硅。
7.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,在形成该牺牲层覆盖该条状加热材料层后,还包含:
以化学机械研磨法平坦化该牺牲层的一上表面。
8.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,该条状加热材料层具有一长度沿着一第一方向延伸,并具有一宽度沿着一第二方向延伸,且该第一方向与该第二方向彼此交错。
9.根据权利要求8所述的相变化记忆体结构制造方法,其特征在于,该条状加热材料层的该宽度小于或等于该下电极的一截面宽度。
10.根据权利要求8所述的相变化记忆体结构制造方法,其特征在于,该墙形加热器包含:
一顶部与一底部,且该顶部沿着该第一方向的宽度小于该底部沿着该第一方向的宽度;以及
一墙面,该墙面具有一长度沿一第二方向延伸,且该长度等于该条状加热材料层的该宽度。
11.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,还包含:
形成一绝缘层覆盖该墙形加热器;
平坦化该绝缘层以暴露该墙形加热器;
形成一相变化层与一上电极至该墙形加热器上;以及
图案化该相变化层与该上电极。
CN201510718881.5A 2015-10-29 2015-10-29 相变化记忆体结构的制造方法 Active CN105405969B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510718881.5A CN105405969B (zh) 2015-10-29 2015-10-29 相变化记忆体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510718881.5A CN105405969B (zh) 2015-10-29 2015-10-29 相变化记忆体结构的制造方法

Publications (2)

Publication Number Publication Date
CN105405969A true CN105405969A (zh) 2016-03-16
CN105405969B CN105405969B (zh) 2018-02-06

Family

ID=55471341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510718881.5A Active CN105405969B (zh) 2015-10-29 2015-10-29 相变化记忆体结构的制造方法

Country Status (1)

Country Link
CN (1) CN105405969B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098325A (zh) * 2019-05-23 2019-08-06 江苏时代全芯存储科技股份有限公司 相变化记忆体及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114614A (zh) * 2006-07-26 2008-01-30 奇梦达股份公司 形成集成电路的方法
CN102208330A (zh) * 2010-03-29 2011-10-05 海力士半导体有限公司 形成精细图案的方法
CN102263057A (zh) * 2010-05-31 2011-11-30 海力士半导体有限公司 在半导体器件中形成接触孔的方法
CN102376878A (zh) * 2010-08-05 2012-03-14 中芯国际集成电路制造(上海)有限公司 相变存储器底部电极的制作方法
CN102468427A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
US20130109148A1 (en) * 2011-10-28 2013-05-02 Samsung Electronics Co., Ltd. Methods of forming a pattern and methods of manufacturing semiconductor devices using the same
US20150041753A1 (en) * 2012-07-12 2015-02-12 Micron Technology, Inc. Nano-scale electrical contacts, memory devices including nano-scale electrical contacts, and related structures and devices
CN104798201A (zh) * 2012-11-21 2015-07-22 美光科技公司 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114614A (zh) * 2006-07-26 2008-01-30 奇梦达股份公司 形成集成电路的方法
CN102208330A (zh) * 2010-03-29 2011-10-05 海力士半导体有限公司 形成精细图案的方法
CN102263057A (zh) * 2010-05-31 2011-11-30 海力士半导体有限公司 在半导体器件中形成接触孔的方法
CN102376878A (zh) * 2010-08-05 2012-03-14 中芯国际集成电路制造(上海)有限公司 相变存储器底部电极的制作方法
CN102468427A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 相变存储器的制作方法
US20130109148A1 (en) * 2011-10-28 2013-05-02 Samsung Electronics Co., Ltd. Methods of forming a pattern and methods of manufacturing semiconductor devices using the same
US20150041753A1 (en) * 2012-07-12 2015-02-12 Micron Technology, Inc. Nano-scale electrical contacts, memory devices including nano-scale electrical contacts, and related structures and devices
CN104798201A (zh) * 2012-11-21 2015-07-22 美光科技公司 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098325A (zh) * 2019-05-23 2019-08-06 江苏时代全芯存储科技股份有限公司 相变化记忆体及其制造方法
CN110098325B (zh) * 2019-05-23 2022-09-23 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法

Also Published As

Publication number Publication date
CN105405969B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
CN100401546C (zh) 相变存储器及其制造方法
US7419881B2 (en) Phase changeable memory device and method of formation thereof
US7390691B2 (en) Increasing phase change memory column landing margin
US20130200328A1 (en) Phase change memory devices
US9466792B2 (en) Memory device and method for fabricating the same
CN105336851B (zh) 相变化记忆体结构的制造方法
KR20140026155A (ko) 반도체 메모리 소자 및 그 제조 방법
CN109786550B (zh) 相变化记忆体及其制造方法
CN105405969A (zh) 相变化记忆体结构的制造方法
CN105428525B (zh) 相变化记忆体及其制造方法
CN105098070A (zh) 相变化记忆体的制备方法
CN105428533B (zh) 相变化记忆体的制造方法
CN105428529A (zh) 相变化记忆体及其制造方法
CN105226181A (zh) 相变化记忆体及其制造方法
KR20050031160A (ko) 상변환 기억 소자 및 그 형성 방법
CN105609632B (zh) 相变化记忆体及其制造方法
KR101178835B1 (ko) 상변환 기억 소자의 제조방법
CN105098069A (zh) 相变化记忆体的制备方法
CN105489757A (zh) 相变化记忆体结构与其制造方法
CN109888095B (zh) 相变化记忆体及其制造方法
US20230122498A1 (en) Phase change memory cell having pillar bottom electrode with improved thermal insulation
CN107845726B (zh) 制造相变化记忆体的方法
KR20110011862A (ko) 상변화 메모리 소자 제조 방법
KR20100007193A (ko) 상변화 기억 소자 및 그 형성 방법
KR20160006544A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170628

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co.,Ltd.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315195 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Address before: 223001 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province

Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

Patentee before: Jiangsu times all core storage technology Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223001 No. 601, Changjiang East Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20221012

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Patentee before: Beijing times full core storage technology Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

TR01 Transfer of patent right