CN105489757A - 相变化记忆体结构与其制造方法 - Google Patents

相变化记忆体结构与其制造方法 Download PDF

Info

Publication number
CN105489757A
CN105489757A CN201510886052.8A CN201510886052A CN105489757A CN 105489757 A CN105489757 A CN 105489757A CN 201510886052 A CN201510886052 A CN 201510886052A CN 105489757 A CN105489757 A CN 105489757A
Authority
CN
China
Prior art keywords
phase
layer
wall shape
shape heater
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510886052.8A
Other languages
English (en)
Other versions
CN105489757B (zh
Inventor
陶义方
吴孝哲
王博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Being Advanced Memory Taiwan Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Ningbo Epoch Quan Xin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Ningbo Epoch Quan Xin Science And Technology Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510886052.8A priority Critical patent/CN105489757B/zh
Publication of CN105489757A publication Critical patent/CN105489757A/zh
Application granted granted Critical
Publication of CN105489757B publication Critical patent/CN105489757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭露一种相变化记忆体结构与其制造方法。相变化记忆体结构包含一主动元件、一下电极、一墙形加热器、一相变化层、一上电极以及一绝缘层。下电极耦接主动元件,而墙形加热器接触下电极。墙形加热器具有一侧面与一墙面,侧面沿一第一方向延伸,而墙面沿一第二方向延伸,且第一方向与第二方向彼此交错。一相变化层位于墙形加热器的一侧,相变化层具有一侧面沿第一方向延伸,且墙形加热器的侧面接触相变化层的侧面。上电极位于相变化层上,而绝缘层覆盖墙形加热器与相变化层。此方法能制造具有极小特征尺寸的墙形加热器,而不需繁复的对准机制,且墙形加热器与相变化层之间的接触面积很小,因此相变化记忆体的重置电流很低。

Description

相变化记忆体结构与其制造方法
技术领域
本发明是关于一种相变化记忆体结构及其制造方法。
背景技术
电子产品(例如:手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中,相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如:晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态,以用于表示储存数据的不同数值。
相变化记忆体单元在操作时,可施加电流使得记忆体元件的温度提升以改变材料的相态。已知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积,此将增加表面孔洞的缺陷,且升温及降温的速度也较慢(高阻值与低阻值之间的转换不够迅速),相对所需的电流量也较大。然而,传统的技术在制造小接触面积的加热器的制程需具精确的对准机制,此将使制程繁复与难以控制,相对提升相变化记忆体的成本。因此,业界亟需一种新颖且有效率的制程以制备相变化记忆体。
发明内容
本发明的一方面在于提供一种相变化记忆体结构的制造方法,包含下列步骤。形成一第一绝缘层覆盖一下电极与一介电层;图案化第一绝缘层以形成一图案于下电极与介电层上;形成一加热材料层共形地覆盖图案的侧壁及未被图案覆盖的部分下电极与部分介电层;非等向性地移除部分加热材料层,以形成一条状加热材料层于图案的侧壁;移除部分条状加热材料层以形成多个墙形加热器;以及削减这些墙形加热器的厚度。
在本发明的一或多个实施方式中,图案的侧壁于垂直投影方向与下电极重叠。
在本发明的一或多个实施方式中,图案为一开口。
在本发明的一或多个实施方式中,图案为一绝缘件,且该绝缘件为一部分的第一绝缘层。
在本发明的一或多个实施方式中,移除部分条状加热材料层以形成多个墙形加热器的步骤包含:形成一平坦化层覆盖条状加热材料层;形成一图案化光阻层至平坦化层上;以图案化光阻层为遮罩,移除部分平坦化层与部分条状加热材料层。
在本发明的一或多个实施方式中,削减这些墙形加热器的厚度的步骤包含:形成一第二绝缘层覆盖这些墙形加热器;以及研磨第二绝缘层、第一绝缘层与这些墙形加热器以削减这些墙形加热器的厚度。
在本发明的一或多个实施方式中,相变化记忆体结构的制造方法,还包含下列步骤。图案化第二绝缘层以形成一开口暴露墙形加热器的一侧面;形成一相变化层至开口中;以及形成一上电极至相变化层上。
本发明的另一方面在于提供一种相变化记忆体结构,包含一主动元件、一下电极、一墙形加热器、一相变化层、一上电极以及一绝缘层。下电极耦接主动元件,而墙形加热器接触下电极。墙形加热器具有一侧面与一墙面,侧面沿一第一方向延伸,而墙面沿一第二方向延伸,且第一方向与第二方向彼此交错。一相变化层位于墙形加热器的一侧,相变化层具有一侧面沿第一方向延伸,且墙形加热器的侧面接触相变化层的侧面。上电极位于相变化层上,而绝缘层覆盖墙形加热器与相变化层。
在本发明的一或多个实施方式中,相变化记忆体结构的制造方法,还包含下列步骤。再形成一平坦化层覆盖墙形加热器,并形成一图案化光阻层至平坦化层上。之后蚀刻部分平坦化层与墙形加热器,并移除平坦化层与图案化光阻层。
在本发明的一或多个实施方式中,相变化层的侧面沿着第一方向延伸以接触至少两个墙形加热器的侧面。
在本发明的一或多个实施方式中,墙形加热器的厚度介于30至50纳米之间,而墙形加热器的宽度介于1至5纳米之间。
上述的相变化记忆体结构能够提升加热相变化层的效率,进而增进相变化记忆体的读写速度。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的详细说明如下:
图1A为依照本发明数个实施方式的相变化记忆体结构的剖面示意图;
图1B绘示图1A中部分结构的立体示意图;
图2B、3、4、5、6B、7B、8B、9B、10B为依照本发明数个实施方式的制造相变化记忆体的方法,在制程各个阶段沿着AA剖线的剖面示意图;
图2A绘示图2B的制程中间结构的上视示意图;
图6A、7A、8A、9A、10A分别绘示图6B、7B、8B、9B、10B的制程中间结构的上视示意图;
图6C、7C、8C、9C、10C分别为图6A、7A、8A、9A、10A的制程中间结构沿着BB剖线的剖面示意图;以及
图11、12与13为依照本发明其他实施方式的制造相变化记忆体的方法,在制程各个阶段沿着AA剖线的剖面示意图。
具体实施方式
如先前技术所述,目前现有的相变化记忆体中的加热器与相变化材料之间的接触面积较大,使相变化记忆体的重置电流较高。虽然可利用微影与蚀刻制程,形成顶面积较小的柱状加热器,以柱状加热器的顶面与相变化材料相互接触,但微影制程仍有其极限,且蚀刻制程的难度也高,故不易精准控制柱状加热器的特征尺寸。
因此,本发明提供一种相变化记忆体结构,包含墙形加热器与相变化层。墙形加热器与相变化层之间的接触面积约为墙形加热器的宽度乘以厚度。在墙形加热器的厚度很薄的情况下,可降低接触面积,使相变化记忆体结构具有极低的重置电流,从而有效解决先前技术所述的问题。此外,形成本发明的相变化记忆体结构的制程不会遭遇微影制程的极限及蚀刻制程的难度等问题。换言之,本发明的墙形加热器的制程较易控制,而可有效控制其特征尺寸。以下将详细说明本发明的相变化记忆体结构及其制造方法的各种实施例。
图1A为依照本发明数个实施例的相变化记忆体结构100的剖面示意图。如图1A所示,相变化记忆体结构100包含主动元件120、下电极140、绝缘层150、墙形加热器160、相变化层165以及上电极170。主动元件120位于基板110中,且在本实施方式中,主动元件120为晶体管(transistor),其包含源极122、漏极124与栅极126,源极122与漏极124是位于基板110的掺杂区中,而栅极126设置于基板110上并位于源极122与漏极124之间。在本发明的其他部分实施方式中,基板110中还具有浅沟渠隔离(shallowtrenchisolation,STI)结构112以电性分离相邻的主动元件120。在本发明的其他部分实施方式中,基板110的材质包含硅或其他半导体元素,如锗或III-V族元素,但不以此为限,而浅沟渠隔离结构112的材质包含氧化硅、氮化硅、氮氧化硅或其他合适的绝缘材料。
相变化记忆体100还具有一第一介电层130与一第二介电层145。第一介电层130位于基板110上并覆盖主动元件120,而第二介电层145位于第一介电层130上。第一介电层130中具有多个导电接触135,某些导电接触135位于漏极124上方并接触漏极124,而其他某些导电接触135则位于源极122上方并接触源极122,以连接至基板110中的主动元件120。在本发明的部分实施方式中,第一介电层130包含氧化硅、氮化硅、氮氧化硅或其他合适的材料,而第二介电层145包含氮化硅或其他合适的材料。
下电极140则位于导电接触135上以透过导电接触135耦接主动元件120。在本发明的部分实施例中,下电极140包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。墙形加热器160位于下电极140上并接触下电极140,且墙形加热器160的厚度T4与宽度W1越小越好。在本发明的部分实施方式中,墙形加热器160的厚度T4介于30至50纳米之间,而墙形加热器160的宽度W1介于1至5纳米之间,但并不以此为限。在本发明的部分实施方式中,墙形加热器160包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽或其组合。
接着请同时参阅图1A与图1B,图1B绘示图1A中部分结构的立体示意图。如图1B所示,墙形加热器160具有一侧面160a与一墙面160b,其中侧面160a沿一第一方向D1延伸,而墙面160b沿一第二方向D2延伸,且第一方向D1与第二方向D2彼此交错。在本发明的部分实施方式中,第一方向D1与第二方向D2实质为相互垂直。相变化层165则位于墙形加热器160的一侧,其中相变化层165具有一侧面165a沿第一方向D1延伸,且墙形加热器160的侧面160a接触相变化层165的侧面165a。具体而言,当主动元件120提供电流至下电极140时,电流会依序经过下电极140与墙形加热器160,并自墙形加热器160的侧面160a进入相变化层165。由于欧姆加热(ohmicheating)的缘故将相变化层165加热及/或冷却,进而使其于结晶相与非结晶相间转换,而能储存数据的不同数值。若墙形加热器160与相变化层165间的接触面积越小,即可允许越高的电流密度,使相变化层165中相态间的转换速度增加,而提升加热效率。
以本实施方式为例,墙形加热器160以其侧面160a与相变化层165接触,因此墙形加热器160与相变化层165之间的接触面积即为墙形加热器160的宽度W1乘以厚度T4。值得一提的是,现有最小的柱状加热器的顶面积为约700平方纳米(约为直径为28~30纳米的圆柱状加热器的顶面积)。若墙形加热器160的厚度T4为30纳米,宽度W1为5纳米,则接触面积为约150平方纳米,远小于现有最小柱状加热器的顶面积。若墙形加热器160的厚度T4为50纳米,宽度W1为5纳米,则接触面积为约250平方纳米,亦小于现有最小柱状加热器的顶面积。如此一来,可使相变化记忆体结构100具有极低的重置电流。
在本发明的部分实施方式中,相变化层165包含锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5,GST)、氮掺杂锗锑碲(nitrogen-dopedGe2Sb2Te5)、碲化锑(Sb2Te)、锗化锑(GeSb)、铟掺杂碲化锑(In-dopedSb2Te)或其组合。
在本发明的部分实施例中,如图1B所示,相变化层165的侧面165a更沿着第一方向D1延伸以接触至少两个墙形加热器160的侧面160a。
请回去参阅图1A,上电极170位于相变化层165上方并接触相变化层165。在本发明的部分实施方式中,上电极170包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。绝缘层150则覆盖墙形加热器160与相变化层165,且绝缘层150的上表面与上电极170的上表面为共平面。此处需特别说明,相变化层165是位于墙形加热器160的一侧,以图1A的实施方式为例,相变化层165与上电极170均位于墙形加热器160与绝缘层150后方。由于在图1A的视角中,相变化层165与上电极170会被墙形加热器160与绝缘层150遮蔽而不可见,此处特以虚线示意以明确表示其与墙形加热器160与绝缘层150之间的位置关系。
在本发明的部分实施方式中,绝缘层150与第二介电层145选用的材料能降低相变化记忆体结构100在运作时产生电迁移效应(electromigration)的疑虑,并防止相变化层165的挥发,而有效提升相变化记忆体结构100的可靠度与使用寿命。在本发明的部分实施方式中,绝缘层150包含氮化硅或其他合适的材料。在本发明的其他部分实施方式中,绝缘层150与第二介电层145均为氮化硅层。
在本发明的部分实施方式中,相变化记忆体结构100还包含保护层180覆盖上电极170与绝缘层150。保护层180可为单层或多层结构。在本发明的部分实施方式中,保护层180包含氧化物、氮化物、氮氧化物或其组合,例如氧化硅、氮化硅、氮氧化硅或其组合。
在本发明的部分实施方式中,相变化记忆体结构100还包含垂直互连结构190耦接上电极170或下电极140。具体而言,某些垂直互连结构190通过保护层180以接触上电极170,而其他某些垂直互连结构190则通过保护层180与绝缘层150以接触下电极140。
在本发明的部分实施方式中,导电接触135与垂直互连结构190的材料包含金属、金属化合物或其组合,例如钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。
请先参照图1A,在进行图2B、3、4、5、6B、7B、8B、9B、10B所示的制程阶段之前,先提供基板110,然后形成主动元件120于基板110内及其上方。在本发明的部分实施方式中,利用掺杂制程形成源极122及漏极124,再利用沉积、微影与蚀刻制程形成栅极126。形成主动元件120的步骤亦可包含透过合适的制程技术形成闸介电层(未绘示)、间隙壁(未标示)、浅掺杂漏极和/或其他元件。
形成主动元件120之后,如图1A所示,形成第一介电层130覆盖主动元件120,再形成第二介电层145于第一介电层130上方。之后,形成穿孔贯穿第一介电层130与第二介电层145,以露出主动元件120的一部分(例如:源极122与漏极124)。在本发明的部分实施方式中,利用化学气相沉积或其他合适的薄膜沉积技术形成第一介电层130与第二介电层145,并利用微影与蚀刻制程、雷射钻孔制程或其他合适的制程形成贯穿第一介电层130与第二介电层145的穿孔。
形成穿孔之后,如图1A所示,形成导电接触135于穿孔内,以耦接主动元件120。在本发明的部分实施方式中,利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的制程形成导电接触135。接着再形成下电极140耦接主动元件120。在本发明的部分实施方式中,利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的形成制程形成下电极140。
在形成下电极之后,依序进行图2B、3、4、5、6B、7B、8B、9B、10B的制程阶段,上述附图为各制程阶段中沿着图2A所示的AA剖线的剖面图,且在图2A中,AA剖线沿第一方向D1延伸。请在参阅图2B的同时参阅图2A,图2A绘示图2B的制程中间结构的上视示意图。如图2A与图2B所示,先形成第一绝缘层210覆盖下电极140与第二介电层145,接着再形成图案化光阻层220至第一绝缘层210上。详细而言,先毯覆式沉积第一绝缘层210覆盖下电极140与第二介电层145。接着再将光阻层旋转涂布至第一绝缘层210上,并以曝光方式将光罩(未绘示)的图案转移至光阻层,以形成图案化光阻层220暴露第一绝缘层210的上表面。在本发明的部分实施方式中,利用物理气相沉积、化学气相沉积、原子层沉积、其他合适的沉积制程或其组合沉积第一绝缘层210。
接着在图3中,图案化第一绝缘层210以形成一图案于下电极140与第二介电层145上。在图3的实施方式中,图案为一开口212,具体而言,图案化光阻层220作为遮罩,使用干蚀刻或湿蚀刻制程移除部分的第一绝缘层210,以形成开口212暴露部分的下电极140与部分的第二介电层145,且开口212的侧壁于垂直投影方向会与下电极140重叠。在本发明的部分实施方式中,图案化第一绝缘层210后即可使用合适的溶剂移除图案化光阻层220。
之后在图4中,形成一加热材料层410共形地覆盖图案的侧壁及未被图案覆盖的部分下电极140与部分第二介电层145。在图4的实施方式中,加热材料层410形成厚度T2于第一绝缘层210的上表面与开口212的底部处,并同时形成厚度T1于开口212的侧壁处,其中厚度T1大于厚度T2。必须说明的是,此处所述的厚度T1与T2为与第二介电层145呈垂直方向的厚度。在本发明的部分实施方式中,是以物理气相沉积法、化学气相沉积法、原子层沉积法或热氧化方式沉积加热材料,使形成的加热材料层410具有良好的阶梯覆盖性,而能均匀的覆盖开口212的侧壁。
接着参阅图5,非等向性地移除部分加热材料层410,以形成一条状加热材料层412于图案的侧壁。在图5的实施方式中,使用一干蚀刻制程以非等向性的削减加热材料层410与第二介电层145呈垂直方向的厚度,而将位于第一绝缘层210的上表面与开口212的底部处的加热材料层410移除。然而,位于开口212侧壁处的加热材料层410因具有较大的厚度T1而不会被完全移除,能余留条状加热材料层412于开口212的侧壁。如图5所示条状加热材料层412具有一宽度W1沿着第一方向D1延伸,其中宽度W1的尺寸是关联于后续形成的墙形加热器与相变化层间的接触面积,将于后续详述。此外,条状加热材料层412还具有一厚度T3,其约略等于前述的厚度T1减去厚度T2。在本发明的部分实施方式中,干蚀刻制程使用的蚀刻气体可包含六氟化硫、氦气、四氟化碳、三氟甲烷、溴化氢、氯气、氧气、氮气、或其组合,但本发明不以此为限。
接着进行图6B与图7B所示的制程阶段,这些图示绘示移除部分条状加热材料层412以形成多个墙形加热器160的步骤。图6B为图6A的制程中间结构沿着AA剖线的剖面示意图,而图6C为图6A的制程中间结构沿着BB剖线的剖面示意图。其中在图6A中,AA剖线沿第一方向D1延伸,而BB剖线沿第二方向D2延伸,且AA剖线与BB剖线实质垂直(亦即第一方向D1与第二方向D2实质垂直)。
如图6A与图6C所示,形成的条状加热材料层412沿着第二方向D2横跨数个下电极140。接着更将一流动性材料旋转涂布至第一绝缘层210上以形成覆盖条状加热材料层412的平坦化层610,且部分的流动性材料更将开口212填满。流动性材料的性质使得平坦化层610直接具有实质平坦的上表面,而可省略化学机械研磨制程。接着,再形成一图案化光阻层620至平坦化层610上,其中形成图案化光阻层620的制程步骤可参阅前述,在此不再详述。如图6A与图6C所示,图案化光阻层620具有一长度L1沿着第二方向D2延伸,且此长度L1实质大于下电极140的截面宽度d1。在本发明的部分实施方式中,流动性材料包含非晶碳(amorphouscarbon)。
之后在图7B中,以图案化光阻层620为遮罩,移除部分平坦化层610与部分条状加热材料层412。图7B为图7A的制程中间结构沿着AA剖线的剖面示意图,而图7C为图7A的制程中间结构沿着BB剖线的剖面示意图。在此步骤中,图案化光阻层620作为遮罩,用湿蚀刻或干蚀刻制程移除部分的平坦化层610,以暴露其下的条状加热材料层412。此湿蚀刻或干蚀刻制程会继续移除条状加热材料层412的暴露部分,但在图案化光阻层620正下方的条状加热材料层412因受保护而不被移除。借此,将原本横跨数个下电极140的条状加热材料层412分离成独立的墙型加热器160。如图7A所示,每个墙型加热器160具有侧面160a与墙面160b,其中侧面160a具有一宽度W1沿第一方向D1延伸,而墙面160b具有一长度L1沿第二方向D2延伸,且每个墙型加热器160对应至一个下电极140。在此须说明的是,图7A为穿透第二绝缘层710的透视图,其中被第二绝缘层710覆盖的墙型加热器160以虚线表示,以明确表示其相对位置。因墙型加热器160是由图案化光阻层620所定义,以图案化光阻层620作为遮罩而分离的墙型加热器160,其墙面160b实质上也会具有长度L1。此外,墙型加热器160跟条状加热材料层412具有相同的宽度W1。
此外,图7A至图7C更绘示削减这些墙形加热器160厚度的步骤。在形成墙型加热器160后,再形成一第二绝缘层710覆盖这些墙形加热器160。且如前所述,这些墙形加热器160具有厚度T3。在本发明的部分实施方式中,利用物理气相沉积、化学气相沉积、原子层沉积、其他合适的沉积制程或其组合沉积第二绝缘层710。在本发明的其他部分实施方式中,第一绝缘层210与第二绝缘层710是以相同的材料所制备,较佳为氮化硅或其他合适的材料,但不以此为限。
之后在图8B中,研磨第二绝缘层710、第一绝缘层210与这些墙形加热器160以削减墙形加热器160的厚度。图8B为图8A的制程中间结构沿着AA剖线的剖面示意图,而图8C为图8A的制程中间结构沿着BB剖线的剖面示意图。如先前于图1B中所述,墙形加热器160的厚度将关联于其与相变化层之间的接触面积。在此步骤中,使用化学机械研磨法移除部分的墙形加热器160,以使其厚度自T3减少至T4。且在此制程步骤中会同时研磨第二绝缘层710与第一绝缘层210,使第二绝缘层710与第一绝缘层210具有大致平坦的上表面。通过前述制程,可使墙形加热器160具有极薄的厚度T4,而有效降低墙形加热器160与后续形成的相变化层之间的接触面积。此外,研磨后的第一绝缘层210与第二绝缘层710共同形成绝缘层150以隔离相邻的墙形加热器160。
接着进行图9B与图10B所示的制程阶段,这些图示绘示形成相变化层165与上电极170的步骤。图9B为图9A的制程中间结构沿着AA剖线的剖面示意图,而图9C为图9A的制程中间结构沿着BB剖线的剖面示意图。在图9A至图9C中,图案化绝缘层150以形成一开口910暴露墙形加热器160的侧面160a。详细地说,先使用一图案化光阻层定义开口910的位置,接着以干蚀刻或湿蚀刻方式移除绝缘层150中的部分第二绝缘层710而形成开口910,以暴露加热器160的侧面160a。在本发明的部分实施方式中,此图案化制程更同时移除部分的墙形加热器160,如图9A与图9C所示,墙形加热器160的墙面160b自长度L1缩减至长度L2。但在本发明的其他部分实施方式中,图案化制程可不移除墙形加热器160,使墙形加热器160的墙面160b仍维持长度L1。
图10B为图10A的制程中间结构沿着AA剖线的剖面示意图,而图10C为图10A的制程中间结构沿着BB剖线的剖面示意图。图10A至图10C绘示形成相变化层165至开口910中,以及形成上电极170至相变化层165上的步骤。详细的说,先毯覆式沉积相变化材料至绝缘层150上与开口910中,接着再沉积导电材料于相变化材料上。之后,对相变化材料进行一图案化制程,以余留一相变化层165于开口910中。墙形加热器160暴露于开口910中的侧面160a会接触此相变化层165,且此侧面160a的面积即为墙形加热器160的厚度T4乘上宽度W1。如前所述,通过非等向性移除加热材料层410以制备具有极小宽度W1的条状加热材料层412(请参考图5),并以研磨方式使墙形加热器160具有极小的厚度T4(请参考图8A至图8C)。因此,不须使用繁复的对准或蚀刻机制即能大幅减少相变化层165与墙形加热器160间的接触面积,而提升制程效率。
此外,部分的导电材料同时被移除而形成上电极170于相变化层165上。此处需特别说明,在图10B的视角中,部分的相变化层165会被墙形加热器160与绝缘层150遮蔽而不可见,此处特以虚线示意以明确表示其与墙形加热器160与绝缘层150之间的位置关系。
回到图1A,在形成上电极170与相变化层165后,更再沉积与绝缘层150相同的绝缘材料至绝缘层150上,以使绝缘层150具有足够的厚度覆盖相变化层165、上电极170与墙形加热器160。之后更对绝缘层150进行平坦化制程,以让绝缘层150的上表面与上电极170的上表面为共平面。在平坦化制程后,更形成保护层180覆盖绝缘层150以及上电极170。接着更以微影蚀刻方式形成多个穿孔,其中某些穿孔通过保护层180以暴露上电极170,而另外某些穿孔则通过保护层180、绝缘层150以暴露下电极140。之后使用合适的方式沉积导电材料于这些穿孔中,以制备垂直互连结构190,而完成相变化记忆体结构100的制备。其中的某些垂直互连结构190接触上电极170,以经由上电极170、相变化层165、墙形加热器160、下电极140与导电接触135电性连接至主动元件120的漏极124。另一方面,其他某些垂直互连结构190则接触下电极140,以经由下电极140与导电接触135电性连接至主动元件120的源极122。
在理解本发明的部分实施方式中制备相变化记忆体结构的流程后,后续图示更说明以其他制程方式形成条状加热材料层412的步骤。图11、12与13为依照本发明其他实施方式的制造相变化记忆体的方法,在制程各个阶段沿着AA剖线的剖面示意图。图11绘示图案化图2B的第一绝缘层210以形成一图案覆盖在下电极140与第二介电层145上的步骤。在图11的实施方式中,图案为一绝缘件214,且此绝缘件214为一部分的第一绝缘层210。此外,绝缘件214的侧壁于垂直投影方向会与下电极140重叠。
之后在图12中,形成一加热材料层410共形地覆盖图案的侧壁及未被图案覆盖的部分下电极140与部分第二介电层145。在图12的实施方式中,加热材料层410形成厚度T2于绝缘件214的上表面与第二介电层145与下电极140上,并同时形成厚度T1于绝缘件214的侧壁处,其中厚度T1大于厚度T2。必须说明的是,此处所述的厚度T1与T2为与第二介电层145呈垂直方向的厚度。在本发明的部分实施方式中,是以物理气相沉积法、化学气相沉积法、原子层沉积法或热氧化方式沉积加热材料,使形成的加热材料层410具有良好的阶梯覆盖性,而能均匀的覆盖绝缘件214的侧壁。
接着参阅图13,非等向性地移除部分加热材料层410,以形成一条状加热材料层412于图案的侧壁。在图13的实施方式中,使用一干蚀刻制程以非等向性的削减加热材料层410与第二介电层145呈垂直方向的厚度,而将位于绝缘件214的上表面与第二介电层145与下电极140上的加热材料层410移除。然而,位于绝缘件214侧壁处的加热材料层410因具有较大的厚度T1而不会被完全移除,其能余留条状加热材料层412于绝缘件214的侧壁上。
虽然本发明的实施例已揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种相变化记忆体结构的制造方法,其特征在于,包含:
形成一第一绝缘层覆盖一下电极与一介电层;
图案化该第一绝缘层以形成一图案于该下电极与该介电层上;
形成一加热材料层共形地覆盖该图案的侧壁及未被该图案覆盖的部分该下电极与部分该介电层;
非等向性地移除部分该加热材料层,以形成一条状加热材料层于该图案的侧壁;
移除部分该条状加热材料层以形成多个墙形加热器;以及
削减所述墙形加热器的厚度。
2.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,该图案的侧壁于垂直投影方向与该下电极重叠。
3.根据权利要求2所述的相变化记忆体结构的制造方法,其特征在于,该图案为一开口。
4.根据权利要求2所述的相变化记忆体结构的制造方法,其特征在于,该图案为一绝缘件,且该绝缘件为一部分的该第一绝缘层。
5.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,移除部分该条状加热材料层以形成多个墙形加热器的步骤包含:
形成一平坦化层覆盖该条状加热材料层;
形成一图案化光阻层至该平坦化层上;
以该图案化光阻层为遮罩,移除部分该平坦化层与部分该条状加热材料层。
6.根据权利要求1所述的相变化记忆体结构的制造方法,其特征在于,削减所述墙形加热器的厚度的步骤包含:
形成一第二绝缘层覆盖所述墙形加热器;以及
研磨该第二绝缘层、该第一绝缘层与所述墙形加热器以削减所述墙形加热器的厚度。
7.根据权利要求6所述的相变化记忆体结构的制造方法,其特征在于,还包含:
图案化该第二绝缘层以形成一开口暴露该墙形加热器的一侧面;
形成一相变化层至该开口中;以及
形成一上电极至该相变化层上。
8.一种相变化记忆体结构,其特征在于,包含:
一主动元件;
一下电极耦接该主动元件;
一墙形加热器接触该下电极,该墙形加热器具有一侧面与一墙面,该侧面沿一第一方向延伸,而该墙面沿一第二方向延伸,且该第一方向与该第二方向彼此交错;以及
一相变化层位于该墙形加热器的一侧,该相变化层具有一侧面沿该第一方向延伸,且该墙形加热器的该侧面接触该相变化层的该侧面;
一上电极位于该相变化层上;以及
一绝缘层覆盖该墙形加热器与该相变化层。
9.根据权利要求8所述的相变化记忆体结构,其特征在于,该相变化层的该侧面沿着该第一方向延伸以接触至少两个该墙形加热器的该侧面。
10.根据权利要求8所述的相变化记忆体结构,其特征在于,该墙形加热器的厚度介于30至50纳米之间,而该墙形加热器的宽度介于1至5纳米之间。
CN201510886052.8A 2015-12-04 2015-12-04 相变化记忆体结构与其制造方法 Active CN105489757B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510886052.8A CN105489757B (zh) 2015-12-04 2015-12-04 相变化记忆体结构与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510886052.8A CN105489757B (zh) 2015-12-04 2015-12-04 相变化记忆体结构与其制造方法

Publications (2)

Publication Number Publication Date
CN105489757A true CN105489757A (zh) 2016-04-13
CN105489757B CN105489757B (zh) 2018-07-03

Family

ID=55676612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510886052.8A Active CN105489757B (zh) 2015-12-04 2015-12-04 相变化记忆体结构与其制造方法

Country Status (1)

Country Link
CN (1) CN105489757B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000944A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 相变化存储元件及其制造方法
CN101136452A (zh) * 2006-08-31 2008-03-05 财团法人工业技术研究院 相变化存储装置及其制造方法
CN101241925A (zh) * 2007-02-09 2008-08-13 财团法人工业技术研究院 相变内存装置及其制造方法
CN101393965A (zh) * 2007-07-12 2009-03-25 三星电子株式会社 用于形成具有底电极的相变存储器件的方法
US20100038621A1 (en) * 2007-07-11 2010-02-18 International Business Machines Corporation Four-Terminal Reconfigurable Devices
CN101794735A (zh) * 2008-12-10 2010-08-04 三星电子株式会社 形成接触结构的方法和使用接触结构制造的半导体器件
CN102332530A (zh) * 2010-07-13 2012-01-25 中国科学院上海微***与信息技术研究所 具有侧壁加热电极与相变材料的存储器单元及制备方法
CN103022347A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103187523A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN104798201A (zh) * 2012-11-21 2015-07-22 美光科技公司 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置
CN104851976A (zh) * 2015-05-13 2015-08-19 宁波时代全芯科技有限公司 相变化记忆体与其的制作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101000944A (zh) * 2006-01-10 2007-07-18 财团法人工业技术研究院 相变化存储元件及其制造方法
CN101136452A (zh) * 2006-08-31 2008-03-05 财团法人工业技术研究院 相变化存储装置及其制造方法
CN101241925A (zh) * 2007-02-09 2008-08-13 财团法人工业技术研究院 相变内存装置及其制造方法
US20100038621A1 (en) * 2007-07-11 2010-02-18 International Business Machines Corporation Four-Terminal Reconfigurable Devices
CN101393965A (zh) * 2007-07-12 2009-03-25 三星电子株式会社 用于形成具有底电极的相变存储器件的方法
CN101794735A (zh) * 2008-12-10 2010-08-04 三星电子株式会社 形成接触结构的方法和使用接触结构制造的半导体器件
CN102332530A (zh) * 2010-07-13 2012-01-25 中国科学院上海微***与信息技术研究所 具有侧壁加热电极与相变材料的存储器单元及制备方法
CN103022347A (zh) * 2011-09-27 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103187523A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN104798201A (zh) * 2012-11-21 2015-07-22 美光科技公司 用于形成窄垂直柱的方法及具有窄垂直柱的集成电路装置
CN104851976A (zh) * 2015-05-13 2015-08-19 宁波时代全芯科技有限公司 相变化记忆体与其的制作方法

Also Published As

Publication number Publication date
CN105489757B (zh) 2018-07-03

Similar Documents

Publication Publication Date Title
US7964862B2 (en) Phase change memory devices and methods for manufacturing the same
US8242034B2 (en) Phase change memory devices and methods for fabricating the same
CN106133840A (zh) 存储器阵列及形成存储器阵列的方法
US20210159277A1 (en) Variable resistance memory device
US20210057489A1 (en) Memory cell manufacturing method
US7675054B2 (en) Phase change memory devices and methods for fabricating the same
CN105428525B (zh) 相变化记忆体及其制造方法
CN105428533B (zh) 相变化记忆体的制造方法
CN105336851B (zh) 相变化记忆体结构的制造方法
CN109786550B (zh) 相变化记忆体及其制造方法
CN105428529A (zh) 相变化记忆体及其制造方法
CN105609632B (zh) 相变化记忆体及其制造方法
CN105405969B (zh) 相变化记忆体结构的制造方法
CN105489757A (zh) 相变化记忆体结构与其制造方法
CN105098070B (zh) 相变化记忆体的制备方法
CN105226181A (zh) 相变化记忆体及其制造方法
KR101178835B1 (ko) 상변환 기억 소자의 제조방법
KR20090012580A (ko) 상변화 메모리 소자의 제조 방법
CN109888095B (zh) 相变化记忆体及其制造方法
US20230122498A1 (en) Phase change memory cell having pillar bottom electrode with improved thermal insulation
CN105098069B (zh) 相变化记忆体的制备方法
US20090101880A1 (en) Phase change memory devices and methods for fabricating the same
KR100895819B1 (ko) 상변화 기억 소자의 제조방법
KR101190693B1 (ko) 상변화 메모리 소자 제조 방법
KR20060001050A (ko) 상변환 기억 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170703

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co.,Ltd.

Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315195 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Co-patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223001 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province

Co-patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: Jiangsu times all core storage technology Co.,Ltd.

Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223001 No. 601, Changjiang East Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220407

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Patentee before: Beijing times full core storage technology Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED