CN105322090A - 一种存储器及其制作方法 - Google Patents

一种存储器及其制作方法 Download PDF

Info

Publication number
CN105322090A
CN105322090A CN201410265001.9A CN201410265001A CN105322090A CN 105322090 A CN105322090 A CN 105322090A CN 201410265001 A CN201410265001 A CN 201410265001A CN 105322090 A CN105322090 A CN 105322090A
Authority
CN
China
Prior art keywords
dielectric layer
oxide
chalcogenide compound
compound
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410265001.9A
Other languages
English (en)
Other versions
CN105322090B (zh
Inventor
宋志棠
吴良才
纪兴龙
朱敏
孟云
曹良良
周夕淋
任堃
封松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201410265001.9A priority Critical patent/CN105322090B/zh
Publication of CN105322090A publication Critical patent/CN105322090A/zh
Application granted granted Critical
Publication of CN105322090B publication Critical patent/CN105322090B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储器,至少包括:衬底和依次形成于衬底上的底电极和介质层、介质层上的复合存储结构及复合存储结构上的顶电极。本发明还提供该存储器的制作方法:在清洗后的衬底上依次形成底电极和介质层;在介质层上制作贯孔;在介质层上形成由硫系化合物和氧化物构成的复合存储结构及复合存储结构上的顶电极。本发明的存储器兼具相变和电致阻变的特性,弥补了高密度存储氧化物材料纳米尺度下缺陷不均匀的问题,氧化物材料中形成的氧空位通路能促进硫系化合物材料的阈值转变,使高低阻值增大,有利于提升其存储单元的成品率与可靠性,具有稳定可重复性好以及结构变化小的特点,并且容量大、密度高、功耗低,适用于大规模工业化生产。

Description

一种存储器及其制作方法
技术领域
本发明涉及半导体存储器件及其制备领域,特别是涉及一种利用硫系化合物材料和氧化物材料实现的阻变存储器及其制作方法。
背景技术
近20年来半导体工业的快速发展使得处理器的计算和图片处理能力大幅提升,无论是人们手中的移动电子设备还是桌上办公设备都具备各种强大丰富的功能。当代计算机***如此快速的处理和计算速度对存储器提出了更高的要求,然而存储器的发展过程相对滞后,越来越成为当前电子设备发展中难以突破的瓶颈。当前的主流存储架构是以静态随机存储器(SRAM)作为高速缓存,动态随机存储器(DRAM)作为主存储器,硬盘(HardDisk)和快闪式存储器(Flashmemory)作为大容量硬盘的三级存储架构。但是随着处理器计算速度的进一步提高,这种复杂的存储架构在大容量、高密度、低功耗、低成本等方面遇到了发展瓶颈。尤其在40nm工艺节点以下基于电荷存储的快闪式存储器的发展受到了极大限制,为了实现更高的存储密度和更低的功耗,新型存储技术的开发势在必行。在新兴非易失性存储技术中相变存储器和电致阻变存储器以其高密度、大容量、低功耗、低成本及与CMOS工艺相兼容等特点表现出了极大的竞争优势。
相变存储器的存储原理是利用电脉冲通过上下电极作用在以硫系化合物材料为主的相变材料上,使得相变材料在非晶和多晶态之间发生可逆相转变,从而实现存储与擦写功能,通过探测其非晶态和晶态之间的巨大电阻差异来进行数据和信息的读取。
电致阻变存储器也是利用一系列新型半导体材料的电致阻变特性,在电激励作用下材料中的空位俘获或释放电荷引起肖特基接触势垒发生变化,出现不同电阻状态的转变现象来进行数据的存储。
两种存储器都是利用特定材料不同状态之间的电阻差异实现数据存储,所不同的是相变存储器是利用晶体结构变化,而电致阻变存储器是利用材料的电子结构变化。虽然相对于其他存储技术相变和电致阻变存储技术都有较大优势,但是其也都存在着不足之处,比如相变存储器依靠相变材料在晶态和非晶态之间的转变,转变过程中需要大量原子的打乱和重排,如此大规模的原子移动一定程度上可能造成材料高低阻值在一定范围内的不确定和一定的阻值分布现象。电致阻变存储器能克服阻值不稳定和电阻分布的缺点,但由于独特的缺陷俘获机制使得其可同时生成多种导电通道形态。
因此,与必要提出一种新型的、更加实用可靠的存储器来克服上述困难。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种存储器及其制作方法,用于解决现有技术中相变存储器高低阻值在一定范围内的不确定和一定的阻值分布现象以及电致阻变存储器生成多种导电通道形态的问题。
为实现上述目的及其他相关目的,本发明提供一种存储器,其特征在于,所述存储器至少包括:形成于一衬底上表面的底电极和形成于该底电极上的介质层;所述介质层中设有充满金属的贯孔;形成于所述介质层上表面且与所述贯孔中的金属接触的复合存储结构;所述复合存储结构为由硫系化合物和氧化物构成的至少两层层叠结构;形成于所述复合存储结构上表面的顶电极。
优选地,所述贯孔中的金属为一种或多种,所述多种金属在所述贯孔中彼此上下堆叠。
优选地,所述层叠结构为由硫系化合物和氧化物构成的两层层叠结构。
优选地,所述两层层叠结构为:位于所述介质层上表面并接触于所述贯孔中金属的硫系化合物和位于所述硫系化合物上表面的氧化物构成的双层结构;所述硫系化合物与所述氧化物彼此贯通。
优选地,所述两层层叠结构包括:位于所述介质层上表面并接触于所述贯孔中金属的氧化物和位于所述氧化物上表面的硫系化合物;所述氧化物与所述硫系化合物彼此贯通。
优选地,所述层叠结构为由硫系化合物和氧化物构成的三层层叠结构。
优选地,所述三层层叠结构包括:位于所述介质层上表面并接触于所述贯孔中金属的硫系化合物、位于所述硫系化合物上表面的氧化物以及位于所述氧化物上表面的硫系化合物;所述氧化物与所述硫系化合物彼此贯通。
优选地,所述三层层叠结构包括:位于所述介质层上表面并接触于所述贯孔中金属的氧化物、位于所述氧化物上表面的硫系化合物以及位于所述硫系化合物上表面的氧化物;所述硫系化合物与所述氧化物彼此贯通。
本发明还提供一种存储器的制作方法,其特征在于,该方法至少包括以下步骤:
(1)提供一衬底,并对该衬底进行清洗;
(2)在所述衬底上形成一底电极并在所述底电极上生长介质层;
(3)在所述介质层中制作贯孔并在所述贯孔中填充满金属;
(4)在所述介质层上表面形成与所述贯孔中金属接触的复合存储结构;所述复合存储结构为由硫系化合物(141)和氧化物(142)构成的层叠结构;
(5)在所述复合存储结构上表面形成顶电极。
优选地,所述步骤(1)中对所述衬底进行清洗的步骤至少包括:a)将所述衬底放入丙酮溶液中,超声震荡3-10分钟;b)将所述衬底放入无水乙醇中,超声震荡2-8分钟,然后用去离子水冲洗1-3分钟后用氮气吹干;c)将氮气吹干后的衬底置于烘烤箱内烘烤10-30分钟用以去除其表面的水分。
优选地,所述步骤(3)中在所述贯孔中填充金属后还包括步骤:采用化学机械研磨技术将填充金属后的所述介质层上表面贯孔外的金属去除的过程。
优选地,所述步骤(4)中形成所述复合存储结构的方法至少包括:(1)在所述介质层上表面依次沉积硫系化合物层和氧化物层;(2)利用光刻技术在所述氧化物层上表面制作光掩模图形;(3)以所述光掩模图形为掩膜,依次对所述氧化物层和硫系化合物层进行刻蚀至所述介质层为止,形成贯通的两层层叠结构。
优选地,所述步骤(4)中形成所述复合存储结构的方法至少包括:(1)在所述介质层上表面依次沉积氧化物层和硫系化合物层;(2)利用光刻技术在所述硫系化合物层上表面制作光掩模图形;(3)以所述光掩模图形为掩膜,依次对所述硫系化合物层和氧化物层进行刻蚀至所述介质层为止,形成贯通的两层层叠结构。
优选地,所述步骤(4)中形成所述复合存储结构的方法至少包括:(1)在所述介质层上表面依次沉积氧化物层、硫系化合物层以及氧化物层;(2)利用光刻技术在位于所述介质层最上方的所述氧化物层上表面制作光掩模图形;(3)以所述光掩模图形为掩膜,依次对位于所述介质层最上方的所述氧化物层、硫系化合物层以及与所述介质层接触的氧化物层进行刻蚀至所述介质层为止,形成贯通的三层层叠结构。
优选地,所述步骤(4)中形成所述复合存储结构的方法至少包括:(1)在所述介质层上表面依次沉积硫系化合物层、氧化物层以及硫系化合物层;(2)利用光刻技术在位于所述介质层最上方的所述硫系化合物层上表面制作光掩模图形;(3)以所述光掩模图形为掩膜,依次对位于所述介质层最上方的所述硫系化合物层、氧化物层以及与所述介质层接触的氧化物层进行刻蚀至所述介质层为止,形成贯通的三层层叠结构。
如上所述,本发明的存储器及其制作方法,具有以下有益效果:发明的存储器克服了现有技术中相变存储器高低阻值在一定范围内的不确定和一定的阻值分布现象以及电致阻变存储器生成多种导电通道形态的问题。具有相变存储技术的稳定可重复性好的特点以及电致阻变存储技术的结构变化小的特点,并具有容量大、密度高、功耗低等优势,同时与CMOS工艺相兼容,适用于大规模工业化生产。
附图说明
图1至图7显示为本发明的存储器的制作方法中各个阶段的结构示意图。
图8显示为本发明的存储器的贯孔中填充有两种金属的结构示意图。
图9显示为本发明的存储器的介质层上具有三层层叠结构的示意图。
图10显示为本发明的存储器的三层层叠结构上形成的顶电极的结构示意图。
图11显示为本发明的存储器的制作方法的流程框图。
元件标号说明
10衬底
11底电极
12介质层
13贯孔
141硫系化合物
142氧化物
14复合存储结构
15顶电极
S1~S5步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图11。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种存储器,该存储器至少包括:如图1所示的衬底10以及形成于该衬底10上表面的底电极11;优选地,所述衬底为半导体衬底,本实施例中所述衬底为硅衬底;优选地,所述底电极11的材料为金属导电材料;如图2所示,该存储器还包括位于所述底电极11上的是介质层12,优选地,所述介质层12的材料包括SiO2、SiNx、AL2O3或ZrO2中的任意一种。本实施例中所述介质层12的材料为SiO2;进一步优选地,所述介质层的厚度为100nm-300nm;如图3所示,所述介质层12中设有贯孔13,如图4所示,所述贯孔13中填充有金属,优选地,所述贯孔的直径为50nm-300nm;所述金属的材料为钨(W)或氮化钛(TiN);本发明的所述存储器还包括位于所述介质层上表面且与所述贯孔中的金属接触的复合存储结构,所述复合存储结构为由硫系化合物和氧化物构成的至少两层层叠结构;本实施例中,优选地,如图6所示,所述层叠结构为由硫系化合物141和氧化物142构成的两层层叠结构,所述该两层层叠结构构成所述复合存储结构14。该两层层叠结构中所述硫系化合物141和氧化物142在所述介质层上表面的顺序可颠倒。本实施例中,进一步优选地,所述两层层叠结构为:位于所述介质层上表面并接触于所述贯孔中金属的硫系化合物141和位于所述硫系化合物上表面的氧化物142构成的双层结构;所述硫系化合物与所述氧化物彼此接触。优选地,本发明中,所述氧化物包括多元金属氧化物,所述多元金属氧化物指的是由两种或两种以上金属元素构成的氧化物。本实施例中,所述硫系化合物为Ge2Sb2Te5(GST);所述氧化物为TiO2
如图7所示,本发明的存储器还包括形成于所述复合存储结构上表面的顶电极15。本实施例中,优选地,所述硫系化合物141的厚度为10nm-20nm;所述氧化物142的厚度为10-20nm;优选地,所述顶电极15的材料包括:TiN、Pt或W中的任意一种。
本发明中本实施例的所述存储器的制作方法如下(如图11所示,显示为本发明中所述存储器的制作方法流程)
步骤S1:如图1所示,提供一衬底10,本实施例中所述衬底为半导体硅衬底,然后对该衬底10进行清洗。
优选地,本实施例中对所述衬底进行清洗的方法至少包括一下步骤:(1)将所述衬底放入丙酮溶液中,超声震荡5分钟;(2)将所述衬底放入无水乙醇中,超声震荡5分钟,然后用去离子水冲洗1分钟后用氮气吹干;(3)将氮气吹干后的衬底置于80℃的烘烤箱内烘烤20分钟用以去除其表面的水分。
步骤S2:如图2所示,在清洗后的所述衬底10上形成一底电极11并在所述底电极11上生长介质层12;所形成的的结构如图2所示。本实施例中,优选地,在所述衬底上形成底电极的方法为高真空磁控溅射淀积法。进一步优选地,在所述底电极上表面形成所述介质层12的方法为原位溅射生长法。
步骤S3:在所述介质层中制作贯孔并在所述贯孔中填充满金属;形成的结构如图4所示;优选地,制作所述贯孔的方法包括电子束曝光、反应离子刻蚀技术或亚微米CMOS工艺制备纳米孔洞的方法。本实施例中利用反应离子刻蚀技术来制备所述贯孔。所述贯孔是指穿透所述介质层的上下表面,由于所述介质层位于所述底电极上表面,因此所述介质层的下表面与底电极上表面接触,因此所述贯孔与所述介质层的上表面接触,本发明的该步骤在所述贯孔中填充满金属,所述金属与所述介质层上表面接触。本发明中在所述贯孔中填充金属的方法包括磁控溅射、原子层沉积(ALD)、物理气相沉积(PVD)或化学气相沉积(CVD)技术。本实施例中,在所述贯孔中填充所述金属的方法为原子层沉积法。
优选地,该步骤中在所述贯孔中填充金属后还包括步骤:采用化学机械研磨技术将填充金属后的所述介质层上表面贯孔外的金属去除的过程。经过化学机械研磨的所述介质层的上表面如图4所示。
步骤S4:所述介质层的上表面经过化学机械研磨后,在所述介质层12的上表面形成与所述贯孔13中金属接触的复合存储结构;所述复合存储结构为由硫系化合物和氧化物构成的层叠结构;本实施例中,形成的所述层叠结构中,所述硫系化合物141形成于所述介质层上表面,而所述氧化物形成于所述硫系化合物的上表面,二者构成双层结构,如图6所示,形成所述复合存储结构14。
优选地,该步骤中形成所述复合存储结构的方法步骤如下:(1)在所述介质层12上表面依次沉积硫系化合物层和氧化物层;形成如图5所示的结构;(2)利用光刻技术在所述氧化物层上表面制作光掩模图形;在制作光掩模图形的过程中,先在所述氧化物层上表面旋涂光刻胶,并在100℃下坚膜10分钟,再利用所要求成形的图形经过曝光和显影技术在所述介质层上表面形成所述光掩模图形;(3)以所述光掩模图形为掩膜,依次对所述氧化物层和硫系化合物层进行刻蚀至所述介质层为止,形成贯通的两层层叠结构。形成的复合存储结构14如图6所示。
步骤S5:如图6所示的所述复合存储结构14上表面形成顶电极15。优选地,形成所述顶电极的方法为干法刻蚀或湿法腐蚀。本实施例中形成所述顶电极的方法为湿法腐蚀。
优选地,本发明的所述存储器中的所述复合存储结构构成矩阵阵列,该矩阵阵列用于研究构成所述不同存储器的阻变特性和电学特性,为实施大量的实验提供条件。
实施例二
本实施例中的存储器与实施例一中的存储器的不同之处在于所述复合存储结构不同,本实施例中,所述复合存储结构包括位于所述介质层上表面的氧化物与位于所述氧化物142上表面的硫系化合物141,即本实施例中的复合存储结构中的氧化物和硫系化合物与实施例一中的氧化物和硫系化合物恰好位置上下颠倒。本实施例中构成所述复合存储结构的所述两层层叠结构包括:位于所述介质层上表面并接触于所述贯孔中金属的氧化物和位于所述氧化物上表面的硫系化合物;所述氧化物与所述硫系化合物彼此接触。
同时,本实施例中形成所述复合存储结构的方法包括:(1)在所述介质层上表面依次沉积氧化物层和硫系化合物层;(2)利用光刻技术在所述硫系化合物层上表面制作光掩模图形;在制作光掩模图形的过程中,先在所述介质层上表面旋涂光刻胶,并在100℃下坚膜10分钟,再利用所要求成形的图形经过曝光和显影技术在所述介质层上表面形成所述光掩模图形;(3)以所述光掩模图形为掩膜,依次对所述硫系化合物层和氧化物层进行刻蚀至所述介质层为止,形成贯通的两层层叠结构。
本实施例中形成的所述复合存储结构与实施例一中的复合存储结构不同之外,对应地形成该复合存储结构的方法也不相同。除此之外,本实施例中所述存储器的其他结构部分与实施例一相同,并且其他结构部分的实施步骤和方法与实施例一均相同。
本实施例的所述存储器中的所述复合存储结构构成矩阵阵列,该矩阵阵列用于研究构成所述不同存储器的阻变特性和电学特性,为实施大量的实验提供条件。
实施例三
本实施例提供一种存储器,该存储器至少包括:如图1所示的衬底10以及形成于该衬底10上表面的底电极11;优选地,所述衬底为半导体衬底,本实施例中所述衬底为硅衬底;优选地,所述底电极11的材料为金属导电材料;如图2所示,该存储器还包括位于所述底电极11上的是介质层12,优选地,所述介质层12的材料包括SiO2、SiNx、AL2O3或ZrO2中的任意一种。本实施例中所述介质层12的材料为SiO2;进一步优选地,所述介质层的厚度为100nm-300nm;如图3所示,所述介质层12中设有贯孔13,如图4所示,所述贯孔13中填充有金属,优选地,所述贯孔的直径为50nm-300nm;本发明中所述贯孔中的金属为一种或多种,所述多种金属在所述贯孔中彼此上下堆叠。优选地,本实施例中所述贯孔中的金属的材料有两种,分别为钨(W)和氮化钛(TiN),如图8所示,钨和氮化钛二者在所述贯孔中上下堆叠;本实施例中,钨堆叠在氮化钛之上。本实施例中的所述存储器还包括位于所述介质层上表面且与所述贯孔中的金属接触的复合存储结构,本实施例中,所述层叠结构为由硫系化合物和氧化物构成的三层层叠结构。优选地,如图9所示,所述三层层叠结构包括:位于所述介质层12上表面并接触于所述贯孔13中金属的硫系化合物141、位于所述硫系化合物141上表面的氧化物142以及位于所述氧化物142上表面的硫系化合物141;所述氧化物与所述硫系化合物彼此接触。
如图10所示,本实施例中的存储器还包括形成于所述复合存储结构14上表面的顶电极15。本实施例中,优选地,所述硫系化合物141的厚度为10nm-20nm;所述氧化物142的厚度为10-20nm;优选地,所述顶电极15的材料包括:TiN、Pt或W中的任意一种。
本发明中本实施例的所述存储器的制作方法如下(如图11所示,显示为本发明中所述存储器的制作方法流程)
步骤S1:如图1所示,提供一衬底10,本实施例中所述衬底为半导体硅衬底,然后对该衬底10进行清洗。
优选地,本实施例中对所述衬底进行清洗的方法至少包括一下步骤:(1)将所述衬底放入丙酮溶液中,超声震荡5分钟;(2)将所述衬底放入无水乙醇中,超声震荡5分钟,然后用去离子水冲洗1分钟后用氮气吹干;(3)将氮气吹干后的衬底置于80℃的烘烤箱内烘烤20分钟用以去除其表面的水分。
步骤S2:如图2所示,在清洗后的所述衬底10上形成一底电极11并在所述底电极11上生长介质层12;所形成的的结构如图2所示。本实施例中,优选地,在所述衬底上形成底电极的方法为高真空磁控溅射淀积法。进一步优选地,在所述底电极上表面形成所述介质层12的方法为原位溅射生长法。
步骤S3:在所述介质层中制作贯孔并在所述贯孔中填充满金属;形成的结构如图8所示;优选地,制作所述贯孔的方法包括电子束曝光、反应离子刻蚀技术或亚微米CMOS工艺制备纳米孔洞的方法。本实施例中利用反应离子刻蚀技术来制备所述贯孔。所述贯孔是指穿透所述介质层的上下表面,由于所述介质层位于所述底电极上表面,因此所述介质层的下表面与底电极上表面接触,因此所述贯孔与所述介质层的上表面接触,本实施例的该步骤在所述贯孔中填充满金属,本实施例中所述贯孔中有两种金属,分别为钨(W)和氮化钛(TiN);该两种金属在所述贯孔中彼此上下堆叠,钨堆叠在氮化钛之上。所述金属与所述介质层上表面接触。本发明中在所述贯孔中填充金属的方法包括磁控溅射、原子层沉积(ALD)、物理气相沉积(PVD)或化学气相沉积(CVD)技术。本实施例中,在所述贯孔中填充所述金属的方法为原子层沉积法。首先在所述贯孔中沉积金属氮化钛,而沉积有氮化钛的贯孔没有被填充满,然后再接着沉积钨至该贯孔被填充满为止。
优选地,该步骤中在所述贯孔中填充金属后还包括步骤:采用化学机械研磨技术将填充金属后的所述介质层上表面贯孔外的金属去除的过程。经过化学机械研磨的所述介质层的上表面如图4所示。
步骤S4:所述介质层的上表面经过化学机械研磨后,在所述介质层12的上表面形成与所述贯孔13中金属接触的复合存储结构;所述复合存储结构为由硫系化合物-氧化物-硫系化合物构成的三层层叠结构。优选地,该步骤中形成所述复合存储结构的方法步骤如下:(1)在所述介质层12上表面依次沉积硫系化合物层、氧化物层以及硫系化合物层;(2)利用光刻技术在所述介质层最上方的硫系化合物层上表面制作光掩模图形;在制作光掩模图形的过程中,先在所述硫系化合物层上表面旋涂光刻胶,并在100℃下坚膜10分钟,再利用所要求成形的图形经过曝光和显影技术在所述介质层上表面形成所述光掩模图形;(3)以所述光掩模图形为掩膜,依次对位于所述介质层最上方的硫系化合物层、中间的氧化物层以及与所述介质层上表面接触的硫系化合物层进行刻蚀,直到刻蚀至所述介质层为止,形成贯通的三层层叠结构。形成的复合存储结构14如图9所示。
步骤S5:在所述复合存储结构14上表面形成顶电极15。优选地,形成所述顶电极的方法为干法刻蚀或湿法腐蚀。本实施例中形成所述顶电极的方法为湿法腐蚀,形成的结构如图10所示。
优选地,本发明的所述存储器中的所述复合存储结构构成矩阵阵列,该矩阵阵列用于研究构成所述不同存储器的阻变特性和电学特性,为实施大量的实验提供条件。
实施例四
本实施例中的存储器与实施例三中的存储器的不同之处在于所述复合存储结构不同,本实施例中,所述复合存储结构包括位于所述介质层上表面的氧化物和位于所述氧化物上表面的硫系化合物以及位于所述硫系化合物上表面的氧化物层;即本实施例中的复合存储结构中的氧化物和硫系化合物构成的三层层叠结构与实施例三中的硫系化合物-氧化物-硫系化合物三层层叠结构不同。本实施例中的复合存储结构为:氧化物-硫系化合物-氧化物三层层叠结构。本实施例中构成所述复合存储结构的所述氧化物与所述硫系化合物彼此贯通。
同时,本实施例中形成所述复合存储结构的方法包括:(1)在所述介质层12上表面依次沉积氧化物层、硫系化合物层以及氧化物层;(2)利用光刻技术在所述介质层最上方的氧化物层上表面制作光掩模图形;在制作光掩模图形的过程中,先在最上方的所述氧化物层上表面旋涂光刻胶,并在100℃下坚膜10分钟,再利用所要求成形的图形经过曝光和显影技术在所述介质层上表面形成所述光掩模图形;(3)以所述光掩模图形为掩膜,依次对位于所述介质层最上方的氧化物层、中间的硫系化合物层以及与所述介质层上表面接触的氧化物层进行刻蚀,直到刻蚀至所述介质层为止,形成贯通的三层层叠结构。
本实施例中形成的所述复合存储结构与实施例三中的复合存储结构不同之外,对应地形成该复合存储结构的方法也不相同。除此之外,本实施例中所述存储器的其他结构部分与实施例三相同,并且其他结构部分的实施步骤和方法与实施例三均相同。
本实施例的所述存储器中的所述复合存储结构构成矩阵阵列,该矩阵阵列用于研究构成所述不同存储器的阻变特性和电学特性,为实施大量的实验提供条件。
综上所述,本发明提出一种利用硫系化合物和氧化物材料制备的兼具相变和电致阻变特性的新型阻变存储器结构及其制备方法,用于制备稳定可靠的半导体存储芯片。硫系化合物材料非晶与多晶中固有的分布均匀的缺陷可以成为氧化物材料中氧空位的输运通道,弥补高密度存储氧化物材料纳米尺度下缺陷不均匀的问题,氧化物材料中形成的氧空位通路,能促进硫系化合物材料的阈值转变,使高低阻值增大,有利于提升其存储单元的成品率与可靠性,本发明在于利用相变存储技术的稳定可重复性好,同时兼具电致阻变存储技术的结构变化小的特点,弥补了两种存储技术的不足。并且该新型的电阻型存储器结构拥有工艺简单、大容量、高密度、低功耗等方面的优势,同时与CMOS工艺相兼容,适用于大规模工业化生产,所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种存储器,其特征在于,所述存储器至少包括:
形成于一衬底上表面的底电极和形成于该底电极上的介质层;
所述介质层中设有充满金属的贯孔;
形成于所述介质层上表面且与所述贯孔中的金属接触的复合存储结构;所述复合存储结构为由硫系化合物和氧化物构成的至少两层层叠结构;
形成于所述复合存储结构上表面的顶电极。
2.根据权利要求1所述的存储器,其特征在于:所述贯孔中的金属为一种或多种,所述多种种金属在所述贯孔中彼此上下堆叠。
3.根据权利要求1所述的存储器,其特征在于:所述层叠结构为由硫系化合物和氧化物构成的两层层叠结构。
4.根据权利要求3所述的存储器,其特征在于:所述两层层叠结构为:位于所述介质层上表面并接触于所述贯孔中金属的硫系化合物和位于所述硫系化合物上表面的氧化物构成的双层结构;所述硫系化合物与所述氧化物彼此接触。
5.根据权利要求3所述的存储器,其特征在于:所述两层层叠结构包括:位于所述介质层上表面并接触于所述贯孔中金属的氧化物和位于所述氧化物上表面的硫系化合物;所述氧化物与所述硫系化合物彼此接触。
6.根据权利要求1所述的存储器,其特征在于:所述层叠结构为由硫系化合物和氧化物构成的三层层叠结构。
7.根据权利要求6所述的存储器,其特征在于:所述三层层叠结构包括:位于所述介质层上表面并接触于所述贯孔中金属的硫系化合物、位于所述硫系化合物上表面的氧化物以及位于所述氧化物上表面的硫系化合物;所述氧化物与所述硫系化合物彼此接触。
8.根据权利要求6所述的存储器,其特征在于:所述三层层叠结构包括:位于所述介质层上表面并接触于所述贯孔中金属的氧化物、位于所述氧化物上表面的硫系化合物以及位于所述硫系化合物上表面的氧化物;所述硫系化合物与所述氧化物彼此接触。
9.一种存储器的制作方法,其特征在于,该方法至少包括以下步骤:
(1)提供一衬底,并对该衬底进行清洗;
(2)在所述衬底上形成一底电极并在所述底电极上生长介质层;
(3)在所述介质层中制作贯孔并在所述贯孔中填充满金属;
(4)在所述介质层上表面形成与所述贯孔中金属接触的复合存储结构;所述复合存储结构为由硫系化合物和氧化物构成的层叠结构;
(5)在所述复合存储结构上表面形成顶电极。
10.根据权利要求9所述的存储器的制作方法,其特征在于:所述步骤(1)中对所述衬底进行清洗的步骤至少包括:(1)将所述衬底放入丙酮溶液中,超声震荡3-10分钟;(2)将所述衬底放入无水乙醇中,超声震荡2-8分钟,然后用去离子水冲洗1-3分钟后用氮气吹干;(3)将氮气吹干后的衬底置于烘烤箱内烘烤10-30分钟用以去除其表面的水分。
11.根据权利要求9所述的存储器的制作方法,其特征在于:所述步骤(3)中在所述贯孔中填充金属后还包括步骤:采用化学机械研磨技术将填充金属后的所述介质层上表面贯孔外的金属去除的过程。
12.根据权利要求9所述的存储器的制作方法,其特征在于:所述步骤(4)中形成所述复合存储结构的方法至少包括:(1)在所述介质层上表面依次沉积硫系化合物层和氧化物层;(2)利用光刻技术在所述氧化物层上表面制作光掩模图形;(3)以所述光掩模图形为掩膜,依次对所述氧化物层和硫系化合物层进行刻蚀至所述介质层为止,形成贯通的两层层叠结构。
13.根据权利要求9所述的存储器的制作方法,其特征在于:所述步骤(4)中形成所述复合存储结构的方法至少包括:(1)在所述介质层上表面依次沉积氧化物层和硫系化合物层;(2)利用光刻技术在所述硫系化合物层上表面制作光掩模图形;(3)以所述光掩模图形为掩膜,依次对所述硫系化合物层和氧化物层进行刻蚀至所述介质层为止,形成贯通的两层层叠结构。
14.根据权利要求9所述的存储器的制作方法,其特征在于:所述步骤(4)中形成所述复合存储结构的方法至少包括:(1)在所述介质层上表面依次沉积氧化物层、硫系化合物层以及氧化物层;(2)利用光刻技术在位于所述介质层最上方的所述氧化物层上表面制作光掩模图形;(3)以所述光掩模图形为掩膜,依次对位于所述介质层最上方的所述氧化物层、硫系化合物层以及与所述介质层接触的氧化物层进行刻蚀至所述介质层为止,形成贯通的三层层叠结构。
15.根据权利要求9所述的存储器的制作方法,其特征在于:所述步骤(4)中形成所述复合存储结构的方法至少包括:(1)在所述介质层上表面依次沉积硫系化合物层、氧化物层以及硫系化合物层;(2)利用光刻技术在位于所述介质层最上方的所述硫系化合物层上表面制作光掩模图形;(3)以所述光掩模图形为掩膜,依次对位于所述介质层最上方的所述硫系化合物层、氧化物层以及与所述介质层接触的氧化物层进行刻蚀至所述介质层为止,形成贯通的三层层叠结构。
CN201410265001.9A 2014-06-13 2014-06-13 一种存储器及其制作方法 Expired - Fee Related CN105322090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410265001.9A CN105322090B (zh) 2014-06-13 2014-06-13 一种存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410265001.9A CN105322090B (zh) 2014-06-13 2014-06-13 一种存储器及其制作方法

Publications (2)

Publication Number Publication Date
CN105322090A true CN105322090A (zh) 2016-02-10
CN105322090B CN105322090B (zh) 2018-09-25

Family

ID=55249077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410265001.9A Expired - Fee Related CN105322090B (zh) 2014-06-13 2014-06-13 一种存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN105322090B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725398A (zh) * 2020-05-27 2020-09-29 北京航空航天大学 基于人工神经突触功能的双层多孔氧化物结构的制备方法
CN112467028A (zh) * 2020-11-23 2021-03-09 华中科技大学 一种超声提升阻变存储器可靠性和容量的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188735A1 (en) * 2003-03-04 2004-09-30 Horii Hideki Phase change storage cells for memory devices, memory devices having phase change storage cells and methods of forming the same
CN101572292A (zh) * 2009-06-12 2009-11-04 中国科学院上海微***与信息技术研究所 相变和阻变合二为一实现多态存储的存储器单元及方法
CN101615655A (zh) * 2009-07-21 2009-12-30 中国科学院上海微***与信息技术研究所 导电氧化物过渡层及含该过渡层的相变存储器单元
CN102447061A (zh) * 2011-12-12 2012-05-09 华中科技大学 一种高速低功耗相变存储器的制备方法
CN102820425A (zh) * 2011-06-09 2012-12-12 复旦大学 一种相变阻变多层结构存储器及其制备方法
CN103346258A (zh) * 2013-07-19 2013-10-09 中国科学院上海微***与信息技术研究所 相变存储单元及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188735A1 (en) * 2003-03-04 2004-09-30 Horii Hideki Phase change storage cells for memory devices, memory devices having phase change storage cells and methods of forming the same
CN101572292A (zh) * 2009-06-12 2009-11-04 中国科学院上海微***与信息技术研究所 相变和阻变合二为一实现多态存储的存储器单元及方法
CN101615655A (zh) * 2009-07-21 2009-12-30 中国科学院上海微***与信息技术研究所 导电氧化物过渡层及含该过渡层的相变存储器单元
CN102820425A (zh) * 2011-06-09 2012-12-12 复旦大学 一种相变阻变多层结构存储器及其制备方法
CN102447061A (zh) * 2011-12-12 2012-05-09 华中科技大学 一种高速低功耗相变存储器的制备方法
CN103346258A (zh) * 2013-07-19 2013-10-09 中国科学院上海微***与信息技术研究所 相变存储单元及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BYUNG JOON CHOI等: "Switching Power Reduction in Phase Change Memory Cell Using CVD Ge2Sb2Te5 and Ultrathin TiO2 Films", 《J. ELECTROCHEM. SOC.》 *
CHENG XU等: "Lower current operation of phase change memory cell with a thin TiO2TiO2 layer", 《APPL. PHYS. LETT.》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725398A (zh) * 2020-05-27 2020-09-29 北京航空航天大学 基于人工神经突触功能的双层多孔氧化物结构的制备方法
CN111725398B (zh) * 2020-05-27 2022-03-15 北京航空航天大学 基于人工神经突触功能的双层多孔氧化物结构的制备方法
CN112467028A (zh) * 2020-11-23 2021-03-09 华中科技大学 一种超声提升阻变存储器可靠性和容量的方法
CN112467028B (zh) * 2020-11-23 2022-03-18 华中科技大学 一种超声提升阻变存储器可靠性和容量的方法

Also Published As

Publication number Publication date
CN105322090B (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN100511697C (zh) 存储单元结构
US20080165569A1 (en) Resistance Limited Phase Change Memory Material
CN100563041C (zh) 一种电阻存储器的器件单元结构及制作方法
CN102754234B (zh) 硫属化合物存储器存取装置的自对准生长方法
WO2021003904A1 (zh) 一种相变存储器及其制作方法
US9276202B2 (en) Phase-change storage unit containing TiSiN material layer and method for preparing the same
CN101572291B (zh) 一种实现多级存储的存储器单元结构及其制作方法
US9214629B2 (en) Resistive memory and method for fabricating the same
JP2020532121A (ja) 誘電バリアを有する自己選択型メモリ・セル
CN100578753C (zh) 存储器元件及其制造方法
WO2021042422A1 (zh) 一种三维堆叠相变存储器及其制备方法
CN102683584B (zh) 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法
TWI686931B (zh) 三維記憶體陣列及其形成方法
CN103682089A (zh) 高速、高密度、低功耗的相变存储器单元及制备方法
US9406880B2 (en) Resistive memory having confined filament formation
US10608177B2 (en) Self-gated RRAM cell and method for manufacturing the same
CN108630810B (zh) 1s1r存储器集成结构及其制备方法
CN102832340B (zh) 一种相变存储器单元及其制备方法
CN111969106A (zh) 一种相变存储器件及其制造方法
CN103427022A (zh) 包含三明治型电极的相变存储结构及其制备方法
CN105322090B (zh) 一种存储器及其制作方法
CN101572292B (zh) 相变和阻变合二为一实现多态存储的存储器单元及方法
CN105280815B (zh) 相变存储器检测结构及其制备方法
CN102593349A (zh) 一种SixNy基电阻型存储器及其制备方法和应用
CN103531710B (zh) 一种高速低功耗相变存储器单元及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180925