CN105321552B - 一种延迟锁相环及其复位控制方法 - Google Patents
一种延迟锁相环及其复位控制方法 Download PDFInfo
- Publication number
- CN105321552B CN105321552B CN201510791126.XA CN201510791126A CN105321552B CN 105321552 B CN105321552 B CN 105321552B CN 201510791126 A CN201510791126 A CN 201510791126A CN 105321552 B CN105321552 B CN 105321552B
- Authority
- CN
- China
- Prior art keywords
- dll
- control circuit
- lock
- logic control
- numerical value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dram (AREA)
Abstract
本发明公开一种延迟锁相环及其复位控制方法,***上电检测电路检测DRAM芯片上电时,发出***上电信号给***控制电路,***控制电路产生一个DLL复位信号给逻辑控制电路,DLL开始锁定;当DLL完全锁定后,把DLL的锁定状态数值存储到状态存储电路里,当芯片初始化结束以后DLL复位时,直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路,逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度,让DLL快速锁定。本发明能够在DRAM初始化后进行读/写操作时,保证DLL能够被完全锁定,有效的避免了现有技术中DRAM上电初始化后DLL没有完全锁定就开始读/写操作所引起的读/写错误。
Description
【技术领域】
本发明涉及延迟锁相环技术领域,特别涉及一种延迟锁相环及其复位控制方法。
【背景技术】
请参阅图1和图2所示,DRAM芯片上电后,芯片进入初始化状态,在初始化结束时,芯片***的***控制电路会发出延迟锁相环DLL复位的指令,在DLL复位指令后200个时钟周期,***就会进行读/写操作。在***进行读/写操作时,需要DLL处于锁定状态,也就是说DLL在复位后200个时钟周期内要锁定。
现有技术存在的问题:由于一些不可预知的原因,例如电源噪声,输入时钟的抖动等,DLL经常在200个时钟周期内不能锁定,当***需要进行读/写时,如果DLL没有锁定,读/写就会出现错误。
【发明内容】
本发明的目的在于提供一种延迟锁相环及其复位控制方法,以解决现有延迟锁相环在芯片初始化结束时200个时钟周期内经常无法锁定,导致读/写出现错误的问题。
为了实现上述目的,本发明采用如下技术方案:
一种延迟锁相环,包括延迟链、鉴相器、反馈电路、逻辑控制电路、***控制电路、***上电检测电路和状态存储电路;输入时钟信号线连接延迟链和鉴相器;延迟链的输出端连接输出时钟信号线;反馈电路的输入端连接延迟链的输出端,反馈电路的输出端连接鉴相器;鉴相器的输出端连接逻辑控制电路,逻辑控制电路的输出端连接延迟链;***上电检测电路的输出端连接***控制电路的输入端,***控制电路的输出端连接逻辑控制电路。
进一步的,所述***上电检测电路用于监测DRAM芯片上电时刻;状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值。
进一步的,***上电检测电路检测DRAM芯片上电时,发出***上电信号给***控制电路,***控制电路产生一个DLL复位信号给逻辑控制电路,DLL开始锁定;当DLL完全锁定后,把DLL的锁定状态数值存储到状态存储电路里,当芯片初始化结束以后DLL复位时,直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路,逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度,让DLL快速锁定。
进一步的,所述***上电检测电路连接状态存储电路,用于在DRAM芯片上电时复位状态存储电路。
一种延迟锁相环的复位控制方法,包括以下步骤:***上电检测电路检测DRAM芯片上电时,发出***上电信号给***控制电路,***控制电路产生一个DLL复位信号给逻辑控制电路,DLL开始锁定;当DLL完全锁定后,把DLL的锁定状态数值存储到状态存储电路里,当芯片初始化结束以后DLL复位时,直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路,逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度,让DLL快速锁定。
相对于现有技术,本发明具有以下有益效果:
本发明,在DRAM上电后***初始化时,***控制电路直接产生DLL复位信号让DLL开始进行锁定,由于初始化时间很长,远远超过200个时钟周期,所以DLL肯定可以完全锁定。当DLL完全锁定后,把DLL的锁定状态数值存储到状态存储电路里,当芯片初始化结束以后DLL复位时,直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路,逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度,让DLL直接从几乎已经锁定的状态开始锁定,DLL可以很快就处于完全锁定状态。本发明能够在DRAM初始化后进行读/写操作时,保证DLL能够被完全锁定,有效的避免了现有技术中DRAM上电初始化后DLL没有完全锁定就开始读/写操作所引起的读/写错误。
【附图说明】
图1为现有DRAM工作时序示意图;
图2为现有延迟锁相环的结构示意图;
图3为本发明延迟锁相环的结构示意图;
图4为本发明DRAM工作时序示意图。
【具体实施方式】
请参阅图3所示,本发明一种延迟锁相环,包括延迟链、鉴相器、反馈电路、逻辑控制电路、***控制电路、***上电检测电路和状态存储电路;输入时钟信号线连接延迟链和鉴相器;延迟链的输出端连接输出时钟信号线;反馈电路的输入端连接延迟链的输出端,反馈电路的输出端连接鉴相器;鉴相器的输出端连接逻辑控制电路,逻辑控制电路的输出端连接延迟链。***上电检测电路的输出端连接***控制电路的输入端,***控制电路的输出端连接逻辑控制电路。***上电检测电路的输出端还连接DLL状态存储电路,用于在DRAM芯片上电时刻复位DLL状态存储电路。
本发明在现有延迟锁相环结果的基础上,增加了一个***上电检测电路和状态存储电路;***上电检测电路用于监测DRAM芯片上电时刻;状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值。
请参阅图4所示,本发明一种延迟锁相环的复位控制方法,包括以下步骤:***上电检测电路检测DRAM芯片上电时,发出***上电信号给***控制电路,***控制电路产生一个DLL复位信号给逻辑控制电路,DLL开始锁定,由于初始化时间很长,远远超过200个时钟周期,所以DLL肯定可以完全锁定。当DLL完全锁定后,把DLL的锁定状态数值存储到状态存储电路里,当芯片初始化结束以后DLL复位时,直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路,逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度,让DLL直接从几乎已经锁定的状态开始锁定,DLL可以很快就处于完全锁定状态。
Claims (2)
1.一种延迟锁相环,其特征在于,包括延迟链、鉴相器、反馈电路、逻辑控制电路、***控制电路、***上电检测电路和状态存储电路;输入时钟信号线连接延迟链和鉴相器;延迟链的输出端连接输出时钟信号线;反馈电路的输入端连接延迟链的输出端,反馈电路的输出端连接鉴相器;鉴相器的输出端连接逻辑控制电路,逻辑控制电路的输出端连接延迟链;***上电检测电路的输出端连接***控制电路的输入端,***控制电路的输出端连接逻辑控制电路;
所述***上电检测电路用于监测DRAM芯片上电时刻;状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值;
***上电检测电路检测DRAM芯片上电时,发出***上电信号给***控制电路,***控制电路产生一个DLL复位信号给逻辑控制电路,DLL开始锁定;当DLL完全锁定后,把DLL的锁定状态数值存储到状态存储电路里,当芯片初始化结束以后DLL复位时,直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路,逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度,让DLL快速锁定;
所述***上电检测电路连接状态存储电路,用于在DRAM芯片上电时复位状态存储电路。
2.一种延迟锁相环的复位控制方法,其特征在于,包括以下步骤:***上电检测电路检测DRAM芯片上电时,发出***上电信号给***控制电路,***控制电路产生一个DLL复位信号给逻辑控制电路,DLL开始锁定;当DLL完全锁定后,把DLL的锁定状态数值存储到状态存储电路里,当芯片初始化结束以后DLL复位时,直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路,逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度,让DLL快速锁定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510791126.XA CN105321552B (zh) | 2015-11-17 | 2015-11-17 | 一种延迟锁相环及其复位控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510791126.XA CN105321552B (zh) | 2015-11-17 | 2015-11-17 | 一种延迟锁相环及其复位控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105321552A CN105321552A (zh) | 2016-02-10 |
CN105321552B true CN105321552B (zh) | 2018-08-10 |
Family
ID=55248783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510791126.XA Active CN105321552B (zh) | 2015-11-17 | 2015-11-17 | 一种延迟锁相环及其复位控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105321552B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110557120B (zh) * | 2019-08-16 | 2021-02-26 | 西安电子科技大学 | 一种快速锁定的延迟链锁相环 |
CN113659979B (zh) * | 2021-08-20 | 2024-07-05 | 长江存储科技有限责任公司 | 延迟锁相环及其延迟线锁定方法、装置、介质及*** |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1664956A (zh) * | 2004-03-05 | 2005-09-07 | 海力士半导体有限公司 | 半导体存储装置中的延迟锁定回路及其时钟锁定方法 |
CN101116245A (zh) * | 2005-02-03 | 2008-01-30 | 睦塞德技术公司 | 用于初始化延迟锁定环的方法和装置 |
CN102497204A (zh) * | 2003-06-25 | 2012-06-13 | 睦塞德技术公司 | 用于延迟锁定环的初始化电路 |
CN204168277U (zh) * | 2014-09-30 | 2015-02-18 | 山东华芯半导体有限公司 | 一种延迟锁相环防止错锁的电路 |
CN104702273A (zh) * | 2015-03-25 | 2015-06-10 | 西安华芯半导体有限公司 | 一种防止错锁的延迟锁相环及其锁相方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8248124B2 (en) * | 2010-06-03 | 2012-08-21 | Intel Corporation | Methods and apparatuses for delay-locked loops and phase-locked loops |
-
2015
- 2015-11-17 CN CN201510791126.XA patent/CN105321552B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497204A (zh) * | 2003-06-25 | 2012-06-13 | 睦塞德技术公司 | 用于延迟锁定环的初始化电路 |
CN1664956A (zh) * | 2004-03-05 | 2005-09-07 | 海力士半导体有限公司 | 半导体存储装置中的延迟锁定回路及其时钟锁定方法 |
CN101116245A (zh) * | 2005-02-03 | 2008-01-30 | 睦塞德技术公司 | 用于初始化延迟锁定环的方法和装置 |
CN204168277U (zh) * | 2014-09-30 | 2015-02-18 | 山东华芯半导体有限公司 | 一种延迟锁相环防止错锁的电路 |
CN104702273A (zh) * | 2015-03-25 | 2015-06-10 | 西安华芯半导体有限公司 | 一种防止错锁的延迟锁相环及其锁相方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105321552A (zh) | 2016-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5746771B2 (ja) | 低電力スタンバイモード制御回路用装置 | |
CN105321552B (zh) | 一种延迟锁相环及其复位控制方法 | |
US20150253842A1 (en) | Semiconductor device, and power control method for usbotg | |
JP2010218406A (ja) | 電子機器 | |
US20120249184A1 (en) | Narrow pulse filter | |
US8390332B2 (en) | Noise reduction circuit and semiconductor device provided with noise reduction circuit | |
US8823428B2 (en) | Semiconductor device, method for operating the same, and memory system including the same | |
JP6612350B2 (ja) | 選択可能な充電電圧を供給する装置及び方法 | |
CN105680832B (zh) | 信号比较装置及其控制方法 | |
US10079606B2 (en) | Clock generation circuit | |
JP5125605B2 (ja) | リセット制御を有する集積回路装置 | |
TW201228226A (en) | Voltage hold circuit | |
CN110912539A (zh) | 时钟发生器和产生时钟信号的方法 | |
EP3876212B1 (en) | Electric apparatus, communication device, and communication system | |
US9384794B2 (en) | Semiconductor device and method of operating the same | |
US20170163248A1 (en) | Modulation of Power Supply Voltage for Varying Propagation Delay | |
KR101567999B1 (ko) | 로우 스윙 동적 회로 및 그 동작 방법 | |
US9600024B2 (en) | Control method of clock gating for dithering in the clock signal to mitigate voltage transients | |
TWI645674B (zh) | 半導體裝置的操作模式設定電路及使用該電路之資料處理系統 | |
JP6769490B2 (ja) | 集積回路装置 | |
JP2011191875A (ja) | Plcシステムにおける信号伝送制御方法および当該plcシステム | |
US8885438B1 (en) | Startup circuit detecting stable system clock | |
JP6870962B2 (ja) | 半導体装置、通信装置およびリセット方法 | |
KR101080720B1 (ko) | 중앙처리장치의 pll 동작을 보장하는 회로 | |
JP2017004100A (ja) | 電子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710075 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Applicant before: Xi'an Sinochip Semiconductors Co., Ltd. |
|
COR | Change of bibliographic data | ||
GR01 | Patent grant | ||
GR01 | Patent grant |