CN105304559A - 阵列基板的制造方法、阵列基板和显示装置 - Google Patents

阵列基板的制造方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN105304559A
CN105304559A CN201510646811.3A CN201510646811A CN105304559A CN 105304559 A CN105304559 A CN 105304559A CN 201510646811 A CN201510646811 A CN 201510646811A CN 105304559 A CN105304559 A CN 105304559A
Authority
CN
China
Prior art keywords
pattern
underlay substrate
outer peripheral
metal
peripheral areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510646811.3A
Other languages
English (en)
Other versions
CN105304559B (zh
Inventor
张鹏举
李鑫
丁金波
刘汉青
赵斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510646811.3A priority Critical patent/CN105304559B/zh
Publication of CN105304559A publication Critical patent/CN105304559A/zh
Application granted granted Critical
Publication of CN105304559B publication Critical patent/CN105304559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明是关于一种阵列基板的制造方法、阵列基板和显示装置，属于显示技术领域。所述方法包括：在衬底基板上形成第一金属图案；在形成有第一金属图案的衬底基板上形成绝缘层；在形成有绝缘层的衬底基板的***区域形成静电屏蔽层；在形成有静电屏蔽层的衬底基板的***区域形成***区域金属层；在***区域金属层和静电屏蔽层上，通过构图工艺形成***图案。本发明通过在***区域形成静电屏蔽层，之后在***区域的静电屏蔽层上形成金属层，解决了相关技术中***区域的金属层在形成时可能和第一金属图案产生ESD而破坏阵列基板上的电路，产品良率较低的问题；达到了避免***区域的金属层在形成时和第一金属图案产生ESD的效果，提高了产品良率。

Description

阵列基板的制造方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板的制造方法、阵列基板和显示装置。
背景技术
阵列基板是显示装置的重要组成部分，阵列基板通常包括衬底基板以及形成于衬底基板上的各种膜层结构。
相关技术中有一种阵列基板的制造方法，该方法首先在衬底基板上形成第一金属图案，之后在形成有第一金属图案的衬底基板上依次形成绝缘层、半导体层和第二金属图案。
发明人在实现本发明的过程中，发现上述方式至少存在如下缺陷：上述方法在形成用于形成第二金属图案的金属层的过程中，由于***区域的第一金属图案可能排布不均匀(如信号线的排布可能不均匀)，***区域的金属层在形成时可能和***区域的第一金属图案产生ESD(Electro-Staticdischarge，静电释放)而破坏阵列基板上的电路，产品良率较低。
发明内容
为了解决相关技术中***区域的金属层在形成时可能和第一金属图案产生ESD而破坏阵列基板上的电路，产品良率较低的问题，本发明提供了一种阵列基板的制造方法、阵列基板和显示装置。所述技术方案如下：
根据本发明的第一方面，提供一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成第一金属图案；
在形成有所述第一金属图案的衬底基板上形成绝缘层；
在形成有所述绝缘层的衬底基板的***区域形成静电屏蔽层；
在形成有所述静电屏蔽层的衬底基板的***区域形成***区域金属层；
在所述***区域金属层和所述静电屏蔽层上，通过构图工艺形成***图案，所述***图案的形状与所述***区域的金属图案的形状相同。
可选的，所述在形成有所述第一金属图案的衬底基板上形成绝缘层之后，所述方法还包括：
在形成有所述绝缘层的衬底基板的显示区域形成透明导电膜层；
在形成有所述透明导电膜层的衬底基板的显示区域形成金属层；
在所述透明导电膜层和所述金属层上，通过构图工艺形成第一图案，所述第一图案在所述衬底基板上的正投影与金属电极在所述衬底基板上的正投影的形状相同，所述金属电极包括源极、漏极和像素电极；
在形成所述第一图案的金属层上，通过构图工艺形成包括所述漏极的图案。
可选的，形成有所述绝缘层的衬底基板的显示区域形成有静电屏蔽层，所述显示区域的静电屏蔽层和所述***区域的静电屏蔽层是同时形成的透明导电膜层，
所述在形成有所述静电屏蔽层的衬底基板的***区域形成***区域金属层，包括：
在形成有所述透明导电膜层的衬底基板上形成金属层；
所述在所述***区域金属层和所述静电屏蔽层上，通过构图工艺形成***图案，包括：
在所述金属层和所述透明导电膜层上，通过构图工艺形成第二图案，所述第二图案在所述衬底基板上的正投影与预设金属图案在所述衬底基板上的正投影的形状相同，所述预设金属图案包括源极、漏极、像素电极和所述***区域的金属图案；
在形成所述第二图案的金属层上，通过构图工艺形成包括所述漏极的图案。
可选的，形成有所述绝缘层的衬底基板的显示区域形成有像素电极，
所述静电屏蔽层和所述像素电极是在一次构图工艺中形成的。
根据本发明的第二方面，提供一种阵列基板，所述阵列基板包括：
衬底基板；
所述衬底基板上设置有第一金属图案；
所述第一金属图案的衬底基板上设置有绝缘层；
所述绝缘层的衬底基板的***区域依次设置有静电屏蔽层和***区域金属层，所述***区域金属层的图案和所述静电屏蔽层的图案相同。
可选的，所述绝缘层的衬底基板上设置有包括半导体层的图案；
所述半导体层的衬底基板的显示区域设置有形状与第一图案相同的透明导电膜层，所述第一图案在所述衬底基板上的正投影与金属电极在所述衬底基板上的正投影的形状相同，所述金属电极包括源极、漏极和像素电极；
所述形状与第一图案相同的透明导电膜层的衬底基板的所述显示区域设置有所述源极和所述漏极。
可选的，所述衬底基板上设置有形状与第二图案相同的透明导电膜层，所述第二图案在所述衬底基板上的正投影与预设金属图案在所述衬底基板上的正投影的形状相同，所述预设金属图案包括源极、漏极、像素电极和所述***区域金属层；
所述形状与第二图案相同的透明导电膜层的衬底基板上设置有所述源极、所述漏极和所述***区域金属层。
可选的，所述静电屏蔽层为透明导电膜层。
根据本发明的第三方面，提供一种显示装置，所述显示装置包括第二方面提供的阵列基板。
本发明实施例提供的技术方案可以包括以下有益效果：
通过首先在***区域形成静电屏蔽层，之后在***区域的静电屏蔽层上形成金属层，解决了相关技术中***区域的金属层在形成时可能和第一金属图案产生ESD而破坏阵列基板上的电路，产品良率较低的问题；达到了避免***区域的金属层在形成时和第一金属图案产生ESD的效果，提高了产品良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
图1是本发明实施例示出的一种阵列基板的制造方法的流程图；
图2-1是本发明实施例示出的另一种阵列基板的制造方法的流程图；
图2-2至图2-8是图2-1所示实施例中衬底基板的结构示意图；
图3-1是本发明实施例示出的另一种阵列基板的制造方法的流程图；
图3-2至图3-4是图3-1所示实施例中衬底基板的结构示意图；
图4-1是本发明实施例示出的一种阵列基板的结构示意图；
图4-2是本发明实施例示出的另一种阵列基板的结构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
图1是本发明实施例示出的一种阵列基板的制造方法的流程图，本实施例以该阵列基板的制造方法应用于制造阵列基板来举例说明。该阵列基板的制造方法可以包括如下几个步骤：
在步骤101中，在衬底基板上形成第一金属图案。
在步骤102中，在形成有第一金属图案的衬底基板上形成绝缘层。
在步骤103中，在形成有绝缘层的衬底基板的***区域形成静电屏蔽层。
在步骤104中，在形成有静电屏蔽层的衬底基板的***区域形成***区域金属层。
在步骤105中，在***区域金属层和静电屏蔽层上，通过构图工艺形成***图案，***图案的形状与***区域的金属图案的形状相同。
综上所述，本发明实施例提供的阵列基板的制造方法，通过首先在***区域形成静电屏蔽层，之后在***区域的静电屏蔽层上形成金属层，解决了相关技术中***区域的金属层在形成时可能和第一金属图案产生ESD而破坏阵列基板上的电路，产品良率较低的问题；达到了避免***区域的金属层在形成时和第一金属图案产生ESD的效果，提高了产品良率。
图2-1是本发明实施例示出的另一种阵列基板的制造方法的流程图，本实施例以该阵列基板的制造方法应用于制造阵列基板来举例说明。该阵列基板的制造方法可以包括如下几个步骤：
在步骤201中，在衬底基板上形成第一金属图案。
在使用本发明实施例提供的阵列基板的制造方法时，可以首先在衬底基板上形成第一金属图案，该第一金属图案可以包括显示区域的栅极和***区域的信号线。本步骤结束时衬底基板的结构可以如图2-2所示，栅极121和信号线122均形成于衬底基板11上。示例性的，可以在衬底基板上形成第一金属层，之后通过构图工艺在第一金属层上形成第一金属图案，该过程可以参考相关技术，本发明实施例不再赘述。
在步骤202中，在形成有第一金属图案的衬底基板上形成绝缘层。
在衬底基板上形成第一金属图案之后，可以在形成有第一金属图案的衬底基板上形成绝缘层。本步骤结束时衬底基板的结构可以如图2-3所示，绝缘层13形成于形成有第一金属图案12的衬底基板11上。
在步骤203中，在形成有绝缘层的衬底基板上形成包括半导体层的图案。
在形成有第一金属图案的衬底基板上形成绝缘层之后，可以在形成有绝缘层的衬底基板上形成包括半导体层的图案。其中半导体层的图案可以包括显示区域(如薄膜晶体管区域)的半导体层和***区域的半导体层。本步骤结束时，衬底基板的结构可以如图2-4所示，其中显示区域A的半导体层141和***区域B的半导体层142均形成于绝缘层13上，需要说明的是，本步骤结束时，衬底基板的结构还可以如图2-5所示，其中绝缘层13上仅显示区域A形成有半导体层141，而***区域B未形成有半导体层。
在步骤204中，在形成有半导体层的衬底基板上形成透明导电膜层。
在形成有绝缘层的衬底基板上形成包括半导体层的图案之后，可以在形成有半导体层的衬底基板上形成透明导电膜层，该透明导电膜层可以由ITO(Indiumtinoxide，氧化铟锡)或其它透明导电材料制成。该透明导电膜层可以包括显示区域的透明导电膜层和***区域的透明导电膜层，即本步骤在形成有绝缘层的衬底基板的显示区域形成了透明导电膜层。
需要说明的是，本步骤结束后，也可以直接通过构图工艺在透明导电膜层上形成包括像素电极和***区域的静电屏蔽层的图案，本发明实施例不作出限制。
在步骤205中，在形成有透明导电膜层的衬底基板上形成金属层。
在形成有半导体层的衬底基板上形成透明导电膜层之后，可以在形成有透明导电膜层的衬底基板上形成金属层，该金属层用于形成第二金属图案。本步骤结束时，衬底基板的结构可以如图2-6所示，其中透明导电膜层15形成于形成有半导体层14的衬底基板11上，金属层16形成于透明导电膜层15上。示例性的，可以通过电镀技术在形成有透明导电膜层的衬底基板上形成金属层。需要说明的是，在位于***区域B的金属层16形成时，由于金属层16和位于***区域B的第一金属图案122之间形成有透明导电膜层15，使可能产生的静电电荷可以平均分散在整个透明导电膜层15上，避免了产生ESD而破坏阵列基板上的电路的问题。
在步骤206中，在金属层和透明导电膜层上，通过构图工艺形成第二图案。
在衬底基板上依次形成了透明导电膜层和金属层后，可以在整个衬底基板(包括显示区域和***区域)上的金属层和透明导电膜层上，通过构图工艺形成第二图案，该第二图案在衬底基板上的正投影与预设金属图案在衬底基板上的正投影的形状相同，预设金属图案包括源极、漏极、像素电极和***区域的金属图案。本步骤在***区域的金属层上形成了***区域的金属图案，且***区域的透明导电膜层的形状与该***区域的金属图案相同。
本步骤结束时，衬底基板的结构可以如图2-7所示，其中透明导电膜层15和金属层16上均形成有第二图案，即此时透明导电膜层15和金属层16的形状相同。
需要说明的是，通过构图工艺在对金属层和透明导电膜层进行刻蚀时，需要使用不同的刻蚀液，该过程可以参考相关技术，本发明实施例不再赘述。
在步骤207中，在形成第二图案的金属层上，通过构图工艺形成包括漏极的图案。
在形成第二图案的金属层上，通过构图工艺形成包括漏极的图案。本步骤结束时，衬底基板的结构可以如图2-8所示，其中衬底基板11的显示区域A形成有源极S、漏极D和像素电极17，而***区域B上形成有***区域的金属图案18，***区域的金属图案18与源极S和漏极D构成第二金属图案。
这样就将透明导电膜层制作成了像素电极，在不增加构图工艺的次数的基础上在衬底基板上形成了必要的线路和静电屏蔽层，即本发明实施例提供的阵列基板的制造方法在增加了静电屏蔽层的基础上，并未增加构图工艺的次数，使本发明实施例提供的阵列基板的制造方法所制造的阵列基板的制造成本相较于相关技术中的阵列基板并无较大变化，但却能够解决相关技术中产品良率较低的问题。
此外，本步骤结束时，衬底基板上的第二金属图案已经形成，之后可以在形成有第二金属图案的衬底基板上形成绝缘层和第二层ITO层，具体可以参考相关技术，本发明实施例不再赘述。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过将透明导电膜层制作成像素电极，达到了不增加构图工艺次数的情况下，避免***区域的金属层在形成时和第一金属图案产生ESD的效果。
综上所述，本发明实施例提供的阵列基板的制造方法，通过首先在***区域形成静电屏蔽层，之后在***区域的静电屏蔽层上形成金属层，解决了相关技术中***区域的金属层在形成时可能和第一金属图案产生ESD而破坏阵列基板上的电路，产品良率较低的问题；达到了避免***区域的金属层在形成时和第一金属图案产生ESD的效果，提高了产品良率。
图3-1是本发明实施例示出的另一种阵列基板的制造方法的流程图，本实施例以该阵列基板的制造方法应用于制造阵列基板来举例说明。该阵列基板的制造方法可以包括如下几个步骤：
在步骤301中，在衬底基板上形成第一金属图案。
在使用本发明实施例提供的阵列基板的制造方法时，可以首先在衬底基板上形成第一金属图案，该第一金属图案可以包括显示区域的栅极和***区域的信号线。本步骤结束时衬底基板的结构可以如图2-2所示。
在步骤302中，在形成有第一金属图案的衬底基板上形成绝缘层。
在衬底基板上形成第一金属图案之后，可以在形成有第一金属图案的衬底基板上形成绝缘层。本步骤结束时衬底基板的结构可以如图2-3所示。
在步骤303中，在形成有绝缘层的衬底基板上形成半导体层。
在形成有第一金属图案的衬底基板上形成绝缘层之后，可以在形成有绝缘层的衬底基板上形成包括半导体层的图案。其中半导体层的图案可以包括显示区域(如薄膜晶体管区域)的半导体层和***区域的半导体层。本步骤结束时，衬底基板的结构可以如图2-4所示。需要说明的是，本步骤结束时，衬底基板的结构还可以如图2-5所示，其中绝缘层13上仅显示区域A形成有半导体层142，而***区域B未形成有半导体层。
在步骤304中，在形成有半导体层的衬底基板的***区域形成静电屏蔽层。
在形成有绝缘层的衬底基板的***区域形成静电屏蔽层，示例性的，可以首先在整个衬底基板上形成静电屏蔽层，之后通过构图工艺刻蚀掉显示区域的静电屏蔽层，留下***区域的静电屏蔽层。本步骤结束时，衬底基板的结构可以如图3-2所示，形成有半导体层14的衬底基板11的***区域B形成有静电屏蔽层151。
需要说明的是，本步骤结束时，在***区域未形成有半导体层的区域，衬底基板的结构可以如图3-3所示，其中衬底基板11的***区域B的绝缘层13上形成有静电屏蔽层151。即在形成有绝缘层的衬底基板上形成了静电屏蔽层。
在步骤305中，在形成有静电屏蔽层的***区域形成金属层。
在衬底基板的***区域形成静电屏蔽层之后，可以在形成有静电屏蔽层的***区域形成金属层，该金属层用于形成***区域的金属图案。示例性的，可以通过电镀技术在***区域形成金属层。需要说明的是，在***区域的金属层形成时，由于金属层和***区域的第一金属图案之间形成有静电屏蔽层，使可能产生的静电电荷可以平均分散在整个静电屏蔽层上，避免了产生ESD而破坏阵列基板上的电路。本步骤结束时衬底基板的结构可以如图3-4所示，在衬底基板11的***区域B，金属层16形成于静电屏蔽层151上。图3-4示出的是***区域B中未形成有半导体层的区域。
在步骤306中，在***区域的静电屏蔽层和金属层上，通过构图工艺形成***图案，***图案的形状与***区域的金属图案的形状相同，***区域的金属图案与源极和漏极构成第二金属图案。
在***区域形成有金属层之后，可以在***区域的静电屏蔽层和金属层上，通过构图工艺形成***图案，***图案的形状与***区域的金属图案的形状相同，***区域的金属图案与源极和漏极构成第二金属图案。即通过构图工艺在***区域的金属层上形成了***区域的金属图案，且静电屏蔽层的形状与该***区域的金属图案相同。
本步骤结束后，可以参考相关技术在衬底基板的显示区域形成源极漏极和像素电极等线路，本发明实施例不再赘述，即下述步骤为可选步骤。
在步骤307中，在形成有半导体层的衬底基板的显示区域形成透明导电膜层。
在***区域形成***图案之后，可以在形成有半导体层的衬底基板上的显示区域形成透明导电膜层，该透明导电膜层可以由ITO或其它透明导电材料制成。
在步骤308中，在形成有透明导电膜层的衬底基板的显示区域形成金属层。
在形成有半导体层的衬底基板的显示区域形成透明导电膜层之后，可以在形成有透明导电膜层的衬底基板的显示区域形成金属层。本步骤结束时，衬底基板的结构可以如图2-6所示，与2-6不同的是，衬底基板上的***区域形成有***区域的金属图案。
在步骤309中，在透明导电膜层和金属层上，通过构图工艺形成第一图案。
在衬底基板的显示区域依次形成了透明导电膜层和金属层后，可以在显示区域的透明导电膜层和金属层上，通过构图工艺形成第一图案，其中第一图案在衬底基板上的正投影与金属电极在衬底基板上的正投影的形状相同，金属电极可以包括源极、漏极和像素电极。本步骤结束时，衬底基板的结构可以如图2-7所示，其中显示区域A的透明导电膜层15和金属层16上均形成有第一图案，即此时显示区域A的透明导电膜层15和金属层16的形状相同。
需要说明的是，通过构图工艺在对显示区域金属层和透明导电膜层进行刻蚀时，需要使用不同的刻蚀液，该过程可以参考相关技术，本发明实施例不再赘述。
在步骤310中，在形成第一图案的金属层上，通过构图工艺形成包括漏极的图案。
在显示区域的透明导电膜层和金属层上形成了第一图案后，可以在形成第一图案的金属层上，通过构图工艺形成包括漏极的图案。本步骤结束时，衬底基板的结构可以如图2-8所示。这样就将透明导电膜层制作成了像素电极，在不增加构图工艺的次数的基础上在衬底基板上形成了必要的线路和静电屏蔽层。
需要说明的是，本发明实施例中步骤307至310提供的显示区域的结构的制造方法还可以参考相关技术，即不在显示区域形成透明导电膜层，本发明实施例不再赘述。
需要补充说明的是，本发明实施例提供的阵列基板的制造方法，通过在显示区域形成金属层之前，首先形成透明导电膜层，达到了避免显示区域的金属层在形成时可能和第一金属图案产生ESD的效果。
综上所述，本发明实施例提供的阵列基板的制造方法，通过首先在***区域形成静电屏蔽层，之后在***区域的静电屏蔽层上形成金属层，解决了相关技术中***区域的金属层在形成时可能和第一金属图案产生ESD而破坏阵列基板上的电路，产品良率较低的问题；达到了避免***区域的金属层在形成时和第一金属图案产生ESD的效果，提高了产品良率。
下述为本发明装置实施例，可以用于执行本发明方法实施例。对于本发明装置实施例中未披露的细节，请参照本发明方法实施例。
图4-1是本发明实施例示出的一种阵列基板的结构示意图。该阵列基板可以包括：
衬底基板11；衬底基板11上设置有第一金属图案12。
第一金属图案12的衬底基板11上设置有绝缘层13。
绝缘层13的衬底基板11的***区域B依次设置有静电屏蔽层151和***区域金属层161，***区域金属层161的图案和静电屏蔽层151的图案相同。
综上所述，本发明实施例提供的阵列基板，通过首先在***区域形成静电屏蔽层，之后在***区域的静电屏蔽层上形成金属层，解决了相关技术中***区域的金属层在形成时可能和第一金属图案产生ESD而破坏阵列基板上的电路，产品良率较低的问题；达到了避免***区域的金属层在形成时和第一金属图案产生ESD的效果，提高了产品良率。
进一步的，请参考图4-2，其示出了本发明实施例提供的另一种阵列基板的结构示意图，该阵列基板在图4-1所示的阵列基板的基础上增加了更优选的部件，从而使得本发明实施例提供的阵列基板具有更好的性能。
可选的，绝缘层13的衬底基板11上设置有包括半导体层14的图案。
半导体层14的衬底基板11的显示区域A设置有形状与第一图案相同的透明导电膜层153，第一图案在衬底基板11上的正投影与金属电极在衬底基板11上的正投影的形状相同，金属电极包括源极S、漏极D和像素电极17。
形状与第一图案相同的透明导电膜层153中包含有像素电极17，***区域B的静电屏蔽层也为透明导电膜层。
形状与第一图案相同的透明导电膜层153的衬底基板11的显示区域A设置有源极S和漏极D。
形状与第一图案相同的透明导电膜层153以及源极S和漏极D是在形成有绝缘层13的衬底基板11的显示区域A依次形成透明导电膜层和金属层后，在显示区域A的透明导电膜层和金属层上通过构图工艺形成第一图案，并在形成有第一图案的金属层上，通过构图工艺形成包括漏极的图案后形成的。
可选的，绝缘层13的衬底基板11上设置有包括半导体层14的图案。
半导体层14的衬底基板11上设置有形状与第二图案相同的透明导电膜层152(包括显示区域A的透明导电膜层和***区域B的透明导电膜层)，第二图案在衬底基板11上的正投影与预设金属图案在衬底基板11上的正投影的形状相同，预设金属图案包括源极S、漏极D、像素电极17和***区域金属层161。
形状与第二图案相同的透明导电膜层152包括***区域B中的静电屏蔽层以及显示区域A中的像素电极17，即像素电极和静电屏蔽层是在一次构图工艺中形成。
形状与第二图案相同的透明导电膜层152的衬底基板11上设置有源极S、漏极D和***区域的金属图案161。
形状与第二图案相同的透明导电膜层152以及源极S、漏极D和***区域的金属图案161是在形成有绝缘层的衬底基板11上依次形成金属层和透明导电膜层后，在金属层和透明导电膜层上通过构图工艺形成第二图案，并对形成有第二图案的金属层通过构图工艺形成包括漏极的图案后形成的。
需要补充说明的是，本发明实施例提供的阵列基板，通过将透明导电膜层制作成像素电极，达到了不增加构图工艺次数的情况下，避免***区域的金属层在形成时和第一金属图案产生ESD的效果。
需要补充说明的是，本发明实施例提供的阵列基板，通过在显示区域形成金属层之前，首先形成透明导电膜层，达到了避免显示区域的金属层在形成时可能和第一金属图案产生ESD的效果。
综上所述，本发明实施例提供的阵列基板，通过首先在***区域形成静电屏蔽层，之后在***区域的静电屏蔽层上形成金属层，解决了相关技术中***区域的金属层在形成时可能和第一金属图案产生ESD而破坏阵列基板上的电路，产品良率较低的问题；达到了避免***区域的金属层在形成时和第一金属图案产生ESD的效果，提高了产品良率。
此外，本发明实施例还提供一种显示装置，该显示装置可以包括图4-1所示的阵列基板或图4-2所示的阵列基板。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成第一金属图案；
在形成有所述第一金属图案的衬底基板上形成绝缘层；
在形成有所述绝缘层的衬底基板的***区域形成静电屏蔽层；
在形成有所述静电屏蔽层的衬底基板的***区域形成***区域金属层；
在所述***区域金属层和所述静电屏蔽层上，通过构图工艺形成***图案，所述***图案的形状与所述***区域的金属图案的形状相同。
2.根据权利要求1所述的方法，其特征在于，所述在形成有所述第一金属图案的衬底基板上形成绝缘层之后，所述方法还包括：
在形成有所述绝缘层的衬底基板上形成包括半导体层的图案；
在形成有所述半导体层的衬底基板的显示区域形成透明导电膜层；
在形成有所述透明导电膜层的衬底基板的显示区域形成金属层；
在所述透明导电膜层和所述金属层上，通过构图工艺形成第一图案，所述第一图案在所述衬底基板上的正投影与金属电极在所述衬底基板上的正投影的形状相同，所述金属电极包括源极、漏极和像素电极；
在形成所述第一图案的金属层上，通过构图工艺形成包括所述漏极的图案。
3.根据权利要求1所述的方法，其特征在于，形成有所述绝缘层的衬底基板的显示区域形成有静电屏蔽层，所述显示区域的静电屏蔽层和所述***区域的静电屏蔽层是同时形成的透明导电膜层，
所述在形成有所述静电屏蔽层的衬底基板的***区域形成***区域金属层，包括：
在形成有所述透明导电膜层的衬底基板上形成金属层；
所述在所述***区域金属层和所述静电屏蔽层上，通过构图工艺形成***图案，包括：
在所述金属层和所述透明导电膜层上，通过构图工艺形成第二图案，所述第二图案在所述衬底基板上的正投影与预设金属图案在所述衬底基板上的正投影的形状相同，所述预设金属图案包括源极、漏极、像素电极和所述***区域的金属图案；
在形成所述第二图案的金属层上，通过构图工艺形成包括所述漏极的图案。
4.根据权利要求1所述的方法，其特征在于，形成有所述绝缘层的衬底基板的显示区域形成有像素电极，
所述静电屏蔽层和所述像素电极是在一次构图工艺中形成的。
5.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
所述衬底基板上设置有第一金属图案；
所述第一金属图案的衬底基板上设置有绝缘层；
所述绝缘层的衬底基板的***区域依次设置有静电屏蔽层和***区域金属层，所述***区域金属层的图案和所述静电屏蔽层的图案相同。
6.根据权利要求5所述的阵列基板，其特征在于，
所述绝缘层的衬底基板上设置有包括半导体层的图案；
所述半导体层的衬底基板的显示区域设置有形状与第一图案相同的透明导电膜层，所述第一图案在所述衬底基板上的正投影与金属电极在所述衬底基板上的正投影的形状相同，所述金属电极包括源极、漏极和像素电极；
所述形状与第一图案相同的透明导电膜层的衬底基板的所述显示区域设置有所述源极和所述漏极。
7.根据权利要求5所述的阵列基板，其特征在于，
所述衬底基板上设置有形状与第二图案相同的透明导电膜层，所述第二图案在所述衬底基板上的正投影与预设金属图案在所述衬底基板上的正投影的形状相同，所述预设金属图案包括源极、漏极、像素电极和所述***区域金属层；
所述形状与第二图案相同的透明导电膜层的衬底基板上设置有所述源极、所述漏极和所述***区域金属层。
8.根据权利要求5所述的阵列基板，其特征在于，
所述静电屏蔽层为透明导电膜层。
9.一种显示装置，其特征在于，所述显示装置包括权利要求5至8任一所述的阵列基板。
CN201510646811.3A 2015-10-08 2015-10-08 阵列基板的制造方法、阵列基板和显示装置 Active CN105304559B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510646811.3A CN105304559B (zh) 2015-10-08 2015-10-08 阵列基板的制造方法、阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510646811.3A CN105304559B (zh) 2015-10-08 2015-10-08 阵列基板的制造方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN105304559A true CN105304559A (zh) 2016-02-03
CN105304559B CN105304559B (zh) 2019-05-07

Family

ID=55201633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510646811.3A Active CN105304559B (zh) 2015-10-08 2015-10-08 阵列基板的制造方法、阵列基板和显示装置

Country Status (1)

Country Link
CN (1) CN105304559B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773401A (zh) * 2016-12-28 2017-05-31 深圳市华星光电技术有限公司 阵列基板的制作方法及阵列基板
CN107204345A (zh) * 2017-05-23 2017-09-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107393907A (zh) * 2017-08-01 2017-11-24 厦门天马微电子有限公司 显示面板和显示装置
CN108766992A (zh) * 2018-06-12 2018-11-06 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器及其制作方法
CN112820191A (zh) * 2019-11-18 2021-05-18 京东方科技集团股份有限公司 一种显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025489A (zh) * 2006-02-17 2007-08-29 三星电子株式会社 阵列基板、具有其的显示装置、及其方法
CN103353693A (zh) * 2013-06-14 2013-10-16 昆山龙腾光电有限公司 液晶显示装置及其制造方法
CN203423169U (zh) * 2013-02-21 2014-02-05 华映科技（集团）股份有限公司 静电防护装置
CN104465511A (zh) * 2014-12-19 2015-03-25 京东方科技集团股份有限公司 阵列基板、显示装置以及阵列基板的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101025489A (zh) * 2006-02-17 2007-08-29 三星电子株式会社 阵列基板、具有其的显示装置、及其方法
CN203423169U (zh) * 2013-02-21 2014-02-05 华映科技（集团）股份有限公司 静电防护装置
CN103353693A (zh) * 2013-06-14 2013-10-16 昆山龙腾光电有限公司 液晶显示装置及其制造方法
CN104465511A (zh) * 2014-12-19 2015-03-25 京东方科技集团股份有限公司 阵列基板、显示装置以及阵列基板的制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773401A (zh) * 2016-12-28 2017-05-31 深圳市华星光电技术有限公司 阵列基板的制作方法及阵列基板
US10978495B2 (en) 2017-05-23 2021-04-13 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate and method of manufacturing the same, and display device
CN107204345A (zh) * 2017-05-23 2017-09-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2018214732A1 (zh) * 2017-05-23 2018-11-29 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN107204345B (zh) * 2017-05-23 2019-08-13 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107393907A (zh) * 2017-08-01 2017-11-24 厦门天马微电子有限公司 显示面板和显示装置
CN107393907B (zh) * 2017-08-01 2019-06-14 厦门天马微电子有限公司 显示面板和显示装置
CN108766992A (zh) * 2018-06-12 2018-11-06 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器及其制作方法
WO2019237498A1 (zh) * 2018-06-12 2019-12-19 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器及其制作方法
CN108766992B (zh) * 2018-06-12 2021-06-01 武汉华星光电半导体显示技术有限公司 一种有源矩阵有机发光二极管显示器及其制作方法
CN112820191A (zh) * 2019-11-18 2021-05-18 京东方科技集团股份有限公司 一种显示面板及显示装置
CN116229833A (zh) * 2019-11-18 2023-06-06 京东方科技集团股份有限公司 一种显示面板及显示装置
CN116524811A (zh) * 2019-11-18 2023-08-01 京东方科技集团股份有限公司 一种显示面板及显示装置
US11735606B2 (en) 2019-11-18 2023-08-22 Boe Technology Group Co., Ltd. Display panel and display device with different display regions
CN116229833B (zh) * 2019-11-18 2024-05-17 京东方科技集团股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN105304559B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
CN105304559A (zh) 阵列基板的制造方法、阵列基板和显示装置
CN105428355B (zh) 阵列基板及其制作方法、显示装置
CN103293811B (zh) 一种阵列基板及其制作方法、显示装置
CN103117285B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN203616554U (zh) 一种阵列基板、显示面板和显示装置
US20180329263A1 (en) Array substrate, fabricating method thereof, and display device
US9502575B2 (en) Oxide thin film transistor array substrate having transparent connection structure connecting source electrode and data line of oxide TFT and display panel including the same
CN104900633B (zh) 一种阵列基板制造方法、阵列基板和显示装置
CN105372859A (zh) 液晶显示器件及其制造方法
US10825842B2 (en) Display panel and manufacturing method thereof, display device
CN105575961A (zh) 显示基板及其制造方法、显示装置
CN107065339A (zh) 一种阵列基板、显示面板及显示装置
CN103454819A (zh) 用于液晶显示器的阵列基板及其制造方法
CN104716147B (zh) 一种tft阵列基板及其制备方法、显示装置
CN105845701A (zh) 一种柔性显示装置及其制作方法
CN207301569U (zh) 一种阵列基板、显示面板及显示装置
KR20170028085A (ko) 터치 패널 및 이를 포함하는 화상 표시 장치
CN105097847A (zh) 一种阵列基板、显示面板及显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN108535925B (zh) 显示面板和显示装置
CN107422543B (zh) 一种显示面板及其制备方法、显示装置
CN104701303B (zh) 一种显示装置、阵列基板及其制作方法
CN104155816A (zh) 阵列基板以及具备该阵列基板的显示面板
CN103293751B (zh) 一种液晶显示器的彩膜基板及其制造方法
CN102983102B (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant