CN105260331A - 一种双总线内存控制器 - Google Patents

一种双总线内存控制器 Download PDF

Info

Publication number
CN105260331A
CN105260331A CN201510647939.1A CN201510647939A CN105260331A CN 105260331 A CN105260331 A CN 105260331A CN 201510647939 A CN201510647939 A CN 201510647939A CN 105260331 A CN105260331 A CN 105260331A
Authority
CN
China
Prior art keywords
bus
axi
dfi
request
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510647939.1A
Other languages
English (en)
Other versions
CN105260331B (zh
Inventor
李楠
肖佐楠
郑茳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANJIN TIANXIN TECHNOLOGY CO LTD
Original Assignee
TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANJIN TIANXIN TECHNOLOGY CO LTD filed Critical TIANJIN TIANXIN TECHNOLOGY CO LTD
Priority to CN201510647939.1A priority Critical patent/CN105260331B/zh
Publication of CN105260331A publication Critical patent/CN105260331A/zh
Application granted granted Critical
Publication of CN105260331B publication Critical patent/CN105260331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明提供了一种双总线内存控制器，包括PLB总线桥接电路、AXI总线桥接电路、DFI总线仲裁电路和内存控制器内核，所述PLB总线桥接电路接收PLB总线的访问请求，并将请求转换为DFI总线标准请求；所述AXI总线桥接电路接收AXI总线的访问请求，并将请求转换为DFI总线标准请求；所述DFI总线仲裁电路接收PLB总线桥接电路和AXI总线桥接电路输出的DFI总线标准请求，经过仲裁逻辑后，将DFI总线标准请求发送到内存控制器内核MCP。本发明对两种总线标准分别设计总线桥接逻辑，即将外部访问请求转换为内存控制器内部访问请求；至少减少了一次总线协议转换的开销，从而获得更高的内存访问效率；而内存控制器内核逻辑则不需要做任何的修改。

Description

一种双总线内存控制器
技术领域
本发明属于计算机芯片设计技术领域，尤其是涉及一种双总线内存控制器。
背景技术
现代计算机***中，内存已经是必不可少的CPU***设备，具有极高的外部数据传输率和先进的地址/命令与控制总线拓扑结构。内存控制器也随之广泛使用在各种电子产品的核心芯片中，内存控制器是计算机***内部控制内存并且通过内存控制器使内存与CPU之间交换数据的重要组成部分。内存控制器决定了计算机***的内存性能。。
目前主流的内存控制器通常只支持一种标准总线接口，而当今高速信息***中经常会有不同总线接口的IP同时需要访问内存，特别是具有AMBAAXI总线的IP核和具有PLB总线的IP核广泛应用于该***。
为了满足这种复杂***对内存的访问需求，一种简单的做法是在内存控制器外部使用各种总线协议转换桥，即将各种不同的总线通过桥接逻辑，转换到内存控制器支持的外部总线接口标准。这种设计需要至少两次总线标准转换，第一次转换是将某一种总线标准转换成内存控制器支持的外部总线标准；第二次转换是内存控制器内部将外部接收的访问请求转换成内部的访问请求。过多的总线标准转换会严重降低内存访问效率，导致总线的拥堵。
发明内容
有鉴于此，本发明旨在提出一种双总线内存控制器，支持PLB4总线接口和AMBAAXI总线接口的IP同时访问内存，提高内存访问效率。
为达到上述目的，本发明的技术方案是这样实现的：
一种双总线内存控制器，除了包括内存控制器内核，还包括：
PLB总线桥接电路，用于接收PLB总线的访问请求，并将请求转换为DFI总线标准请求；
AXI总线桥接电路，用于接收AXI总线的访问请求，并将请求转换为DFI总线标准请求；
DFI总线仲裁电路，用于接收PLB总线桥接电路和AXI总线桥接电路输出的DFI总线标准请求，经过仲裁逻辑后，将DFI总线标准请求发送到内存控制器内核。
进一步的，所述PLB总线桥接电路包括：
命令译码逻辑，用来将接收的来自PLB总线的命令和地址进行译码；
传输请求队列，用于缓存译码后的符合PLB总线协议的读写请求；
PLB读数据Buffer和PLB写数据Buffer，分别在PLB总线和DFI接口之间缓冲和传输读写数据；
写控制逻辑和读控制逻辑，根据传输请求队列中的信息分别用于管理PLB写数据Buffer和PLB读数据Buffer；
DFI主模块一，将分别来自传输请求队列和PLB写数据Buffer的请求队列和写数据按照DFI总线标准的时序要求送到DFI接口；DFI主模块一还将DFI接口返回的读数据送入PLB读数据Buffer中。
进一步的，所述AXI总线桥接电路包括：
读/写请求队列，用于缓存所述符合AXI总线协议的读写请求；
队列管理逻辑，用来管理读/写请求队列的加载和卸载过程，处理DFI接口的应答和握手信号；
AXI写地址控制逻辑，负责将AXI总线标准写请求转换为DFI标准写请求，并加入到读/写请求队列，同时还负责进行地址译码和产生AXI写地址通道握手信号；
AXI读地址控制逻辑，负责将AXI总线标准读请求转换为DFI标准读请求，并加入到读/写请求队列，同时还负责进行地址译码和产生AXI读地址通道握手信号；
AXI读数据Buffer和AXI写数据Buffer，分别在AXI总线和DFI接口之间缓冲和传输读写数据；
AXI写数据控制逻辑，用于管理AXI写数据Buffer，负责产生AXI写数据通道握手信号，合并数据传输宽度小于128Bit的数据，并根据AWID信号进行交织写操作；
AXI读数据控制逻辑，用于管理AXI读数据Buffer，产生AXI读数据通道握手信号，在AXI读请求的数据传输宽度小于128Bit时，拆分来自DFI接口的128Bit数据；
Exclusive监控逻辑，用来监控AXI写地址控制逻辑和AXI读地址控制逻辑的AXI总线的Exclusive访问地址，把监控信息传递到AXI写地址控制逻辑，产生应答信号；当Exclusive访问失败时，阻止写请求进入DFI接口。
DFI主模块二，将接收到的读/写请求队列的请求队列和AXI写数据Buffer的写数据按照DFI总线标准的时序要求送到DFI接口；DFI主模块二将返回的读数据送入AXI读数据Buffer。
进一步的，所述DFI总线仲裁电路包括DFI命令FIFO和仲裁逻辑，所述仲裁逻辑使用轮转调度算法或固定优先级的方式选择哪一路DFI接口的请求进入内存控制器内核。
相对于现有技术，本发明具有以下优势：
对两种总线标准分别设计总线桥接逻辑，将PLB总线协议和AXI总线协议分别转换为内存控制器总线协议，即将外部访问请求转换为内存控制器内部访问请求；至少减少了一次总线协议转换的开销，从而获得更高的内存访问效率；而内存控制器内核逻辑则不需要做任何的修改，保留了原有内存控制器的兼容性；
再通过仲裁逻辑获得对内存单元的控制权，优化的仲裁逻辑可以无延迟地将选中的DFI接口标准请求送入内存控制器，访问效率几乎没有损失；
该设计具有灵活性，可扩展性以及复用性，在高速信息***中有广泛的应用前景。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述双总线内存控制器的整体结构原理框图；
图2为本发明实施例所述PLB总线桥接电路的原理图；
图3为本发明实施例所述AXI总线桥接电路的原理图；
图4为本发明实施例所述总线仲裁电路的原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明中所提到的DFI，是指DDRPHYInterface。
下面将参考附图并结合实施例来详细说明本发明。
一种双总线内存控制器，如图1所示，包括PLB总线桥接电路101、AXI总线桥接电路102、DFI总线仲裁电路103和内存控制器内核MCP，所述PLB总线桥接电路101接收PLB总线的访问请求，并将请求转换为DFI总线标准请求；所述AXI总线桥接电路102接收AXI总线的访问请求，并将请求转换为DFI总线标准请求；所述DFI总线仲裁电路103接收PLB总线桥接电路101和AXI总线桥接电路102输出的DFI总线标准请求，经过仲裁逻辑后，将DFI总线标准请求发送到内存控制器内核MCP。适用于同时具有PLB总线和AMBAAXI总线的SoC***。
如图2所示，所述PLB总线桥接电路101包括命令译码逻辑201，传输请求队列202，PLB写数据Buffer203，写控制逻辑204，PLB读数据Buffer206，读控制逻辑205和DFI主模块一207；
所述命令译码逻辑201用来将接收的来自PLB总线的命令和地址进行译码；所述传输请求队列202用于缓存译码后的符合PLB总线协议的读写请求，实现延迟写、读请求排序和写后读等功能；所述写控制逻辑204和读控制逻辑205，根据传输请求队列202中的信息分别用于管理PLB写数据Buffer203和PLB读数据Buffer206；PLB读数据Buffer206和PLB写数据Buffer203分别在PLB总线和DFI接口之间缓冲和传输读写数据，使用独立的读/写Buffer可以支持同时发生的读写传输，以提高传输带宽。所述DFI主模块一207将接收到的分别来自传输请求队列202和PLB写数据Buffer203的请求队列和写数据按照DFI总线标准的时序要求送到DFI接口；DFI主模块一207将DFI接口返回的读数据送入PLB读数据Buffer206中。
其中，所述命令译码逻辑201的地址译码范围由软件配置，超出译码范围的地址将会使命令译码逻辑201在PLB总线上产生错误应答信号O_S_ERR。处于地址译码范围内的请求，命令译码逻辑201将在PLB总线上产生有效地O_S_PVAL信号。如果来自PLB的总线请求出现了奇偶校验错误(ParityError)，命令译码逻辑201也不会产生有效的O_S_PVAL信号。如果传输请求队列202或PLB读数据Buffer206或PLB写数据Buffer203已满，则命令译码逻辑201产生O_S_PRETRY信号。
对应每一个读请求，PLB读数据Buffer206中会分配128字节。PLB总线读请求按照进入PLB总线桥接电路101的顺序出现在DFI接口上。对应每一个写请求，PLB写数据Buffer203中会分配128字节。PLB写请求按照进入PLB总线桥接电路101的顺序出现在DFI总线上。软件可以配置一个阈值，当处于Pending状态的写请求数量超过该阈值，后进入PLB总线桥接电路101的读请求会优先出现在DFI接口，前提条件是读请求地址没有和Pending状态的写请求地址发生冲突。
如图3所示，所述AXI总线桥接电路102包括队列管理逻辑301，AXI写数据控制逻辑302，AXI写数据Buffer303，AXI写地址控制逻辑304，Exclusive监控逻辑305，AXI读地址控制逻辑306，AXI读数据控制逻辑307，AXI读数据Buffer308，读/写请求队列309和DFI主模块二310；
所述读/写请求队列309用于缓存所述符合AXI总线协议的读写请求。所述队列管理逻辑301用来管理读/写请求队列309的加载(传输请求)和卸载(传输结束)过程，处理DFI接口的应答和握手信号；同时DFI地址/控制逻辑也包含在队列管理逻辑301中，它负责监控队列状态。
所述AXI写地址控制逻辑304，负责将AXI总线标准写请求转换为DFI标准写请求，并加入到读/写请求队列309，同时还负责进行地址译码和产生AXI写地址通道握手信号；所述AXI读地址控制逻辑306，负责将AXI总线标准读请求转换为DFI标准读请求，并加入到读/写请求队列309，同时还负责进行地址译码和产生AXI读地址通道握手信号；
所述AXI读数据Buffer308和AXI写数据Buffer303，分别在AXI总线和DFI接口之间缓冲和传输读写数据。所述AXI写数据控制逻辑302，用于管理AXI写数据Buffer303，负责产生AXI写数据通道握手信号，合并数据传输宽度小于128Bit的数据，并根据AWID信号进行交织写操作。所述AXI读数据控制逻辑307，用于管理AXI读数据Buffer308，产生AXI读数据通道握手信号，在AXI读请求的数据传输宽度小于128Bit时，拆分来自DFI接口的128Bit数据。
所述Exclusive监控逻辑305，用来监控AXI写地址控制逻辑304和AXI读地址控制逻辑306的AXI总线的Exclusive访问地址，把监控信息传递到AXI写地址控制逻辑(304)，产生应答信号；当Exclusive访问失败时，阻止写请求进入DFI接口。
所述DFI主模块二310，将接收到的读/写请求队列309的请求队列和AXI写数据Buffer303的写数据按照DFI总线标准的时序要求送到DFI接口；DFI主模块二310将返回的读数据送入AXI读数据Buffer308。
如图4所示，所述DFI总线仲裁电路103包括DFI命令FIFO(401)和仲裁逻辑402，所述仲裁逻辑402使用轮转调度算法(round-robin)或固定优先级(fixed-priority)的方式选择哪一路DFI接口的请求进入内存控制器内核MCP，其中使用哪一种仲裁方式可由软件配置。
当一路DFI主模块发出请求后，如果没有其它主模块发出请求或没有更高优先级的DFI主模块发出请求，则该DFI主模块被选中获得访问内存的权利。如果多个DFI主模块同时发出请求，仲裁逻辑402将根据优先级的方式，选则优先级最高的那路请求进入内存控制器内核(MCP)。
正常的一个DFI请求需要执行的操作分成两个阶段：命令阶段和数据阶段；如果一个来自DFI主模块的命令得不到应答，该DFI主模块就无法进入数据阶段。为了支持背靠背(back-to-back)的传输方式，为每一路DFI接口主模块设计了一个DFI命令FIFO(401)，一旦DFI命令FIFO(401)的未完成请求超过其最大深度，就不能再接收新的请求了。
所述仲裁逻辑402使用MUX和De-MUX逻辑来选择那一路请求进入内存控制器内核MCP，和内存控制器内核MCP的数据返回给哪一个路DFI接口主模块。
本发明实现将来自PLB总线的访问请求和来自AXI总线的访问请求分别使用桥接逻辑变为内存控制器内核MCP内部使用的DFI接口标准请求，经过DFI接口仲裁逻辑后，进入内存控制器内核MCP；可以至少减少一次总线协议转换的开销，从而获得更高的内存访问效率，而内存控制器内核逻辑则不需要做任何的修改。该设计具有灵活性，可扩展性以及复用性，在高速信息***中有广泛的应用前景。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种双总线内存控制器，包括内存控制器内核，其特征在于还包括：
PLB总线桥接电路(101)，用于接收PLB总线的访问请求，并将请求转换为DFI总线标准请求；
AXI总线桥接电路(102)，用于接收AXI总线的访问请求，并将请求转换为DFI总线标准请求；
DFI总线仲裁电路(103)，用于接收PLB总线桥接电路(101)和AXI总线桥接电路(102)输出的DFI总线标准请求，经过仲裁逻辑后，将DFI总线标准请求发送到内存控制器内核。
2.根据权利要求1所述的双总线内存控制器，其特征在于所述PLB总线桥接电路(101)包括：
命令译码逻辑(201)，用来将接收的来自PLB总线的命令和地址进行译码；
传输请求队列(202)，用于缓存译码后的符合PLB总线协议的读写请求；
PLB读数据Buffer(206)和PLB写数据Buffer(203)，分别在PLB总线和DFI接口之间缓冲和传输读写数据；
写控制逻辑(204)和读控制逻辑(205)，根据传输请求队列(202)中的信息分别用于管理PLB写数据Buffer(203)和PLB读数据Buffer(206)；
DFI主模块一(207)，将分别来自传输请求队列(202)和PLB写数据Buffer(203)的请求队列和写数据按照DFI总线标准的时序要求送到DFI接口；DFI主模块一(207)还将DFI接口返回的读数据送入PLB读数据Buffer(206)中。
3.根据权利要求1或2所述的双总线内存控制器，其特征在于述AXI总线桥接电路(102)包括：
读/写请求队列(309)，用于缓存所述符合AXI总线协议的读写请求；
队列管理逻辑(301)，用来管理读/写请求队列(309)的加载和卸载过程，处理DFI接口的应答和握手信号；
AXI写地址控制逻辑(304)，负责将AXI总线标准写请求转换为DFI标准写请求，并加入到读/写请求队列(309)，同时还负责进行地址译码和产生AXI写地址通道握手信号；
AXI读地址控制逻辑(306)，负责将AXI总线标准读请求转换为DFI标准读请求，并加入到读/写请求队列(309)，同时还负责进行地址译码和产生AXI读地址通道握手信号；
AXI读数据Buffer(308)和AXI写数据Buffer(303)，分别在AXI总线和DFI接口之间缓冲和传输读写数据；
AXI写数据控制逻辑(302)，用于管理AXI写数据Buffer(303)，负责产生AXI写数据通道握手信号，合并数据传输宽度小于128Bit的数据，并根据AWID信号进行交织写操作；
AXI读数据控制逻辑(307)，用于管理AXI读数据Buffer(308)，产生AXI读数据通道握手信号，在AXI读请求的数据传输宽度小于128Bit时，拆分来自DFI接口的128Bit数据；
Exclusive监控逻辑(305)，用来监控AXI写地址控制逻辑(304)和AXI读地址控制逻辑(306)的AXI总线的Exclusive访问地址，把监控信息传递到AXI写地址控制逻辑(304)，产生应答信号；当Exclusive访问失败时，阻止写请求进入DFI接口；
DFI主模块二(310)，将接收到的读/写请求队列(309)的请求队列和AXI写数据Buffer(303)的写数据按照DFI总线标准的时序要求送到DFI接口；DFI主模块二(310)将返回的读数据送入AXI读数据Buffer(308)。
4.根据权利要求1所述的双总线内存控制器，其特征在于：所述DFI总线仲裁电路(103)包括DFI命令FIFO(401)和仲裁逻辑(402)，所述仲裁逻辑(402)使用轮转调度算法或固定优先级的方式选择哪一路DFI接口的请求进入内存控制器内核。
CN201510647939.1A 2015-10-09 2015-10-09 一种双总线内存控制器 Active CN105260331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510647939.1A CN105260331B (zh) 2015-10-09 2015-10-09 一种双总线内存控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510647939.1A CN105260331B (zh) 2015-10-09 2015-10-09 一种双总线内存控制器

Publications (2)

Publication Number Publication Date
CN105260331A true CN105260331A (zh) 2016-01-20
CN105260331B CN105260331B (zh) 2018-08-28

Family

ID=55100029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510647939.1A Active CN105260331B (zh) 2015-10-09 2015-10-09 一种双总线内存控制器

Country Status (1)

Country Link
CN (1) CN105260331B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106484531A (zh) * 2016-09-18 2017-03-08 上海顺久电子科技有限公司 内存访问仲裁方法、电路及装置
CN108255769A (zh) * 2017-12-06 2018-07-06 中国航空工业集团公司西安航空计算技术研究所 一种axi-plb桥
CN109690511A (zh) * 2016-08-31 2019-04-26 株式会社索思未来 总线控制电路、半导体集成电路、电路基板、信息处理装置以及总线控制方法
CN109840225A (zh) * 2017-11-27 2019-06-04 中国航空工业集团公司西安航空计算技术研究所 一种异构双核处理器访问eFPGA的控制电路
CN111402940A (zh) * 2020-03-12 2020-07-10 中国电子科技集团公司第三十八研究所 一种基于srio协议的sram存储装置及方法
CN111475437A (zh) * 2020-04-14 2020-07-31 深圳忆联信息***有限公司 固态硬盘soc芯片fpga原型验证ddr的装置、方法、计算机设备及存储介质
CN112035389A (zh) * 2020-08-28 2020-12-04 西安微电子技术研究所 一种plb-axi总线转换桥及其工作方法
CN112650697A (zh) * 2020-12-24 2021-04-13 西安翔腾微电子科技有限公司 一种基于ddr3存储控制器接口的多个主设备的仲裁电路
CN113033133A (zh) * 2021-03-17 2021-06-25 烽火通信科技股份有限公司 一种逻辑复用的电路设计方法及电路结构
CN114281722A (zh) * 2021-12-29 2022-04-05 合肥市芯海电子科技有限公司 一种双总线接口的嵌入式控制电路、芯片和电子设备
CN114741341A (zh) * 2022-03-01 2022-07-12 西安电子科技大学 一种实现Crossbar结构仲裁的方法、***及存储介质
CN115017093A (zh) * 2022-05-06 2022-09-06 北京中科昊芯科技有限公司 一种片上外部总线通信的方法以及装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265211A (en) * 1992-01-02 1993-11-23 International Business Machines Corporation Arbitration control logic for computer system having dual bus architecture
CN1783044A (zh) * 2004-11-30 2006-06-07 中国科学院计算技术研究所 一种片上***
CN101192208A (zh) * 2006-11-24 2008-06-04 无锡盈泰科技有限公司 一种基于8位处理器的双总线电路
CN101196862A (zh) * 2006-12-08 2008-06-11 深圳艾科创新微电子有限公司 双总线无缝式自切换的方法
US20090113096A1 (en) * 2006-01-31 2009-04-30 Broadcom Corporation High bandwidth split bus
CN102004709A (zh) * 2009-08-31 2011-04-06 国际商业机器公司 处理器局部总线到高级可扩展接口之间的总线桥及映射方法
CN102122367A (zh) * 2010-01-07 2011-07-13 上海华虹集成电路有限责任公司 一种大容量sim卡***架构
CN102880143A (zh) * 2012-09-27 2013-01-16 中国船舶重工集团公司第七一九研究所 单can控制器热冗余can总线***及其实现方法
CN103440171A (zh) * 2013-08-25 2013-12-11 浙江大学 一种构件化硬件实时操作***的实现方法
CN104699641A (zh) * 2015-03-20 2015-06-10 浪潮集团有限公司 一种多核dsp***中edma控制器并行控制的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265211A (en) * 1992-01-02 1993-11-23 International Business Machines Corporation Arbitration control logic for computer system having dual bus architecture
CN1783044A (zh) * 2004-11-30 2006-06-07 中国科学院计算技术研究所 一种片上***
US20090113096A1 (en) * 2006-01-31 2009-04-30 Broadcom Corporation High bandwidth split bus
CN101192208A (zh) * 2006-11-24 2008-06-04 无锡盈泰科技有限公司 一种基于8位处理器的双总线电路
CN101196862A (zh) * 2006-12-08 2008-06-11 深圳艾科创新微电子有限公司 双总线无缝式自切换的方法
CN102004709A (zh) * 2009-08-31 2011-04-06 国际商业机器公司 处理器局部总线到高级可扩展接口之间的总线桥及映射方法
CN102122367A (zh) * 2010-01-07 2011-07-13 上海华虹集成电路有限责任公司 一种大容量sim卡***架构
CN102880143A (zh) * 2012-09-27 2013-01-16 中国船舶重工集团公司第七一九研究所 单can控制器热冗余can总线***及其实现方法
CN103440171A (zh) * 2013-08-25 2013-12-11 浙江大学 一种构件化硬件实时操作***的实现方法
CN104699641A (zh) * 2015-03-20 2015-06-10 浪潮集团有限公司 一种多核dsp***中edma控制器并行控制的方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690511A (zh) * 2016-08-31 2019-04-26 株式会社索思未来 总线控制电路、半导体集成电路、电路基板、信息处理装置以及总线控制方法
CN109690511B (zh) * 2016-08-31 2023-05-02 株式会社索思未来 总线控制电路、半导体集成电路、电路基板、信息处理装置以及总线控制方法
CN106484531B (zh) * 2016-09-18 2019-12-24 上海顺久电子科技有限公司 内存访问仲裁方法、电路及装置
CN106484531A (zh) * 2016-09-18 2017-03-08 上海顺久电子科技有限公司 内存访问仲裁方法、电路及装置
CN109840225B (zh) * 2017-11-27 2023-06-09 中国航空工业集团公司西安航空计算技术研究所 一种异构双核处理器访问eFPGA的控制电路
CN109840225A (zh) * 2017-11-27 2019-06-04 中国航空工业集团公司西安航空计算技术研究所 一种异构双核处理器访问eFPGA的控制电路
CN108255769B (zh) * 2017-12-06 2021-03-26 中国航空工业集团公司西安航空计算技术研究所 一种axi-plb桥
CN108255769A (zh) * 2017-12-06 2018-07-06 中国航空工业集团公司西安航空计算技术研究所 一种axi-plb桥
CN111402940A (zh) * 2020-03-12 2020-07-10 中国电子科技集团公司第三十八研究所 一种基于srio协议的sram存储装置及方法
CN111402940B (zh) * 2020-03-12 2023-05-30 中国电子科技集团公司第三十八研究所 一种基于srio协议的sram存储装置及方法
CN111475437A (zh) * 2020-04-14 2020-07-31 深圳忆联信息***有限公司 固态硬盘soc芯片fpga原型验证ddr的装置、方法、计算机设备及存储介质
CN112035389A (zh) * 2020-08-28 2020-12-04 西安微电子技术研究所 一种plb-axi总线转换桥及其工作方法
CN112035389B (zh) * 2020-08-28 2022-08-23 西安微电子技术研究所 一种plb-axi总线转换桥及其工作方法
CN112650697B (zh) * 2020-12-24 2023-04-18 西安翔腾微电子科技有限公司 一种基于ddr3存储控制器接口的多个主设备的仲裁电路
CN112650697A (zh) * 2020-12-24 2021-04-13 西安翔腾微电子科技有限公司 一种基于ddr3存储控制器接口的多个主设备的仲裁电路
CN113033133A (zh) * 2021-03-17 2021-06-25 烽火通信科技股份有限公司 一种逻辑复用的电路设计方法及电路结构
CN114281722A (zh) * 2021-12-29 2022-04-05 合肥市芯海电子科技有限公司 一种双总线接口的嵌入式控制电路、芯片和电子设备
CN114281722B (zh) * 2021-12-29 2024-04-05 合肥市芯海电子科技有限公司 一种双总线接口的嵌入式控制电路、芯片和电子设备
CN114741341A (zh) * 2022-03-01 2022-07-12 西安电子科技大学 一种实现Crossbar结构仲裁的方法、***及存储介质
CN114741341B (zh) * 2022-03-01 2024-06-21 西安电子科技大学 一种实现Crossbar结构仲裁的方法、***及存储介质
CN115017093A (zh) * 2022-05-06 2022-09-06 北京中科昊芯科技有限公司 一种片上外部总线通信的方法以及装置

Also Published As

Publication number Publication date
CN105260331B (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
CN105260331A (zh) 一种双总线内存控制器
JP7411633B2 (ja) 固定ＰＣＩｅ物理トランスポートネットワーク上の論理トランスポート
US8732360B2 (en) System and method for accessing memory
US20200393965A1 (en) Memory Access Technology and Computer System
KR20200100151A (ko) 집단화된 메모리 장치에 대한 메모리 요청 스케줄링
CN110032335B (zh) 原子数据访问请求的调节
US8140724B1 (en) SATA pass through port
TWI717373B (zh) 用於通用序列匯流排2.0頻寬保留之方法及系統
US8527684B2 (en) Closed loop dynamic interconnect bus allocation method and architecture for a multi layer SoC
CN114902187A (zh) 非易失性存储器模块的错误恢复
CN114902197A (zh) 非易失性双列直插式存储器模块的命令重放
US9239804B2 (en) Back-off mechanism for a peripheral page request log
CN108304333A (zh) 一种一主多从式总线
CN112882986B (zh) 一种带有超节点以及超节点控制器的众核处理器的应用方法
CN111684391A (zh) 全***低功率管理
US20110135046A1 (en) Integrated circuit package with multiple dies and a synchronizer
US10684965B2 (en) Method to reduce write responses to improve bandwidth and efficiency
CN112286335B (zh) 主设备以及控制其的***和方法
CN115017093B (zh) 一种片上外部总线通信的方法以及装置
US11836096B2 (en) Memory-flow control register
WO2024045846A1 (zh) 存储介质的迁移带宽调整方法、装置、***以及芯片
CN117499511A (zh) 报文处理方法、芯片和计算机设备
US9465754B2 (en) Bridge circuit to arbitrate bus commands
CN116074273A (zh) 一种数据传输方法以及装置
CN113905084A (zh) 数据交互方法、装置及计算机设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant