CN105247684B - 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置 - Google Patents

用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置 Download PDF

Info

Publication number
CN105247684B
CN105247684B CN201480013007.5A CN201480013007A CN105247684B CN 105247684 B CN105247684 B CN 105247684B CN 201480013007 A CN201480013007 A CN 201480013007A CN 105247684 B CN105247684 B CN 105247684B
Authority
CN
China
Prior art keywords
tft
oxide
semiconductor layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480013007.5A
Other languages
English (en)
Other versions
CN105247684A (zh
Inventor
小坂修司
林和志
安秉斗
金建熙
金连洪
朴辰玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105247684A publication Critical patent/CN105247684A/zh
Application granted granted Critical
Publication of CN105247684B publication Critical patent/CN105247684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明的用于薄膜晶体管的半导体层的氧化物中，构成该氧化物的金属元素为In、Zn和Sn，在所述薄膜晶体管的半导体层上形成氧化物膜时的氧分压为15％(体积)或更大，所述氧化物的缺陷密度为7.5×1015cm‑3或更低，迁移率满足15cm2/Vs或更高。

Description

用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示 装置
技术领域
本发明涉及用于薄膜晶体管(Thin Film Transistor，下文称为TFT)的半导体层的氧 化物、薄膜晶体管以及显示装置。详细地，本发明涉及优选在显示装置(例如液晶显示器或有机电致发光(EL)显示器)中使用的用于薄膜晶体管的半导体层的氧化物、包含所 述用于半导体层的氧化物的TFT以及包含所述TFT的显示装置。
背景技术
非晶氧化物半导体比普通的非晶硅(a-Si)具有更高的电子迁移率，和较大的光学能 带隙，从而可在低温下实现成膜。因此，期待使用大尺寸、高分辨率和高速驱动所需 的新一代显示器，或者具有低耐热特性的树脂基板。
在氧化物半导体中，由铟、锌、锡和氧构成的非晶氧化物(In―Zn―Sn―O，下文 称为「IZTO」)具有高载流子迁移率，因此可优选用于TFT的半导体层中。
当使用氧化物半导体作为薄膜晶体管的半导体层时，不仅载流子浓度(迁移率)高， 而且降低半导体层的缺陷密度也很重要。
例如，专利文献1公开了一种方法：为了降低由于氧化物半导体的不均匀组成所造成的缺陷，并且改善氧化物半导体的传递特性，将由氧化物半导体制成的半导体暴 露于氢等离子体或氢自由基，然后将半导体气体暴露于水蒸气气氛中。
【现有技术】
【专利文献】
日本专利特开公开号2011-171516
发明内容
发明所要解决的问题
本发明提供了一种迁移率高且缺陷密度降低的用于薄膜晶体管的半导体层的氧化 物。本发明提供了一种包含用于该半导体层的氧化物的薄膜晶体管以及包含该薄膜晶体管的显示装置。
解决问题的技术手段
根据本发明的用于薄膜晶体管的半导体的氧化物用作薄膜晶体管的半导体层的氧 化物，其中构成该氧化物的金属元素为In、Zn和Sn，当在薄膜晶体管的半导体层中 沉积氧化物时，氧分压不大于15体积％，并且氧化物的缺陷密度满足7.5×1015cm-3或 更低，并且迁移率满足15cm2/Vs或更高。
除了氧以外，当在氧化物中的全部金属元素中的各金属元素的含量(原子％)分别表 示为[In]、[Zn]和[Sn]时，满足关系：1≤[In]，50≤[Zn]≤95，1≤[Sn]≤30。
氧分压为40体积％或更低。
还包括一种薄膜晶体管，其中在薄膜晶体管的半导体层中具有权利要求3的用于半导体层的氧化物。
此外，还包括一种显示装置，其中具有权利要求4的薄膜晶体管。
发明效果
根据本发明，提供了一种迁移率高且缺陷密度降低的用于薄膜晶体管的半导体层的氧化物。通过使用本发明的包含用于半导体层的氧化物的薄膜晶体管，可获得具有 高可靠性的显示装置。
附图说明
图1为说明本发明的薄膜晶体管的示意性截面图。
图2为说明一个示例性实施方式中的用来通过ICTS法测量缺陷密度的金属绝缘体半导体(Metal Insulator Semiconductor，MIS)结构元件的示意性截面图。
图3为在一个示例性实施方式中，在ICTS测量中的当氧分压各自为4体积％、20 体积％和30体积％时测定反向电压和脉冲电压的电容(C)―电压(V)曲线。
图4为显示在一个示例性实施方式中，在成膜时将氧分压在4体积％至30体积％的范围内改变时的漏极电流-栅极电流特性(Id-Vg特性)的结果的图。
图5为显示在一个示例性实施方式中的成膜时的氧分压与缺陷密度或迁移率之间的关系的图。
具体实施方式
本发明提供了一种具有高迁移率和降低的缺陷密度的用于薄膜晶体管的半导体层 的氧化物，特别对构成该氧化物的金属元素In、Zn和Sn的In―Zn―Sn―O(IZTO)进 行讨论。缺陷密度的测量使用等温电容瞬态谱(ICTS)法。
如现有技术中，结果，仅测量TFT的漏极电流-栅极电流特性(Id-Vg特性)来计算迁移率并不足够。详细地，乍看之下即使在TFT中Id-Vg特性相同，但如果通过ICTS 法测定的缺陷密度，则其大小可能会不同，并因此发现迁移率也会改变。即，除了控 制迁移率以外，还发现精确地掌握缺陷密度也是必不可少的。
因此，广泛研究的结果发现，只要适当控制沉积ICTO时的氧分压，便可同时获 得高迁移率和低缺陷密度，并且完成本发明。
这里，将简单描述用来测量缺陷密度的ICTS法。
ICTS法是一种电容瞬态谱法，并被认为是一种精确地测量半导体层中包含的杂质原子或引起缺陷(例如界面陷阱、体陷阱)的定位电位的方法。电容瞬态谱法通过测量 C(t)的过量电容来获得定位电位的信息，因为耗尽层宽度对应于结电容(C)的时间变化 C(t)的倒数。过量电容的测量方法以及ICTS法包括深能级瞬态谱(Deep Level TransientSpectroscopy，DLTS)法。两者的测量原理相同，但是测量方法不同。DLTS法中，是 使样品温度变化的同时获得DLTS信号，与之相比，ICTS法则是在预定温度下调整施 加脉冲来改变释放时间常数，从而获得与DLTS信号相同的信息。迄今为止，还没有 提出通过ICTS法来具体测量用于半导体层的氧化物(例如IZTO)的缺陷密度并且在降 低缺陷密度的同时获得高迁移率的技术。
下文将详细描述本发明。
如上所述，关于根据本发明的用于薄膜晶体管的半导体层的氧化物，构成所述氧化物的金属元素由In、Zn和Sn组成，并且在薄膜晶体管的半导体层中沉积氧化物时 的氧分压为15％(体积)或更大。此外，本发明还具有以下特征：所述氧化物(IZTO)的 缺陷密度低至7.5×1015cm-3或更低，并且迁移率满足非常高的水平，为15cm2/Vs或更 高。本发明中以IZTO作为对象的情形下，对于该氧化物的特性，IZTO原本就具有很 高的迁移率，然而，如本发明中那样通过适当控制沉积IZTO时的氧分压而降低缺陷 密度，可将该迁移率提高至更高的水平。
在氧化物中，除了氧以外，当全部金属元素中的各金属元素的含量(原子％)分别表 示为[In]、[Zn]和[Sn]时，优选地满足：1≤[In]，50≤[Zn]≤95，1≤[Sn]≤30。
将粗略地描述金属元素的作用。
首先，In具有增加载流子从而提高迁移率的作用。[In]优选为1或更高，更优选 为5或更高，甚至更优选为10或更高。然而，如果In的含量增加，则载流子会变得 过大，除了导电以外，应力的稳定性也会劣化。[In]优选为30或更低，并且更优选 为20或更低。
Sn具有改善氧化物半导体层的液体耐性(如湿蚀刻)的作用。从改善液体耐性的观点看来，需要更多含量的Sn。优选为1或更高，更优选为10或更高，甚至更优选为 至少20。然而，当Sn的含量增加时，由于蚀刻加工性劣化，因此上限优选为30或更 低，更优选为27或更低，甚至更优选为25或更低。
Zn被认为有助于非晶结构的稳定化。此外，由于Zn有助于改善应力的稳定性， 因此优选更多含量的Zn。优选为50或更高，更优选为53或更高，甚至更优选为至少 55。然而，如果Zn的含量增加，由于氧化物半导体薄膜结晶化，或蚀刻时产生残渣， 因此Zn的含量优选为95或更低，更优选为80或更低，甚至更优选为不大于60。
本发明的氧化物满足：缺陷密度为7.5×1015cm-3或更低，并且迁移率为15cm2/Vs或更高。优选更低的缺陷密度，优选7.0×1015cm-3或更低，更优选6.5×1015cm-3或更低。 另一方面，高迁移率是合适的，优选16cm2/Vs或更高，更优选17cm2/V或更高。
优选通过溅射法使用溅射靶来沉积氧化物。根据溅射法，可容易地形成具有优异的均一性的膜厚度的成分和膜表面的薄膜。
这里，如本发明，为了获得其中适当地控制缺陷密度和迁移率的氧化物，当在薄膜晶体管的半导体层中沉积氧化物时控制氧分压，即，氧气相对于整体环境气体的体 积比为15％(体积)或更大。鉴于氧化物的缺陷密度要尽可能小，氧分压优选越高越好， 优选为至少20％(体积)。然而，如果氧分压过大，由于迁移率趋于劣化，上限优选小 于40％(体积)，更优选为最高30％(体积)。
本发明还包含薄膜晶体管，其中薄膜晶体管的半导体层中具备上述任一种用于半导体层的氧化物。在制造薄膜晶体管时，如上所述，除了控制沉积半导体层时的氧分 压以外，本发明并无特别限定，并且采用通常使用的方法。
半导体层的优选膜厚度通常为30nm或更大。如果膜厚度薄，则除了不能获得足 够的工作电流以外，通过溅射成膜时还会出现不均匀，导致晶体管特性中产生分布。 结果，产生诸如显示不均匀等最终问题。其下限更优选为至少35nm。另一方面，其上 限优选为不大于200nm。当膜厚度厚时，则耗尽层在栅极电压有变化时不能充分扩展。 结果，晶体管不会断开，即，不会阻断电流，或是即使晶体管断开，要断开的栅极电 压也比正常的栅极电压向负侧有更多偏移，从而不适于显示器操作。其上限更优选为 150nm或更小，更优选为不大于80nm。
接着，参考图1的TFT，将描述TFT的制造方法的实施方式。图1及以下制造 方法为本发明的优选实施方式的实施例，但并非旨在限于此。例如，图1显示了底栅 型结构，然而本发明的实施方式并不限定于此。本发明还可应用于顶栅型的TFT，其 中氧化物半导体层上依次具备栅极绝缘层与栅极。
如图1所示，在基板1上形成栅极2与栅极绝缘层3，并且在其上形成氧化物半 导体层4。在氧化物半导体层4上形成钝化层5，在其上形成源极/漏极6，又在其上形 成有表面钝化层7，在最表面形成透明导电层8，透明导电层8电连接至源极/漏极6。 在钝化层5中，使用绝缘层，例如氧化硅层(SiO2层)。
在基板1上形成栅极2与栅极绝缘层3的方法没有特别限定，并且可采用通常使 用的方法。同样，栅极2和栅极绝缘层3的种类也没有特别限定，并且可使用通用的 方法。例如，Al或Cu的金属薄膜、合金薄膜、或者将在稍后描述的实施例中使用的 Mo薄膜可用作栅极2。此外，代表性地说明作为栅极绝缘层3的氧化硅膜(SiO2膜)、 氮化硅膜(SiN膜)和氮氧化硅膜(SiON膜)。
接着，形成氧化物半导体层4。如上所述，可通过溅射法沉积氧化物半导体层4。 优选地，通过使用与氧化物半导体层4组成相同的溅射靶，可通过直流(DC)溅射法或 射频溅射(RF)溅射法开形成膜。同样，可通过共溅射法(co-sputter)来形成膜。
在氧化物半导体层4成膜时，如上所述，将氧分压控制在15％(体积)以上。
接着，对于氧化物半导体层4，通过光刻法(photolithography)和湿蚀刻来进行图案 形成。图案形成之后，为了改善氧化物半导体层4的膜性，例如，可立即在250～350℃ 的加热温度和15～120分钟的加热时间的条件下进行热处理(预退火)。优选加热温度为 300～350℃，以及加热时间为60～120分钟。因此，晶体管特性的导通(on)电流及电场 效应迁移率增加，从而改善晶体管性能。
预退火之后，为了保护氧化物半导体层4的表面，例如，可由上述方法形成氧化 硅层(SiO2层)作为钝化层5。
接着，为了使氧化物半导体层4与随后形成的源极/漏极6接触，进行光刻法和干蚀刻用于图案形成。
接着，形成源极/漏极6。源极/漏极6的种类没有特别限定，并且可使用通用材料。例如，如同栅极2，可使用诸如Al或Cu等金属或其合金，还可如下面的示例性实施 方式，使用Mo薄膜。
例如，在通过磁控溅射法形成金属薄膜之后，用如形成源极/漏极6的方法的剥离法(lift off method)涂布金属薄膜。
接着，在源极/漏极6上形成表面钝化层(绝缘层)7。例如，可通过化学气相沉积(CVD)法形成表面钝化层7。氧化硅层(SiO2层)、氮化硅层(SiN层)、氮氧化硅层(SiON 层)、或它们的层积膜可用作表面钝化层7。
接着，通过光刻法和干蚀刻，在表面钝化层7中形成接触孔后，形成透明导电层 8。透明导电层8的种类没有特别限定，并且可选自常用的。
在本发明中，包括上述TFT的显示装置。例如，该显示装置的实例为液晶显示器 或有机EL显示器。
本发明要求基于2013年3月8日递交的日本专利申请第2013-47347号的优先权。2013年3月8日递交的日本专利申请第2013-47347号的说明书整体内容通过引用合 并于此
实施例
下文通过示例性实施方式更详细地描述本发明，但本发明不限于以下示例性实施方式，并且其可通过增加适合前、后文目的的范围内的改变来实施，并且它们均包含 于本发明的技术范围内。
实施例1
在本示例性实施方式中，如下制作TFT，测量迁移率，并且通过ICTS法测量缺 陷密度。除了省略了前述图1中用来保护氧化物半导体层(IZTO薄膜)的表面的钝化层 以外，本示例性实施方式中使用的TFT与图1的构造相同。
首先，在玻璃基板(康宁公司制造的Eagle XG、直径100mm×厚度0.7mm)上，形 成膜厚100nm的Mo薄膜作为用于栅极的薄膜，并且通过已知方法形成图案，从而形 成栅极。使用纯Mo溅射靶，通过RF溅射法，在以下条件下形成Mo薄膜：成膜温度： 室温，成膜功率：300W，载气为Ar、气压：2毫托。
形成250nm的SiO2层作为栅极绝缘层。栅极绝缘膜的成膜使用等离子体CVD法， 并且在以下条件下进行：载气：SiH4与N2O的混合气体，成膜功率：300W，成膜温 度：320℃。
接着，在以下成膜条件下使用IZTO溅射靶通过溅射法沉积IZTO薄膜作为氧化物半导体层。IZTO薄膜的膜厚为约40nm，并且原子比组成为In:Zn:Sn＝20:56.7:23.3。
(IZTO薄膜的成膜条件)
溅射设备：由ULVAC公司制造的「CS-200」
基板温度：室温
气压：1毫托
氧分压：[O2/(Ar+O2)]×100＝4％(体积)、10％(体积)、20％(体积)、30％(体积)
如上所述，形成氧化物半导体层后，通过光刻法和湿蚀刻对氧化物半导体层进行图案形成。使用由关东化学公司制造的「ITO-07N」(草酸与水的混合液)作为湿蚀刻剂， 并且液体温度为40℃。
如上所述，对氧化物半导体层图案化后，为了改善氧化物半导体层的膜质量，进行预退火。在350℃下于大气压力下进行预退火处理1小时。
接着，使用纯Mo，并且通过剥离法形成图案以形成源极/漏极。具体地，在形成 和图案化光刻胶后，通过DC溅射法沉积膜厚100nm的Mo薄膜。用于源极/漏极的 Mo薄膜的成膜方法与上述栅极相同。接着，通过超音波清洗机将丙酮溶液中的不必 要的光刻胶除去，TFT的信道长度为10μm、信道宽度为200μm。
如上所述，形成源极/漏极后，形成表面钝化层以保护氧化物半导体层。形成膜厚350nm的层积膜作为表面钝化层，其膜厚为膜厚200nm的SiO2膜和膜厚150nm的SiN 膜的总和。为了形成SiO2膜和SiN膜，使用由SUMCO公司制造的「PD-220NL」，并 使用等离子体CVD法。在本示例性实施方式中，SiO2膜和SiN膜按顺序形成。使用 N2O和SiH4的混合气体形成SiO2膜，并且使用SiH4、N2、NH3的混合气体形成SiN 膜。对于膜厚200nm的SiO2层的100nm的最初厚度，成膜温度为230℃，而对于SiO2层的其余100nm的膜厚度以及对于厚度150nm的SiN层，成膜温度为150℃。成膜功 率均为100W。
接着，通过光刻法和干蚀刻，形成具有接触孔的表面钝化层，该接触孔用来探测从而评价晶体管特性评估，而制造出TFT。
使用如上所述得到的TFT，测量晶体管特性(漏极电流-栅极电压特性，Id-Vg特性)、 电场效应迁移率和缺陷密度。
(1)晶体管特性的测量
晶体管特性(TFT特性)的测量使用Agilent Technologies公司的半导体参数分析仪 「4156C」。在样品的接触孔中设置探针进行测量。详细的测量条件如下。
源极电压：0V
漏极电压：10V
栅极电压：-30～30V(测定间隔：0.25V)
基板温度：室温
(2)电场效应迁移率μFE
电场效应迁移率μFE由TFT特性而在Vd＞Vg-Vth的饱和区域中推导出。在饱和 区域中，Vg和Vth分别为栅极电压和阈值电压，Id为漏极电流，L和W分别为TFT 元件的信道长度和信道宽度、Ci为栅极绝缘层的电容，μFE为电场效应迁移率，并且μFE由下面的等式推导出。在本示例性实施方式中，电场效应迁移率μFE由满足饱和区域 的栅极电压附近的漏极电流-栅极电压特性(Id-Vg特性)推导出的。
[等式1]
(3)通过ICTS法测量缺陷密度
在ICTS法中，通过对反向偏压(reverse bias)状态的半导体接合部施加顺向脉冲， 而捕获电子陷阱，当恢复至反向偏压状态时，探测被捕获的电子通过热激发过程而发出的过程，来作为结电容的瞬态变化，从而研究陷阱的性质。在本示例性实施方式中， 使用图2的MIS结构元件通过ICTS法测量缺陷密度。在该情况下，构成MIS的电极 的面积为φ1mm。具体地，测定条件如下。此外，在图2中，1A表示玻璃基板，2A 表示Mo电极，3表示栅极绝缘层，4表示氧化物半导体层，9表示φ1mmMo电极， 10A和10B表示钝化层。
ICTS测量裝置：PhysTech公司制造的FT1030 HERA-DLTS
测量温度：210K
反向电压：如图3中描述
脉冲电压：如图3中描述
脉冲时间：100毫秒
测量频率：1MHz
测量时间：5×10-4秒～10秒
在该情况下，在4％(体积)、10％(体积)、20％(体积)和30％(体积)的各氧分压下的反向电压(reverse voltage)和脉冲电压为图3中C(电容)-V(电压)曲线所表示的电压值。详情如下。图3中，虚线区间对应于耗尽层的变化宽度。图3中，％意指％(体积)。
在4％(体积)的氧分压下，反向电压为-17V，并且脉冲电压为-10V。
在10％(体积)的氧分压下，反向电压为0.5V，并且脉冲电压为2.5V。
在20％(体积)的氧分压下，反向电压为0V，并且脉冲电压为1V。
在30％(体积)的氧分压下，反向电压为0V，并且脉冲电压为1V。
测定由上述测量时间中变化的△C大小计算出的缺陷密度除以修正系数而得的值作为本示例性实施方式中的缺陷密度。
修正系数＝(Xr-Xp)/Xr
在该等式中，Xr意指当反向电压为VR时的耗尽层的宽度，
Xp意指当脉冲电压为VP时的耗尽层的宽度。
其结果显示在图4、图5以及表1中。在图4、图5以及表1中，％意指％(体积)。
图4为显示在4％(体积)、10％(体积)、20％(体积)和30％(体积)的各氧分压下沉积IZTO层时的Id-Vg特性结果的图。图5为显示在各氧分压下缺陷密度和迁移率的 结果的图。图5中，○表示缺陷密度的结果，■表示迁移率的结果。
[表1]
氧分压 缺陷密度(cm-3) 迁移率(cm2/Vs)
4％ 2.05×1016 13.6
10％ 8.83×1016 12.9
20％ 5.44×1016 19.5
30％ 2.17×1016 18.4
首先，参照图4。图4的横轴为Vg(V)，纵轴为Id(A)。在图4中，例如，1.0E-10 意指1.0×10-10。如图4所示，当氧分压为20％(体积)和30％(体积)时，晶体管特性乍 看之下似乎相同。
然而，实际上，如图5及表1所示，在各氧分压下的缺陷密度和迁移率显著地改 变。详细地，在本示例性实施方式中，可确定在4～30％(体积)的氧分压范围内，随着 沉积IZTO层时的氧分压增加，缺陷密度降低。另一方面，迁移率在氧分压为20％(体 积)时显现出最大值，其后迁移率可显示出减小的倾向。
因此，基于本示例性实施方式的测量条件，将氧分压控制在15％(体积)或更大，优选大于等于20％(体积)至小于等于30％(体积)，同时保持低缺陷密度，并且还可获 得高迁移率。
如上所述，除了管控TFT迁移率以外，还计算缺陷密度是非常重要的，并且证实 了只要如本发明中适当地控制沉积IZTO层时的氧分压，便可得到兼具低缺陷密度与 高迁移率的TFT。
【符号说明】
1： 基板
2： 栅极电极
3： 栅极绝缘层
4： 氧化物半导体层
5： 钝化层(SiO2膜)
6： 源极/漏极电极
7： 表面钝化层(绝缘层)
8： 透明导电膜
1A： 玻璃基板
2A： Mo电极
9： φ1mmMo电极
10A、10B： 钝化层

Claims (4)

1.一种用于半导体层的氧化物，所述半导体层用作薄膜晶体管的半导体层，
其中构成所述氧化物的金属元素为In、Zn和Sn，
沉积所述薄膜晶体管的半导体层中的所述氧化物时的氧分压为大于等于20％(体积)至小于等于30％(体积)，并且
所述氧化物的缺陷密度满足7.5×1015cm-3或更低，迁移率满足15cm2/Vs或更高。
2.如权利要求1所述的用于半导体层的氧化物，其中：
所述氧化物中，除了氧以外，各金属元素相对于全部金属元素的含量(原子％)分别表示为[In]、[Zn]和[Sn]时，满足以下关系：
1≤[In]，50≤[Zn]≤95，1≤[Sn]≤30。
3.一种薄膜晶体管，其中，在所述薄膜晶体管的半导体层中具有如权利要求1或2所述的用于半导体层的氧化物。
4.一种显示装置，其中具有如权利要求3所述的薄膜晶体管。
CN201480013007.5A 2013-03-08 2014-02-27 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置 Active CN105247684B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013047347A JP2014175503A (ja) 2013-03-08 2013-03-08 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2013-047347 2013-03-08
PCT/JP2014/054958 WO2014136659A1 (ja) 2013-03-08 2014-02-27 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置

Publications (2)

Publication Number Publication Date
CN105247684A CN105247684A (zh) 2016-01-13
CN105247684B true CN105247684B (zh) 2018-10-19

Family

ID=51491178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480013007.5A Active CN105247684B (zh) 2013-03-08 2014-02-27 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置

Country Status (6)

Country Link
US (1) US9583633B2 (zh)
JP (1) JP2014175503A (zh)
KR (1) KR102230550B1 (zh)
CN (1) CN105247684B (zh)
TW (1) TWI529134B (zh)
WO (1) WO2014136659A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP6613314B2 (ja) 2015-11-25 2019-11-27 株式会社アルバック 薄膜トランジスタ、酸化物半導体膜及びスパッタリングターゲット
KR20210099706A (ko) 2020-02-04 2021-08-13 삼성디스플레이 주식회사 화소 및 표시장치
KR102525518B1 (ko) 2021-05-10 2023-04-26 한국화학연구원 인돌 화합물, 이를 포함하는 페로브스카이트 화합물 및 이를 함유한 페로브스카이트 전자소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057338A (zh) * 2004-11-10 2007-10-17 佳能株式会社 采用无定形氧化物的场效应晶体管

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
KR101468594B1 (ko) * 2008-07-31 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP5438011B2 (ja) 2008-08-27 2014-03-12 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
CN102598285B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
JP5569780B2 (ja) * 2010-02-18 2014-08-13 国立大学法人東京農工大学 薄膜トランジスタの製造方法
KR101741732B1 (ko) 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5780902B2 (ja) 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
JP2012164963A (ja) 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5645737B2 (ja) * 2011-04-01 2014-12-24 株式会社神戸製鋼所 薄膜トランジスタ構造および表示装置
JP5767015B2 (ja) 2011-05-10 2015-08-19 出光興産株式会社 薄膜トランジスタ
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
KR101963226B1 (ko) * 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014175504A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014175503A (ja) 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057338A (zh) * 2004-11-10 2007-10-17 佳能株式会社 采用无定形氧化物的场效应晶体管

Also Published As

Publication number Publication date
WO2014136659A1 (ja) 2014-09-12
KR102230550B1 (ko) 2021-03-22
JP2014175503A (ja) 2014-09-22
TWI529134B (zh) 2016-04-11
US20160211384A1 (en) 2016-07-21
CN105247684A (zh) 2016-01-13
US9583633B2 (en) 2017-02-28
KR20150127652A (ko) 2015-11-17
TW201500286A (zh) 2015-01-01

Similar Documents

Publication Publication Date Title
KR101919212B1 (ko) 박막 트랜지스터
CN103493209A (zh) 薄膜晶体管构造以及具备该构造的薄膜晶体管和显示装置
WO2012014999A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN103229303A (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
TW201630192A (zh) 半導體裝置及其製造方法
JP6659255B2 (ja) 薄膜トランジスタ
JP6498745B2 (ja) 薄膜トランジスタの製造方法
CN105247684B (zh) 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置
CN104756257A (zh) 薄膜晶体管
TW201906175A (zh) 薄膜電晶體
TWI603480B (zh) Thin film transistor for semiconductor layer oxide, thin film transistor and display device
JP7080842B2 (ja) 薄膜トランジスタ
WO2013051644A1 (ja) 絶縁膜およびその製造方法
Ochi et al. Improvement of stress stability in back channel etch-type amorphous In-Ga-Zn-O thin film transistors with post process annealing
JP7384777B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP6756875B1 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
WO2014136661A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
WO2019107043A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant