TW201906175A - 薄膜電晶體 - Google Patents

薄膜電晶體 Download PDF

Info

Publication number
TW201906175A
TW201906175A TW107139405A TW107139405A TW201906175A TW 201906175 A TW201906175 A TW 201906175A TW 107139405 A TW107139405 A TW 107139405A TW 107139405 A TW107139405 A TW 107139405A TW 201906175 A TW201906175 A TW 201906175A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
semiconductor layer
thin film
sinx
Prior art date
Application number
TW107139405A
Other languages
English (en)
Inventor
後藤裕史
越智元隆
北山巧
釘宮敏洋
Original Assignee
日商神戶製鋼所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商神戶製鋼所股份有限公司 filed Critical 日商神戶製鋼所股份有限公司
Publication of TW201906175A publication Critical patent/TW201906175A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種薄膜電晶體，其是在基板上至少依序包含氧化物半導體層、閘極絕緣膜、閘極電極、源極-汲極電極及保護膜，且進而含有保護層的薄膜電晶體，所述氧化物半導體層包含以特定的原子數比含有In、Ga、Zn、Sn及O的氧化物，所述保護層含有SiNx，且遷移率為15 cm2 /Vs以上。

Description

薄膜電晶體
本發明是有關於一種含有氧化物半導體層的薄膜電晶體。更具體而言，特別是有關於一種作為頂部閘極型的薄膜電晶體而在例如液晶顯示器或有機電致發光（electroluminescence，EL）顯示器等顯示裝置中適宜使用的薄膜電晶體。
非晶氧化物半導體與先前的非晶矽薄膜相比而言具有高載子濃度，期待將其應用於要求大型、高解析度、高速驅動的下一代顯示器中。而且，非晶氧化物半導體的光學帶隙大，可在低溫下成膜，因此可成膜於樹脂基板上，亦期待將其應用於輕且透明的顯示器中。
作為所述氧化物半導體，例如如專利文獻1～專利文獻3所示那樣，眾所周知有包含銦、鎵、鋅、及氧的In-Ga-Zn系（IGZO系）非晶氧化物半導體。
而且，薄膜電晶體具有底部閘極型與頂部閘極型此兩種結構，根據其特徵或特性而分開使用。底部閘極型的特徵在於遮罩數少且製造成本得到抑制，從而多用於使用非晶矽的薄膜電晶體中。 另一方面，頂部閘極型的特徵在於可製作微細的電晶體，寄生電容小，從而經常用於使用多晶矽的薄膜電晶體中。以在氧化物半導體中亦根據用途或特性而最大限度地引出性能的方式應用作為頂部閘極型而言最佳的薄膜電晶體結構。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2010-219538號公報 [專利文獻2]日本專利特開2011-174134號公報 [專利文獻3]日本專利特開2013-249537號公報
[發明所欲解決之課題] 然而，使用所述IGZO系氧化物半導體而製造薄膜電晶體（Thin Film Transistor；TFT）時的場效遷移率（以下有時稱為「載子遷移率」，或簡稱為「遷移率」）為10 cm2 /Vs以下，為了應對顯示裝置的大畫面化、高精細化或高速驅動化，要求具有更高遷移率的材料。
而且，若氫擴散至氧化物半導體中，則載子濃度變化，若氫過剩地擴散，則氧化物半導體進行導體化。然而，藉由使氫適度地擴散至高遷移率氧化物半導體中，則載子遷移率增加，顯示出高遷移率。
鑒於所述事實，藉由本發明而提供為了在頂部閘極型薄膜電晶體中應用高遷移率的氧化物半導體，最大限度地發揮其性能而最佳的薄膜電晶體結構。 [解決課題之手段]
對此，本發明者等人發現藉由採用特定氧化物半導體層中的金屬元素的原子比與保護層或緩衝層，可解決所述課題，從而完成本發明。
亦即，本發明如下所述。 [1] 一種薄膜電晶體，其是在基板上至少依序包含氧化物半導體層、閘極絕緣膜、閘極電極、源極-汲極電極及保護膜，且進而含有保護層的薄膜電晶體， 所述氧化物半導體層包含含有In、Ga、Zn、Sn及O的氧化物，各金屬元素的原子數比滿足 0.09≦Sn/（In＋Ga＋Zn＋Sn）≦0.25、 0.15≦In/（In＋Ga＋Zn＋Sn）≦0.40、 0.07≦Ga/（In＋Ga＋Zn＋Sn）≦0.20、以及 0.35≦Zn/（In＋Ga＋Zn＋Sn）≦0.55 的關係， 所述保護層含有SiNx，並且 遷移率為15 cm2 /Vs以上。 [2] 如上述[1]所述的薄膜電晶體，其中所述氧化物半導體層中的In及Sn的原子數比滿足 0.15≦Sn/（In＋Sn）≦0.55 的關係。 [3] 如上述[1]或[2]所述的薄膜電晶體，其中所述保護層含有20原子%以上的氫。 [4] 如上述[1]～[3]中任一項所述的薄膜電晶體，其中所述閘極絕緣膜包含SiOx，與SiNx及SiOyNz的至少任一種，所述SiOx的厚度，與所述SiNx及所述SiOyNz的至少任一種的合計厚度的比為1：1～1：4。 [5] 一種薄膜電晶體，其是在基板上至少依序包含緩衝層、氧化物半導體層、閘極絕緣膜、閘極電極、源極-汲極電極及保護膜，且進而含有保護層的薄膜電晶體， 所述氧化物半導體層包含含有In，Sn，O，以及Ga與Zn的至少任一種的氧化物，各金屬元素的原子數比滿足 0.09≦Sn/（In＋Ga＋Zn＋Sn）≦0.25， 0.15≦In/（In＋Ga＋Zn＋Sn）≦0.40，以及 0.07≦Ga/（In＋Ga＋Zn＋Sn）≦0.20與 0.35≦Zn/（In＋Ga＋Zn＋Sn）≦0.55的至少任一種的關係， 所述緩衝層含有SiNx及SiOyNz的至少任一種， 所述保護層含有SiNx，並且 遷移率為15 cm2 /Vs以上。 [發明的效果]
藉由本發明可獲得應用In-Ga-Zn-Sn系氧化物作為氧化物半導體層、實現高遷移率的頂部閘極型薄膜電晶體。
本發明的薄膜電晶體在頂部閘極型薄膜電晶體的半導體層中使用含有In、Ga、Zn及Sn作為金屬元素的In-Ga-Zn-Sn系氧化物時，適宜地控制各個金屬元素的原子數比，且將SiNx或SiOyNz等成為氫擴散源的絕緣層以適宜的形態介隔存在於薄膜電晶體結構中，藉此而實現薄膜電晶體的高遷移率。
亦即，本發明的薄膜電晶體是在基板上至少依序包含氧化物半導體層、閘極絕緣膜、閘極電極、源極-汲極電極及保護膜的頂部閘極型TFT，進而含有保護層， 所述氧化物半導體層包含含有In、Ga、Zn、Sn及O的氧化物，各金屬元素的原子數比滿足 0.09≦Sn/（In＋Ga＋Zn＋Sn）≦0.25、 0.15≦In/（In＋Ga＋Zn＋Sn）≦0.40、 0.07≦Ga/（In＋Ga＋Zn＋Sn）≦0.20、及 0.35≦Zn/（In＋Ga＋Zn＋Sn）≦0.55 的關係，且所述保護層含有SiNx。 本發明的薄膜電晶體藉由具有所述構成，且進行後退火處理，從而可具有15 cm2 /Vs以上的高遷移率。 另外，在本說明書中，所謂「保護膜」是表示保護源極-汲極電極者，亦被稱為「鈍化膜」或「最終保護膜」等。而且，所謂「保護層」是表示被稱為「保護層（protection layer）」等的層，其是用以將TFT自蝕刻酸溶液保護起來等的層。
而且，在基板與氧化物半導體層之間亦可包含緩衝層。 在包含緩衝層的情況下，氧化物半導體層包含含有In，Sn，O，以及Ga與Zn的至少任一種的氧化物，進而含有保護層，各金屬元素的原子數比滿足 0.09≦Sn/（In＋Ga＋Zn＋Sn）≦0.25， 0.15≦In/（In＋Ga＋Zn＋Sn）≦0.40，以及 0.07≦Ga/（In＋Ga＋Zn＋Sn）≦0.20與 0.35≦Zn/（In＋Ga＋Zn＋Sn）≦0.55的至少任一種的關係即可，所述緩衝層含有SiNx及SiOyNz的至少任一種，且所述保護層含有SiOx。 本發明的薄膜電晶體藉由具有所述構成，且進行後退火處理，從而可具有15 cm2 /Vs以上的高遷移率。
（氧化物半導體層） 本發明中的氧化物半導體層包含含有In、Ga、Zn、Sn及O的氧化物，各金屬元素相對於In、Ga、Zn及Sn的合計的原子數比滿足下述關係式。 0.15≦In/（In＋Ga＋Zn＋Sn）≦0.40、 0.07≦Ga/（In＋Ga＋Zn＋Sn）≦0.20、 0.09≦Sn/（In＋Ga＋Zn＋Sn）≦0.25、及 0.35≦Zn/（In＋Ga＋Zn＋Sn）≦0.55。
在金屬元素中，In是有助於導電性提高的元素。 In原子數比越變大、亦即In在金屬元素中所佔的量越變多，則氧化物半導體層的導電性越提高，因此場效遷移率增加。為了有效地發揮所述作用，需要使In原子數比為0.15以上。所述In原子數比較佳為0.20以上、更佳為0.25以上。 另一方面，若In原子數比過大，則載子密度過於增加，從而存在臨限電壓降低為負電壓的情況等。因此，In原子數比將上限設為0.40以下、較佳為0.35以下、更佳為0.32以下。
Ga是有助於減低氧缺陷及控制載子密度的元素。 Ga原子數比越大，則氧化物半導體層的電氣穩定性越提高，從而發揮抑制載子的過剩產生的效果。為了有效地發揮所述作用，需要將Ga原子數比設為0.07以上。所述Ga原子數比較佳為0.10以上、更佳為0.15以上。 另一方面，若Ga原子數比過大，則氧化物半導體層的導電性降低而造成場效遷移率變得容易降低。因此，Ga原子數比將上限設為0.20以下，較佳為0.17以下。
Sn是有助於提高耐酸蝕刻性的元素。 Sn原子數比越大，則氧化物半導體層的對於無機酸蝕刻液的耐受性提高。而且，若在含有Sn的氧化物半導體中產生氫擴散，則載子密度增加而使遷移率增加。為了有效地發揮該些作用，需要使Sn原子數比為0.09以上。所述Sn原子數比較佳為0.12以上、更佳為0.15以上。 另一方面，若Sn原子數比過大，則氧化物半導體層的場效遷移率降低，且對於酸蝕刻液的耐受性必要以上地提高，氧化物半導體層膜自身的加工變困難。因此，Sn原子數比將上限設為0.25以下、較佳為0.22以下、更佳為0.20以下。
Zn是有助於氧化物半導體其自身的蝕刻加工性的元素。 Zn原子數比越大，則氧化物半導體加工時的蝕刻速度越提高。為了有效地發揮所述作用，需要使Zn原子數比為0.35以上。所述Zn原子數比較佳為40以上、更佳為45以上。 另一方面，若Zn原子數比過大，則有損耐PAN性或耐H2 O2 性。因此，Zn原子數比將上限設為0.55以下、較佳為0.52以下。
在薄膜電晶體包含含有SiNx及SiOyNz的至少任一種的緩衝層的情況下，氧化物半導體層若包含含有In，Sn，O，以及Ga與Zn的至少任一種的氧化物即可，更佳為包含含有In、Ga、Zn、Sn及O的氧化物，進而較佳為各金屬元素的原子數比滿足 0.09≦Sn/（In＋Ga＋Zn＋Sn）≦0.25 0.15≦In/（In＋Ga＋Zn＋Sn）≦0.40 0.07≦Ga/（In＋Ga＋Zn＋Sn）≦0.20、及 0.35≦Zn/（In＋Ga＋Zn＋Sn）≦0.55 的關係。
進而較佳為氧化物半導體層的組成的In及Sn的金屬元素比率滿足下式。 0.15≦Sn/（In＋Sn）≦0.55
In雖然若添加量增加則載子密度增加，但缺陷亦增加，可靠性降低。另一方面，添加Sn使氫擴散的效果增大，載子密度進一步增加。因此，在所述關係式中，更佳為0.18以上、進而較佳為0.25以上。 然而，若Sn的添加量多，則在氧化物半導體的圖案化時，蝕刻加工變困難。因此，在所述關係式中，更佳為0.50以下、進而較佳為0.45以下。
具有所述氧化物半導體層的本發明的薄膜電晶體顯示出遷移率為15 cm2 /Vs以上、較佳為20 cm2 /Vs以上的高遷移率。先前所使用的使用In-Ga-Zn-O（IGZO）的薄膜電晶體的遷移率為10 cm2 /Vs左右，因此遷移率較大程度地增加。此時，在源極-汲極電極間流動的汲極電流亦增加，其原因在於：本發明的氧化物半導體層具有比IGZO更高的載子濃度。
本發明的氧化物半導體層的高遷移率化與由於熱處理而自SiNx或SiOyNz向氧化物半導體層擴散的氫及氫化合物相關。亦即，若SiNx或SiOyNz中所摻入的氫及氫化合物向氧化物半導體層擴散，則氧化物半導體層的載子密度增加。特別是若氧化物半導體層中的Sn含量多，則其效果變顯著。 另外，構成保護層的SiNx中所含的氫及氫化合物向氧化物半導體層中擴散是在施加200℃以上的熱處理（後退火處理）時進行。
而且，於基板與氧化物半導體層之間包含緩衝層的薄膜電晶體中，氧化物半導體層的高遷移率化與自和氧化物半導體層相接的緩衝層向氧化物半導體層擴散的氫及氫化合物有關。亦即，該緩衝層含有SiNx及SiOyNz的至少任一種，SiNx或SiOyNz中所含的氫及氫化合物向氧化物半導體層中擴散。
（保護層、閘極絕緣膜及緩衝層） 本發明的保護層含有SiNx。若含有SiNx，則保護膜可為單膜亦可為積層膜，但自過剩的氫擴散所造成的氧化物半導體的導體化風險的方面考慮，較佳為於與氧化物半導體相接之側形成有氧化矽膜的積層膜。
自可使保護層中的氫含量較多考慮，較佳為保護層使用利用化學氣相沈積（chemical vapor deposition；CVD）法而形成的SiNx膜。含有SiNx的保護層較佳為含有20原子%以上的氫，更佳為含有25原子%以上。 保護層中所含有的氫由於在薄膜電晶體形成的步驟中所施加的熱歷程（後退火處理）而擴散至氧化物半導體層中，氧化物半導體層變化為具有高載子遷移率的層。
此時，亦可將氫的擴散源設為閘極絕緣膜。亦即，亦可與保護層一同將閘極絕緣膜設為含有SiNx的膜。所謂「含有SiNx的膜」，並不限於SiNx膜單層，亦可為積層膜。而且，亦可使用含有SiOyNz的膜，所述SiOyNz可與SiNx同樣地含有氫。
若將閘極絕緣膜設為SiNx膜單層，則氫過剩地擴散至氧化物半導體層，因此在氧化物半導體層上形成氫含量少的SiOx膜，於其上連續地進行而形成SiNx膜，藉此變得可抑制向氧化物半導體層中的過剩的氫擴散，因此更佳。
亦即，較佳為閘極絕緣膜含有SiOx，與SiNx及SiOyNz的至少任一種。例如可列舉SiOx單膜，與SiNx或SiOyNz的單膜的積層膜，或SiOx單膜、SiNx單膜及SiOyNz單膜的積層膜等。其中，自成本的方面考慮，較佳為SiOx單膜，與SiNx單膜或SiOyNz單膜的積層膜。
在閘極絕緣膜中，自避免由於過剩的氫擴散所造成的導體化的方面而言，SiOx的厚度，與SiNx及SiOyNz的至少任一種的合計厚度的比較佳為1：1～1：4，更佳為1：1～1：2。另外，SiOx的厚度，與SiNx及SiOyNz的至少任一種的合計厚度可藉由橢圓儀（ellipsometer）而測定。
而且，作為可進行與該些同樣的氫擴散的結構，可列舉於基板與氧化物半導體層之間包含緩衝層的情況。亦即，在包含緩衝層的情況下，該緩衝層包含SiNx及SiOyNz的至少任一種即可。此時，保護層或閘極絕緣膜可含有SiNx亦可不含，更佳為保護層含有SiNx。 另外，緩衝層可為單膜亦可為積層膜。
緩衝層亦與保護層同樣，有效的是藉由CVD法而形成的手法。其原因在於：可同樣地期待自緩衝層的SiNx及SiOyNz的至少任一者向氧化物半導體層的氫擴散。 此時，亦可藉由於與氧化物半導體層相接的界面進而***（形成）氫較少的SiOx膜而抑制氫過剩地擴散至氧化物半導體層中，因此更佳。
（閘極電極、源極-汲極電極及保護膜） 本發明的薄膜電晶體中的閘極電極、源極-汲極電極、保護膜可分別使用現有公知者。 亦即，閘極電極例如可較佳地使用電阻率低的Al或Cu的金屬，耐熱性高的Mo、Cr、Ti等高熔點金屬，或該些的合金。
源極-汲極電極例如可列舉含有Mo、Al、Cu、Ti、Ta、W、Nb、或該些的合金的配線層。該些例如可在藉由磁控濺鍍法而形成金屬薄膜後，藉由光微影進行圖案化，進行濕式蝕刻而形成電極。 而且，保護膜若為可保護源極-汲極電極者即可，例如可列舉：氮化矽膜、氧化矽膜、氮氧化矽膜、BPSG、PSG等。
（薄膜電晶體的形成方法） 本發明的薄膜電晶體是頂部閘極型，將其代表性概略剖面圖表示於圖1中，形成方法的一例如下所示，但並不限定於該些。 首先，在基板1上形成氧化物半導體層2。基板可列舉：玻璃基板或矽基板、耐熱性的樹脂膜等。使用濺鍍法等而在該基板上進行氧化物半導體層的形成。 氧化物半導體層的組成可視為與濺鍍靶的組成相同的組成，亦可藉由交感耦合電漿（Inductively Coupled Plasma，ICP）發光分光法而測定。
自薄膜電晶體特性的方面考慮，氧化物半導體層的膜厚較佳為30 nm～100 nm，更佳為40 nm～50 nm。氧化物半導體層的厚度可藉由輪廓儀而測定。
濺鍍的條件並無特別限制，較佳為將氣壓控制為1 mTorr～5 mTorr的範圍。若氣壓不足1 mTorr，則存在膜密度變得不充分的情況，若氣壓超過5 mTorr，則存在無法獲得足以獲得TFT的可靠性的程度的膜質的情況。氣壓更佳為2 mTorr以上，而且更佳為4 mTorr以下，進而較佳為3 mTorr以下。
另外，亦可於氧化物半導體層的成膜之前，藉由CVD法等而形成緩衝層（未圖示）。在TFT包含含有SiNx的保護層的情況下，可使用SiOx、SiNx、SiOyNz等作為緩衝層。其中，較佳為含有SiNx及SiOyNz的至少任一種，例如可更佳地列舉：SiOx膜與SiNx膜的積層膜，或SiOx膜與SiOyNz膜的積層膜等。
在形成氧化物半導體層後進行熱處理，進行閘極絕緣膜3的成膜。熱處理條件較佳的是環境為大氣環境或水蒸氣環境。而且，自膜質提高的方面而言，熱處理溫度較佳為350℃～450℃，更佳為380℃～400℃。自膜質提高的方面而言，熱處理時間較佳為30分鐘～2小時，更佳為30分鐘～1小時。 閘極絕緣膜較佳為藉由CVD法而成膜。閘極絕緣膜較佳為SiOx膜與SiNx膜的積層膜，或SiOx膜與SiOyNz膜的積層膜。
其次，在形成閘極電極4之後，藉由CVD法等而成膜作為保護層5的含有SiNx的層，形成通孔。 通孔是首先藉由光微影等而形成通孔圖案，藉由反應離子蝕刻（Reactive Ion Etching，RIE）電漿蝕刻裝置等而形成通孔。
其後，藉由光微影與濕式蝕刻等而形成源極-汲極電極6，最後形成保護膜（未圖示）而進行熱處理（後退火處理）。 熱處理可以獲得所期望的氧化物半導體層的膜質的方式而適宜設定熱處理條件。例如，自抑制氧化物半導體與保護層界面的電子捕獲的方面考慮，熱處理溫度較佳為200℃～300℃，更佳為250℃～290℃。自所述捕獲抑制的方面考慮，熱處理時間較佳為30分鐘～90分鐘，更佳為30分鐘～60分鐘。環境並無特別限定，例如可列舉氮氣環境、大氣環境等。若不進行後退火處理，則構成保護層的SiNx中所含的氫或氫化合物並不擴散至氧化物半導體層中，因此與本發明的氧化物半導體層不同，所獲得的薄膜電晶體的遷移率亦低，與本發明的薄膜電晶體不同。
而且，將本發明的頂部閘極型薄膜電晶體的其他形態的概略剖面圖表示於圖2中。 在圖2的薄膜電晶體中，在形成閘極電極4之後，連續地自閘極電極4的上方進行電漿蝕刻，僅僅殘存閘極電極正下的閘極絕緣膜3而將其他除去。繼而，形成含有SiNx的膜作為保護層5，於該保護層上形成通孔，形成源極-汲極電極6。而且在保護膜的形成後進行熱處理，藉此可獲得高遷移率的薄膜電晶體。
亦即，本發明的薄膜電晶體是頂部閘極型，藉由包含特定組成的氧化物半導體層與含有SiNx的保護層而實現高遷移率。 根據本發明者等人的研究結果可知：藉由具有該特徵，所述保護層所含有的氫擴散（diffusing）至所述氧化物半導體層，從而較大程度地有助於高遷移率的表現。此種遷移率提高作用可藉由使用本發明的TFT而首次獲得，例如在使用所述專利文獻1等中所記載的IGZO系氧化物半導體層時並不產生。
另外，為了使薄膜電晶體的通道區域的載子濃度有效地增加，不僅僅在保護層中含有SiNx，而且考慮在閘極絕緣膜或緩衝層的一部分中介隔存在SiNx層或SiOyNz層，過剩的氫擴散使氧化物半導體層進行導體化，因此需要注意。
SiNx中所含有的氫量由於成膜中所使用的矽烷或氨氣的量而變化，進而由於成膜溫度或成膜功率等成膜條件而變化。一般情況下，閘極絕緣膜要求高可靠性，因此在320℃～350℃的高溫下進行成膜，氫含量少至8原子%以下。然而，在保護層中使溫度降低、使氣體的比率變化，可實現氫含量較佳為20原子%以上、更佳為25原子%左右的較高的量。
進而，圖2的薄膜電晶體的特徵在於：較圖1的薄膜電晶體，SiNx（保護層5）更近接至通道附近。於該結構中，來自SiNx的氫容易擴散至通道附近。 例如，若使SiNx的氫含量增加，或將保護層形成後的熱處理溫度提高至300℃以上，則更多的氫注入至氧化物半導體層，與保護層的SiNx相接的區域的氧化物半導體層變得載子濃度過剩，變得容易導體化。
在頂部閘極型TFT中，即使對氧化物半導體層的形成在閘極電極正下的通道、與存在於源極-汲極電極之間的氧化物半導體層施加閘極電壓，亦不生成通道，因此成為單純的電阻層，阻礙汲極電流的流動。因此，將閘極電極作為遮罩而對閘極絕緣膜進行蝕刻，然後連續地進行而藉由電漿照射或雷射照射、利用藥液的處理等誘發起氧化物半導體層表面的缺陷，使其產生載子，積極地使通道以外部分的氧化物半導體的電阻降低。
然而，在使用本發明的氧化物半導體層的頂部閘極型薄膜電晶體的情況下，藉由以將保護層的SiNx的氫過剩地注入至氧化物半導體層中的方式調整成膜條件或熱處理條件，可使通道以外的氧化物半導體層容易地導體化，因此汲極電流變得更容易流動，從而變得容易高遷移率化。 如上所述而獲得的發明的頂部閘極型薄膜電晶體變得可如後述的表1所示那樣具有遷移率為15 cm2 /Vs以上、較佳為遷移率為20 cm2 /Vs以上的高遷移率。 [實施例]
以下，列舉實施例及比較例而對本發明加以更具體的說明，但本發明並不限定於該些實施例。 [試驗例] 藉由下述順序而製作本發明的薄膜電晶體。 首先，於玻璃基板（康寧公司製造的伊格爾（Eagle）XG、直徑101.6 mm×厚度0.7 mm）上，以成為表1中所記載的原子比（Ga：In：Zn：Sn）的方式形成Ga-In-Zn-Sn-O膜而作為氧化物半導體層（膜厚100 nm）。在成膜中使用金屬元素的比率相同的濺鍍靶，使用直流（direct-current，DC）濺鍍法而進行成膜。另外，在試驗例4、試驗例5及試驗例7中，在玻璃基板上成膜氧化物半導體層之前，藉由CVD形成緩衝層，所述緩衝層是氧化矽膜（SiOx膜）與氮化矽膜（SiNx膜）的積層膜。 濺鍍中所使用的裝置是愛發科（ULVAC）股份有限公司製造的「CS-200」，濺鍍條件如下所示。
（濺鍍條件） 基板溫度：室溫 成膜功率：DC 200 W 氣壓：1 mTorr 氧分壓：100×O2 /（Ar＋O2 ）＝4%
其次，在大氣中、350℃下進行1小時的熱處理，使用電漿CVD裝置而連續形成閘極絕緣膜，所述閘極絕緣膜是氧化矽膜（SiOx膜）、或氧化矽膜（SiOx膜）與氮化矽膜（SiNx膜）的積層膜。繼而，形成純Mo膜（膜厚100 nm）而作為閘極電極，加工為電極形狀。其次，藉由CVD法成膜含有SiNx的保護層。另外，關於試驗例3～試驗例5，製成含有SiOx的保護層。
閘極絕緣膜成膜中的電漿CVD法是在形成SiOx膜的情況下，在載體氣體：SiH4 與N2 O的混合氣體、成膜功率：300 W、成膜溫度：350℃的條件下進行成膜。而且，在形成SiNx膜的情況下，在載體氣體：SiH4 與N2 與NH3 的混合氣體、成膜功率：300 W、成膜溫度：350℃的條件下進行成膜。 閘極電極是使用純Mo濺鍍靶，藉由直流濺鍍法而在成膜溫度：室溫、成膜功率：300 W、載體氣體：Ar、氣壓：2 mTorr的條件下進行成膜。 保護層中的CVD法是在形成SiOx膜的情況下，在載體氣體：SiH4 與N2 O的混合氣體、成膜功率：300 W、成膜溫度：350℃的條件下進行成膜。而且，在形成SiNx膜的情況下，在載體氣體：SiH4 與N2 與NH3 的混合氣體、成膜功率：300 W、成膜溫度：350℃的條件下進行成膜。
其次，藉由光微影形成通孔圖案，藉由RIE電漿蝕刻裝置而於氧化矽膜上形成通孔，形成膜厚為100 nm的Mo電極，藉由光微影與利用磷硝乙酸的濕式蝕刻而形成源極-汲極電極。繼而，藉由CVD形成保護膜後，最後在250℃的氮氣環境下進行30分鐘的熱處理（後退火處理）。另外，由於是試驗例而並未進行後退火處理。 在濕式蝕刻中，使用關東化學公司製造的「ITO-07N」，將液溫設為室溫。
[評價方法] （氫含量） 所獲得的保護層、閘極絕緣膜及緩衝層中的氫含量是藉由高分辨率彈性反衝探測分析（High Resolution-Elastic Recoil Detection Analysis；HR-ERDA）而進行測定。裝置使用神戶製鋼所製造的高分辨率盧瑟福背散射光譜（Rutherford Backscattering Spectrometry，RBS）分析裝置HRBS500，測定條件如下所示。
（測定條件） 入射離子的能量：480 keV 離子種類：N＋ 散射角：30度 入射角：相對於試樣面的法線而言為70度 試樣電流：約2 nA 照射量：約0.4 μC
使能量為480 keV的N＋ 離子以相對於試樣面的法線而言為70度的角度入射，在散射角為30度的位置藉由偏轉磁場型能量分析器檢測反衝的氫離子。照射量可藉由如下方式而求出：在射束路徑中使擺錘振動，測定照射至擺錘的電流量。繼而，以氫信號的高能量側邊緣的中點為基準，將橫軸的通道轉換為反衝離子的能量，減去系統背景而算出。
（遷移率） 關於所獲得的薄膜電晶體而進行遷移率的測定。在遷移率的測定中所使用的裝置是手動探測器及半導體參數分析器的凱斯萊（KASTLE）4200-SCS，測定條件如下所示。
（測定條件） 閘極電壓：-30 V～30 V（0.25 V步進） 汲極電壓：＋10 V
場效遷移率μFE 是根據TFT特性，在Vg＞Vd-Vth的飽和區域導出。在飽和區域中，將Vg作為閘極電壓，將Vd作為汲極電壓，將Id作為汲極電流，將L、W分別作為TFT元件的通道長度、通道寬度，將Ci作為閘極絕緣膜的靜電電容，將μFE 作為場效遷移率。 μFE 可根據以下的式而導出。在本實施例中，根據滿足線形區域的閘極電壓附近的汲極電流-閘極電壓特性（Id-Vg特性）的斜率而導出場效遷移率μFE 。在本實施例中，將後述的壓力施加試驗實施後的場效遷移率μFE 作為「遷移率」而記載於表1中。而且，表1中的「遷移率」為「導體化」是表示薄膜電晶體並不成為斷路狀態的狀態。
[數1]
[表1]
在試驗例5中，在緩衝層與氧化物半導體層的界面的一部分看到解離。 認為來自緩衝層的過剩的氫擴散由於在退火時到達界面的過剩的氫的體積膨脹而產生剝離。
參照詳細且特定的實施方式對本發明加以說明，但對於本領域的技術人員應明白可並不脫離本發明的精神與範圍地加以各種變更或修正。 本申請是基於2016年4月4日提出申請的日本專利申請（特願2016-075376）而成者，其內容作為參照而引用於此處。 [產業上的可利用性]
本發明可提高頂部閘極型薄膜電晶體的遷移率，例如於液晶顯示器或有機電致發光顯示器等顯示裝置中有用。
1‧‧‧基板
2‧‧‧氧化物半導體層
3‧‧‧閘極絕緣膜
4‧‧‧閘極電極
5‧‧‧保護層
6‧‧‧源極-汲極電極
圖1是本發明的頂部閘極型薄膜電晶體的概略剖面圖。 圖2是表示本發明的頂部閘極型薄膜電晶體的其他實施方式的概略剖面圖。

Claims (5)

  1. 一種薄膜電晶體，其是在基板上至少依序包含氧化物半導體層、閘極絕緣膜、閘極電極、源極-汲極電極及保護膜，且進而含有保護層的薄膜電晶體， 所述氧化物半導體層包含含有In、Ga、Zn、Sn及O的氧化物，各金屬元素的原子數比滿足 0.09≦Sn/（In＋Ga＋Zn＋Sn）≦0.25、 0.15≦In/（In＋Ga＋Zn＋Sn）≦0.40、 0.07≦Ga/（In＋Ga＋Zn＋Sn）≦0.20、以及 0.35≦Zn/（In＋Ga＋Zn＋Sn）≦0.55 的關係， 所述保護層含有SiNx，並且 遷移率為15 cm2 /Vs以上。
  2. 如申請專利範圍第1項所述的薄膜電晶體，其中所述氧化物半導體層中的In及Sn的原子數比滿足 0.15≦Sn/（In＋Sn）≦0.55 的關係。
  3. 如申請專利範圍第1項或第2項所述的薄膜電晶體，其中所述保護層含有20原子%以上的氫。
  4. 如申請專利範圍第1項所述的薄膜電晶體，其中所述閘極絕緣膜包含SiOx，與SiNx及SiOyNz的至少任一種，所述SiOx的厚度，與所述SiNx及所述SiOyNz的至少任一種的合計厚度的比為1：1～1：4。
  5. 一種薄膜電晶體，其是在基板上至少依序包含緩衝層、氧化物半導體層、閘極絕緣膜、閘極電極、源極-汲極電極及保護膜，且進而含有保護層的薄膜電晶體， 所述氧化物半導體層包含含有In，Sn，O，以及Ga與Zn的至少任一種的氧化物，各金屬元素的原子數比滿足 0.09≦Sn/（In＋Ga＋Zn＋Sn）≦0.25， 0.15≦In/（In＋Ga＋Zn＋Sn）≦0.40，以及 0.07≦Ga/（In＋Ga＋Zn＋Sn）≦0.20與 0.35≦Zn/（In＋Ga＋Zn＋Sn）≦0.55的至少任一種關係， 所述緩衝層含有SiNx及SiOyNz的至少任一種， 所述保護層含有SiNx，並且 遷移率為15 cm2 /Vs以上。
TW107139405A 2016-04-04 2017-04-05 薄膜電晶體 TW201906175A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016075376 2016-04-04
JP2016-075376 2016-04-04

Publications (1)

Publication Number Publication Date
TW201906175A true TW201906175A (zh) 2019-02-01

Family

ID=60000772

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106111327A TW201813003A (zh) 2016-04-04 2017-04-05 薄膜電晶體
TW107139405A TW201906175A (zh) 2016-04-04 2017-04-05 薄膜電晶體

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106111327A TW201813003A (zh) 2016-04-04 2017-04-05 薄膜電晶體

Country Status (6)

Country Link
US (1) US20190123207A1 (zh)
JP (1) JP2017188683A (zh)
KR (1) KR20180121573A (zh)
CN (1) CN108886060A (zh)
TW (2) TW201813003A (zh)
WO (1) WO2017175732A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7063712B2 (ja) * 2018-05-09 2022-05-09 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
CN112335058B (zh) * 2018-06-21 2024-03-08 株式会社爱发科 氧化物半导体薄膜、薄膜晶体管及其制造方法、以及溅射靶材
JP7051617B2 (ja) * 2018-06-29 2022-04-11 株式会社アルバック 半導体装置の製造方法
KR20200102041A (ko) 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111106093B (zh) * 2019-12-30 2021-07-20 深圳第三代半导体研究院 一种接触电阻率和沟道迁移率的测试结构和测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603775B1 (ko) * 2008-07-14 2016-03-18 삼성전자주식회사 채널층 및 그를 포함하는 트랜지스터
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6068232B2 (ja) * 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2016035503A1 (ja) * 2014-09-02 2016-03-10 株式会社神戸製鋼所 薄膜トランジスタ

Also Published As

Publication number Publication date
US20190123207A1 (en) 2019-04-25
WO2017175732A1 (ja) 2017-10-12
CN108886060A (zh) 2018-11-23
TW201813003A (zh) 2018-04-01
KR20180121573A (ko) 2018-11-07
JP2017188683A (ja) 2017-10-12

Similar Documents

Publication Publication Date Title
TWI394282B (zh) 使用多主動通道層之薄膜電晶體
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
US10256091B2 (en) Oxide for semiconductor layer of thin-film transistor, semiconductor layer of thin-film transistor having said oxide, and thin-film transistor
TW201906175A (zh) 薄膜電晶體
WO2013180141A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP2014225626A (ja) 薄膜トランジスタおよび表示装置
TW202006955A (zh) 薄膜電晶體
WO2014061638A1 (ja) 薄膜トランジスタ
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
WO2017175731A1 (ja) 薄膜トランジスタ
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
US9202690B2 (en) Methods for forming crystalline IGZO through annealing
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
JP2017069585A (ja) 酸化物半導体層を含む薄膜トランジスタ
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
KR20180125100A (ko) 박막 트랜지스터의 제조 방법, 및 이를 이용한 박막 트랜지스터
WO2021134422A1 (zh) 一种薄膜晶体管的制作方法
WO2016194795A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
JP2017147378A (ja) 薄膜トランジスタ
Lin et al. P‐1.16: Top‐gate Self‐aligned InGaZnO TFTs with Copper Light Shield Layer
WO2019216209A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
JP2022076351A (ja) 酸化物半導体層を有する薄膜トランジスタ及びスパッタリングターゲット