JP6816278B2 - フローティングフィールドリング終端を有するパワー半導体装置 - Google Patents

フローティングフィールドリング終端を有するパワー半導体装置 Download PDF

Info

Publication number
JP6816278B2
JP6816278B2 JP2019527880A JP2019527880A JP6816278B2 JP 6816278 B2 JP6816278 B2 JP 6816278B2 JP 2019527880 A JP2019527880 A JP 2019527880A JP 2019527880 A JP2019527880 A JP 2019527880A JP 6816278 B2 JP6816278 B2 JP 6816278B2
Authority
JP
Japan
Prior art keywords
floating field
semiconductor device
power semiconductor
ring
zone2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019527880A
Other languages
English (en)
Other versions
JP2020500429A (ja
Inventor
バウアー，フリートヘルム
ベムラパティ，ウママヘスワラ
ベッリーニ，マルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Publication of JP2020500429A publication Critical patent/JP2020500429A/ja
Application granted granted Critical
Publication of JP6816278B2 publication Critical patent/JP6816278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

発明の分野
本発明は、平坦なエッジ終端構造を含むパワー半導体装置に関し、特に、ウエハのアクティブ領域を側方から包囲する終端領域においてフローティングフィールドリング（floating field ring）（ＦＦＲ）終端（ガードリング終端とも呼ばれる）を含むパワー半導体装置に関する。
発明の背景
半導体装置、特にパワー半導体装置においては、比較的低い耐電圧ＶＢＲでデバイスの破壊を生じさせる主ｐｎ接合の端部における電界集中を避けるために、有効なエッジ終端が必要である。ｐｉｎダイオードまたは絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）といった一般的なパワー半導体装置は、理想的な１次元ダイオードの耐電圧の８０〜９０％の範囲の耐電圧を得るために、エッジ終端を必要とする。
シリコン系デバイスの場合、周知の平坦エッジ終端技術は、接合終端延長部（junction termination extension）（ＪＴＥ）、横方向ドーピング勾配（variation of lateral doping）（ＶＬＤ）、およびフィールドプレート延長部を備えたまたは備えていないフローティングフィールドリング（ＦＦＲ）終端を含む。エッチングされ再度充填されたトレンチも使用されてきた。炭化シリコン（ＳｉＣ）、とりわけ４Ｈ−ＳｉＣは、その臨界電界がシリコンの１０倍であることから、ハイパワー半導体装置の魅力的な材料である。ＳｉＣプロセス技術における周知の制限を考慮すると、重大な技術的制約がある。たとえば、不純物の注入によってＳｉＣに平坦な接合を形成する場合、接合深さは約２μｍに制限される。ＦＦＲ終端の利点は、フローティングフィールドリングの生成を、製造プロセスフローに容易に組み込むことができる点にある。ＦＦＲ終端を有するパワー半導体装置は、ＦＦＲ終端を有しない同一のパワー半導体装置の製造プロセスと比較してマスク数を増やすことなく形成することができる。特に製造コストが最重要事項である場合、ＦＦＲ終端は第１の選択肢であることが多い。
現在、ＦＦＲ終端は主として低電圧および中間電圧コンポーネント（たとえば６００Ｖ〜３．３ｋＶのＩＧＢＴ）に使用されている。これらの電圧クラスの場合、適切な耐電圧は、３〜１０個のリングを含むリングシステムによって得られる。高電圧コンポーネントのＦＦＲ終端の設計は、ＦＦＲ終端が占有するウエハ領域という観点、耐電圧という観点、および、ＦＦＲ終端を含むパワー半導体装置の安全な動作領域（safe operating area）（ＳＯＡ）という観点において、重要である。上記ＦＦＲ終端が占有するウエハ領域、耐電圧、およびＦＦＲ終端を含むパワー半導体装置の安全な動作領域は、各リングの設計パラメータ（各リングの幅および各リングのドーピングプロファイル等）に依存する、リング間の間隔および最も内側にある第１のリングからそれに隣接する主ｐｎ接合までの距離によって決まる。
有効なＦＦＲ終端を設計するために、複雑な解析的方法が開発されている。たとえば、“An Improved Methodology for the CAD Optimization of Multiple Floating Field-Limiting Ring Terminations”, M. E. Baradai, IEEE Transactions on Electron Devices, vol. 58, No. 1, January 2011, pp. 266-270から、特定の耐電圧を得るために必要な領域を最小にするリング間の間隔を算出するための解析的方法が知られている。ＦＦＲ終端構造を設計するためのこの解析的方法は、とりわけフローティングフィールドリングの総数が多い場合に高度の計算作業を要するという点で、複雑である。所望の耐電圧のために、ＦＦＲ終端が占有するウエハ領域に関して最適化されたＦＦＲ終端設計は、この文献に開示されている方法によって得ることができる。しかしながら、パワー半導体装置の安全な動作領域に関しては、この方法で最適な結果を得ることはできない。
複雑度がそれよりも低いＦＦＲ終端設計は、ＦＦＲ終端が開示されているＵＳ５，０７５，７３９Ａから知られている。この設計において、リング間の間隔は、横方向において主ｐｎ接合から遠ざかる方向に、線形的に増加している。しかしながら、このような設計も、パワー半導体装置の安全な動作領域に関して最適な結果をもたらさない。
刊行物“Radiation-tolerant breakdown protection of silicon detectors using multiple floating guard rings” by Beck et al., Nucl. Instr. & Meth. in Phys. Res., Section A, vol. 396, no. 1-2, 1997, pages 214-227から、シリコン検出器の高電圧動作に対して最適化された複数フローティングガードリング設計が知られている。隣接するリング間の距離は、中央のダイオードに隣接する第１のゾーンでは一定であり、第２のゾーンでは内側から外側に向かって一定の率で増加している。
発明の概要
本発明の目的は、安全な動作領域が増した、フローティングフィールドリング終端構造を含むパワー半導体装置を提供することである。
上記発明の目的は、請求項１に記載のパワー半導体装置によって達成される。本発明のさらに他の展開は従属請求項に記載されている。
本発明に従うと、パワー半導体装置はウエハを備える。ウエハは、アクティブ領域と、アクティブ領域を側方から包囲する終端領域とを有し、主ｐｎ接合がアクティブ領域に形成されている。パワー半導体装置は、終端領域に形成された複数のフローティングフィールドリングを備え、各フローティングフィールドリングはアクティブ領域を側方から包囲し、終端領域に形成されたフローティングフィールドリングの総数ｎは１０以上である。ｉ＝２からｉ＝ｎの範囲における任意の整数をｉとすると、主ｐｎ接合から横方向において主ｐｎ接合から遠ざかる方向に延びる直線に沿ってフローティングフィールドリングを数えた場合に、ｉ番目のフローティングフィールドリングと真隣の（ｉ−１）番目のフローティングフィールドリングとの間のリング間間隔ｄｉ，ｉ−１は、以下の式
によって与えられ、ｄ１，０は、主ｐｎ接合に最も近い、最も内側のフローティングフィールドリングと、主ｐｎ接合との間の距離であり、
Δｚｏｎｅ１−０．０５・Δｚｏｎｅ２＜Δｊ＜Δｚｏｎｅ１＋０．０５・Δｚｏｎｅ２ （ｊ＝１〜ｌ−２）、
｜Δｊ｜＜１０・Δｚｏｎｅ２・ （ｊ＝ｌ−１）、
０．９５・Δｚｏｎｅ２＜Δｊ＜１．０５・Δｚｏｎｅ２ （ｊ＝ｌ〜ｎ−１）、
Δｚｏｎｅ２＞０．１μｍ、
−Δｚｏｎｅ２／２＜Δｚｏｎｅ１＜Δｚｏｎｅ２／２、
ｌは整数であり、３≦ｌ≦ｎ／２である。
したがって、本発明において、リング間の間隔ｄｉ，ｉ−１は、整数ｉの２ゾーン線形関数である。ｉは、リング間の間隔ｄｉ，ｉ−１によって隔てられた隣接するフローティングフィールドリングの各対における外側のリングのリング番号である。「ｚｏｎｅ１」で表される第１のゾーンにおいて、増分Δｉ（すなわち、ｉ＝２からｉ＝ｌ−２の範囲における任意の整数をｉとしたときの、ｄｉ，ｉ−１とｄｉ−１，ｉ−２との差）は、Δｚｏｎｅ１であり、「ｚｏｎｅ２」で表される第２のゾーンにおいて、増分Δｉ（すなわち、ｉ＝ｌからｉ＝ｎの範囲における任意の整数をｉとしたときの、ｄｉ，ｉ−１とｄｉ−１，ｉ−２との差）は、Δｚｏｎｅ２である。第１のゾーンにおいて、Δｚｏｎｅ１からの誤差±０．０５Δｚｏｎｅ２は許容され、第２のゾーンにおいて、Δｚｏｎｅ２からの同じ誤差±０．０５Δｚｏｎｅ２は許容される。第２のゾーンにおいて、増分Δｉは第１のゾーンよりも非常に大きい（少なくとも２倍）。主ｐｎ接合の近傍における第１のゾーンの増分Δｚｏｎｅ１が相対的に小さいことにより、安全な動作領域が改善される一方で、ＦＦＲ終端に必要なウエハの領域は相対的にごく小さい領域である。本発明に係るＦＦＲ終端の２ゾーン線形設計により、リング間の間隔の増分が最も内側のリングから最も外側のリングまで一定であるＦＦＲ終端と比較して、必要なウエハ領域を増すことなく、驚くほどに安全な動作領域を改善することができる。
本発明において、ｊ＝ｌ−１について、不等式
２・Δｚｏｎｅ２＜｜Δｊ｜
が成立する。
この例示的な実施形態において、第１のゾーンの隣接するフローティングフィールドリングの最後の対のリング間の間隔ｄｌ−１，ｌ−２から、第２のゾーンの隣接するフローティングフィールドリングの最初の対のリング間の間隔ｄｌ，ｌ−１までの増分Δｌ−１＝ｄｌ，ｌ−１−ｄｌ−１，ｌ−２は、非常に大きい。このような特徴により、ＦＦＲ終端領域における電界分布を平滑にすることができ、ウエハの第１の主面における電界ピークをアクティブ領域から遠ざけることができ、それにより、パワー半導体装置の安全な動作領域をさらに改善することができる。例示として、増分Δｌ−１は負であっても正であってもよい。
例示的な実施形態において、第１のゾーンの増分Δｚｏｎｅ１はゼロである。このような例示的な実施形態において、最も内側のリングから最も外側のリングまでリング間の間隔の増分が一定であるＦＦＲ終端と比較して、パワー装置の安全な動作領域を最も効率良く増すことができる。
例示として、第２のゾーンの増分Δｚｏｎｅ２は、０．２μｍよりも大きい。第２のゾーンにおけるこのような相対的に大きい増分によって、最も内側のリングから最も外側のリングまでリング間の間隔の増分が一定であるＦＦＲ終端と比較して、必要なウエハの領域を増すことなく、装置の安全な動作領域を最も効率良く増すことができる。
例示的な実施形態において、第１のゾーンの終わりと第２のゾーンの始まりとを定める整数ｌは、４以上ｎ／２以下である。例示として、ｌは５以上ｎ／２以下である。
例示的な実施形態において、１〜ｎの範囲における任意の自然数をｉとすると、ｉ番目のフローティングフィールドリングの横方向の幅ｗｉは、定数ｗｒと、２０％未満異なり、例示として１５％未満異なる。本特許出願の明細書を通して、フローティングフィールドリングの横方向の幅という用語は、フローティングフィールドリングに垂直な横方向におけるフローティングフィールドリングの最小寸法を意味する。横方向とは、ウエハの主面に平行な方向である。例示として、幅ｗｒについて、以下の不等式
０．５μｍ≦ｗｒ≦２０μｍ、
１μｍ≦ｗｒ≦２０μｍ
のうちの一方（または双方）が成立する。
例示的な実施形態において、ウエハは、第１の主面と、第１の主面の反対側の第２の主面とを有する。ウエハは、ウエハの第１の主面に隣接する第１導電型の半導体層を含み、フローティングフィールドリングは、半導体層に形成されたリング形状の第１のウェル領域であり、第１のウェル領域は、第２導電型でありそれぞれ半導体層と第１のｐｎ接合を形成する。アクティブ領域は半導体層内の第２のウェル領域のエリアであり、第２のウェル領域は、第２導電型であり、半導体層と、主ｐｎ接合である第２のｐｎ接合を形成する。ここで、第１のウェル領域の第１の深さは、すべてのフローティングフィールドリングにおいて同一であってもよい。また、第２のウェル領域の第２の深さは、第１のウェル領域の第１の深さと同一であってもよい。
例示的な実施形態において、主ｐｎ接合から、最も内側のフローティングフィールドリングまでの距離について、以下の不等式
１μｍ≦ｄ１，０≦１５μｍ
が成立する。
例示として、フローティングフィールドリングの総数ｎは、２０以上であり、さらに例示として、３０以上である。
以下、本発明の詳細な実施形態について添付の図面を参照しながら説明する。
本発明のパワー半導体装置のＦＦＲ終端を示す部分断面図である。 比較例（クレームされる発明の一部を構成する訳ではないがこの発明のより良い理解に役立つ）に係る、隣接する２つのフローティングフィールドリング間のリング間隔を、隣接するフローティングフィールドリングの各対における外側のリングのリング番号の関数として示す図である。 本発明の第１の実施形態に係る、隣接する２つのフローティングフィールドリング間のリング間隔を、隣接するフローティングフィールドリングの各対における外側のリングのリング番号の関数として示す図である。 本発明の第２の実施形態に係る、隣接する２つのフローティングフィールドリング間のリング間隔を、隣接するフローティングフィールドリングの各対における外側のリングのリング番号の関数として示す図である。
図面で使用されている参照符号およびそれぞれの意味は参照符号のリストにまとめている。概ね、本明細書全体を通して同様の要素は同様の参照符号を有する。記載されている比較例および実施形態は例を挙げることを意図したものであって本発明の範囲を限定するものではない。
好ましい実施形態の詳細な説明
図１は、本発明に係るパワー半導体装置１の部分断面図である。このパワー半導体装置は半導体ウエハＷを含み、半導体ウエハＷは、第１の主面２と、第１の主面２に対して平行であり横方向に延在する第２の主面３とを有する。ウエハＷは、アクティブ領域ＡＲと、アクティブ領域ＡＲを側方から包囲する終端領域ＴＲとを有する。ウエハＷは、第１の主面２から第２の主面３まで順に、ｐ型アノード層４と、ｎ型ドリフト層５と、ｎ型ドリフト層５よりも高いドーピング濃度を有するｎ＋型基板層６とを含む。例示として、基板層６のドーピング濃度は、５・１０１８ｃｍ−３以上である。アノード層４のドーピング濃度は、例示として、５・１０１６ｃｍ−３以上である。ドリフト層５は、アノード層４と直に接することによって主ｐｎ接合１１を形成する。アノード電極７が第１の主面２上に形成されてアノード層４とオーミックコンタクトを形成する。ウエハＷの第２の主面３上には、基板層６とオーミックコンタクトを形成するカソード電極８が形成されている。ドリフト層５の厚みは、このパワー半導体装置の電圧クラスによって決まる。
複数のｎ個のｐ＋型フローティングフィールドリング（ＦＦＲ）１０＿１〜１０＿ｎが、終端領域ＴＲにおいて、ウエハＷの第１の主面２に隣接して形成されている。フローティングフィールドリング１０＿１〜１０＿ｎは各々、リング形状であり、アクティブ領域ＡＲおよびアノード層４を側方から包囲している。また、フローティングフィールドリング１０＿１〜１０＿ｎは、ドリフト層５と直に接することにより、それぞれのｐｎ接合をドリフト層５と形成している。例示として、フローティングフィールドリング１０＿１〜１０＿ｎはそれぞれ、１・１０１７ｃｍ−３と１・１０１９ｃｍ−３との間の範囲のピークドーピング濃度を有し、例示として、それぞれ１・１０１８ｃｍ−３と１・１０１９ｃｍ−３との間の範囲のピークドーピング濃度を有する。ドリフト層５に埋め込まれているフローティングフィールドリング１０＿１〜１０＿ｎはすべて、（その長手方向軸に垂直な）断面において、同一のドーピングプロファイルおよび／または寸法を有していてもよい。特に、すべてのフローティングフィールドリングが、同一の深さｄｒと、長手方向軸に垂直な方向、すなわち、アクティブ領域ＡＲからウエハＷの周方向端部に向かう径方向（図１における左右方向）における同一の幅ｗｒとを有していてもよい。例示として、幅ｗｒは２０μｍ以下である。これは、例示として０．５μｍ以上、さらに例示として１μｍ以上である。別の例示的な実施形態において、フローティングフィールドリング１０＿１〜１０＿ｎは、（その長手方向軸に対して垂直な）断面において、異なるドーピングプロファイルおよび／または異なる寸法を有していてもよい。
本発明のパワー半導体装置１におけるフローティングフィールドリングの総数ｎは、１０以上である。パワー半導体装置１の電圧クラスによって決まる、フローティングフィールドリングの総数ｎは、例示として２０以上、または例示として３０以上である。最も内側のフローティングフィールドリング１０＿１と主ｐｎ接合１１との間の横方向距離を、ｄ１，０で表す。例示として、この距離ｄ１，０は、最も内側のフローティングフィールドリング１０＿１の長手方向軸に沿って、すなわちアクティブ領域ＡＲおよび主ｐｎ接合１１の周りにおいて、一定である。この距離ｄ１，０は、主ｐｎ接合１１と、最も内側のフローティングフィールドリング１０＿１およびドリフト層５によって形成される、横方向において隣接する第２のｐｎ接合との間の、最小距離として定義される。本発明に係るＦＦＲ終端において、距離ｄ１，０は、例示として１μｍ〜１５μｍの範囲である。
主ｐｎ接合１１から横方向において主ｐｎ接合１１から遠ざかる方向に延びる直線に沿ってフローティングフィールドリング１０＿１〜１０＿ｎを数えた場合に、図１における最も内側のフローティングフィールドリング１０＿１は第１のフローティングフィールドリングであり、図１におけるフローティングフィールドリング１０＿２は第２のフローティングフィールドリングであり、図１におけるフローティングフィールドリング１０＿３は第３のフローティングフィールドリングであり、図１におけるフローティングフィールドリング１０＿４は第４のフローティングフィールドリングである。一般的に、ｉ番目のフローティングフィールドリングと、真隣の（ｉ−１）番目のフローティングフィールドリングとの間の距離は、ｄｉ，ｉ−１で表される。ここで、「真隣」という用語は、互いに真隣である２つのフローティングフィールドリング間に他のｐドープのフローティングフィールドリングが存在しないことを意味する。リング番号ｉは、ＦＦＲ終端におけるフローティングフィールドリングの位置を特徴付ける。したがって、図１において、第１のフローティングフィールドリング１０＿１と第２のフローティングフィールドリング１０＿２との間の距離はｄ２，１で表され、第２のフローティングフィールドリング１０＿２と第３のフローティングフィールドリング１０＿３との間の距離はｄ３，２で表され、第３のフローティングフィールドリング１０＿３と第４のフローティングフィールドリング１０＿４との間の距離はｄ４，３で表される。
図２は、比較例に係る、隣接する２つのフローティングフィールドリング間のリング間隔ｄｉ，ｉ−１を、隣接するフローティングフィールドリングの各対における外側のフローティングフィールドリングのリング番号ｉの関数として示す。比較例は、それ自体ではクレームされる発明の一部を構成する訳ではないが、そのより良い理解に役立つ。比較例において、フローティングフィールドリングの総数ｎは２２である。
２からｎ＝２２であるリング番号ｉについて、アクティブ領域ＡＲから、アクティブ領域ＡＲから遠ざかる方向に数えたときに（すなわち、主ｐｎ接合１１から横方向において主ｐｎ接合１１から遠ざかる方向に延びる直線に沿ってフローティングフィールドリング１０＿１〜１０＿ｎを数えたときに）ｉ番目のフローティングフィールドリングと、（ｉ−１）番目のフローティングフィールドリングである真隣のフローティングフィールドリングとの、リング間の間隔ｄｉ，ｉ−１は、以下の式
によって表すことができ、式中、ｄ１，０は、主ｐｎ接合に最も近い、すなわちアクティブ領域ＡＲに最も近い、最も内側のフローティングフィールドリングとの間の距離であり、Δｊは、リング間の間隔の増分、すなわちリング間隔ｄｊ，ｊ−１からｄｊ＋１，ｊまでの増分である、すなわち
Δｊ＝ｄｊ＋１，ｊ−ｄｊ，ｊ−１ （ｉ＝１〜２１）である。
第１のゾーンにおいて、リング間の間隔ｄ２，１〜ｄ６，５はすべて距離ｄ１，０に等しい、すなわち、増分Δｊ（ｊは１〜５の範囲の整数）はゼロであるが、例外として増分Δｊについて特定の公差０．０５・Δｚｏｎｅ２が許容される。具体的には、ｊが１〜５の範囲に含まれる場合、増分Δｊについて以下の不等式
Δｚｏｎｅ１−０．０５・Δｚｏｎｅ２＜Δｊ＜Δｚｏｎｅ１＋０．０５・Δｚｏｎｅ２ （ｊ＝１〜５）
が成立し、Δｚｏｎｅ１＝０μｍであり、Δｚｏｎｅ２は０．１μｍよりも大きく、例示としてΔｚｏｎｅ２は０．２μｍよりも大きい。
第２のゾーンにおいて、リング間の間隔ｄ７，６〜ｄ２２，２１は線形的に増加する、すなわち、増分Δｊ（ｊは６〜２１の範囲の整数）は基本的に第２のゾーン内では一定であるが、例外として第２のゾーンにおいてΔｊについて特定の公差が許容される。具体的には、第２のゾーンの増分Δｊについて（すなわちｊは７〜２１の範囲に含まれる）以下の不等式
０．９５・Δｚｏｎｅ２＜Δｊ＜１．０５・Δｚｏｎｅ２ （ｊ＝７〜２１）
が成立する。
この比較例において、第１のゾーンの最後のリング間の間隔ｄ６，５から第２のゾーンの最初のリング間の間隔ｄ７，６への移行における、増分Δｊについて、以下の不等式
Δｚｏｎｅ１−０．０５・Δｚｏｎｅ２＜Δｊ＜Δｚｏｎｅ１＋０．０５・Δｚｏｎｅ２ （ｊ＝６）
が成立する。これは、この比較例において、第１のゾーンの増分Δｊ（ｊは１〜５の範囲に含まれる）が、第１のゾーンから第２のゾーンへの移行を定める増分Δ６にも適用されることを意味する。
図３は、本発明の第１の実施形態に係る、隣接する２つのフローティングフィールドリング間のリング間隔ｄｉ，ｉ−１を、隣接するフローティングフィールドリングの各対における外側のフローティングフィールドリングのリング番号ｉの関数として示す。第１の実施形態が比較例と異なる点は、第１のゾーン（距離ｄ１，０およびリング間の間隔ｄ２，１〜ｄ６，５を含む）から第２のゾーン（リング間の間隔ｄ７，６〜ｄ２２，２１を含む）への移行を定める増分Δ６が、第２のゾーンにおける増分Δｚｏｎｅ２よりも非常に大きく、
２・Δｚｏｎｅ２＜Δｊ＜１０・Δｚｏｎｅ２・ （ｊ＝６）
となる点のみである。
第１の実施形態の残りの特徴は、比較例について先に述べたものと同一であり、上記説明を参照する。
図４は、本発明の第２の実施形態に係る、隣接する２つのフローティングフィールドリング間のリング間隔ｄｉ，ｉ−１を、隣接するフローティングフィールドリングの各対における外側のフローティングフィールドリングのリング番号ｉの関数として示す。第２の実施形態が第１の実施形態と異なる点は、第１のゾーン（距離ｄ１，０およびリング間の間隔ｄ２，１〜ｄ６，５を含む）から第２のゾーン（リング間の間隔ｄ７，６〜ｄ２２，２１を含む）への移行を定める増分Δ６が、負であり、
−１０・Δｚｏｎｅ２＜Δｊ＜−２・Δｚｏｎｅ２・ （ｊ＝６）
となる点のみである。
第２の実施形態の残りの特徴は、比較例および第１の実施形態について先に述べたものと同一であり、上記説明を参照する。
上記実施形態を、以下の請求項において定められる本発明の範囲から逸脱することなく変形可能であることは、当業者にとって明らかであろう。
上記実施形態では、パワー半導体装置はｐｉｎダイオードであると説明した。しかしながら、本発明のパワー半導体装置は、ＦＦＲ終端を使用する、パワーＭＯＳＦＥＴまたはＭＩＳＦＩＴ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）、サイリスタデバイスまたはショットキーダイオードといった、他の任意のパワー半導体装置であってもよい。主ｐｎ接合は、横方向において最も内側のフローティングフィールドリングに最も近い、アクティブ領域ＡＲ内の任意のｐｎ接合であればよい。
なお、本明細書において、「ウエハ」という用語は、半導体材料からなる任意の薄板を意味し、チップまたはダイという意味を含む。本特許出願の意味におけるウエハは、円形または矩形等の任意の形状を有し得る。また、上記実施形態において、ウエハＷは、炭化シリコン（ＳｉＣ）ウエハまたは窒化アルミニウムガリウム（ＡｌＧａＮ）ウエハ等の、シリコン（Ｓｉ）ウエハまたは任意のＩＩＩ−Ｖ属化合物半導体のウエハを含む、任意の半導体ウエハであればよい。また、ウエハＷの材料は、異なる半導体材料の任意の組み合わせを含み得る。
上記第１および第２の実施形態において、フローティングフィールドリングの総数ｎは、ｎ＝２２であった。しかしながら、フローティングフィールドリングの総数は、１０以上の任意の数ｎであればよい。また、上記第１および第２の実施形態において、第１のゾーンは距離ｄ１，０およびリング間の間隔ｄ２，１〜ｄ６，５を含み、第２のゾーンはリング間の間隔ｄ７，６〜ｄ２２，２１を含む。しかしながら、第１および第２の実施形態の変形において、第１のゾーンは距離ｄ１，０およびリング間の間隔ｄ２，１〜ｄｌ−１，ｌ−２を含み得るものであり、第２のゾーンはリング間の間隔ｄｌ，ｌ−１〜ｄｎ，ｎ−１を含み得るものである。ここで、ｌは、３以上ｎ／２以下の任意の整数であればよい。例示として、ｌは、４以上ｎ／２以下の整数であってもよい。第１のゾーンが距離ｄ１，０およびリング間の間隔ｄ２，１〜ｄｌ−１，ｌ−２を含み第２のゾーンがリング間の間隔ｄｌ，ｌ−１〜ｄｎ，ｎ−１を含むある実施形態において、増分Δｌ−１は、第１のゾーンから第２のゾーンへの移行を定める。
上記実施形態において、Δｚｏｎｅ１は０μｍであると説明した。しかしながら、本発明の目的は、その絶対値がΔｚｏｎｅ２よりも大幅に小さい限り、Δｚｏｎｅ１が０μｍとは異なっていても達成される。具体的には、本発明の目的は、それでもなお、以下の不等式
−Δｚｏｎｅ２／２＜Δｚｏｎｅ１＜Δｚｏｎｅ２／２
が満たされる限り、達成される。
本発明のパワー半導体装置において横方向の幅ｗｒはすべてのフローティングフィールドリングにおいて同一であると説明した。しかしながら、たとえば製造公差による比較的小さな誤差が発生する可能性はあるであろう。例示的な実施形態において、１からｎの範囲の任意の整数をｉとすると（ｎはＦＦＲ終端におけるフローティングフィールドリングの総数）、ｉ番目のフローティングフィールドリングの横方向の幅ｗｉは、定数ｗｒと、２０％未満、例示として１５％未満、異なっていてもよい。
なお、「含む（comprising）」という用語は他の要素またはステップを除外するものではなく、不定冠詞「ａ」または「ａｎ」は複数を除外しない。また、異なる実施形態に関して説明した要素を組み合わせてもよい。
参照符号のリスト
１ パワー半導体装置
２ 第１の主面
３ 第２の主面
４ （ｐ型）アノード層
５ （ｎ型）ドリフト層
６ （ｎ＋型）基板層
７ アノード電極
８ カソード電極
１１ 主ｐｎ接合
ＡＲ アクティブ領域
ＴＲ 終端領域
Ｗ ウエハ

Claims (13)

  1. パワー半導体装置であって、
    ウエハ（Ｗ）を備え、前記ウエハ（Ｗ）は、アクティブ領域（ＡＲ）と、前記アクティブ領域（ＡＲ）を側方から包囲する終端領域（ＴＲ）とを有し、主ｐｎ接合（１１）が前記アクティブ領域（ＡＲ）に形成されており、
    前記終端領域（ＴＲ）に形成された複数のフローティングフィールドリングを備え、各フローティングフィールドリングは前記アクティブ領域（ＡＲ）を側方から包囲し、前記終端領域（ＴＲ）に形成されたフローティングフィールドリングの総数はｎであり、
    ｉ＝２からｉ＝ｎの範囲における任意の整数をｉとすると、前記主ｐｎ接合（１１）から横方向において前記主ｐｎ接合（１１）から遠ざかる方向に延びる直線に沿って前記フローティングフィールドリング（１０＿１〜１０＿ｎ）を数えた場合に、ｉ番目のフローティングフィールドリング（１０＿ｉ）と真隣の（ｉ−１）番目のフローティングフィールドリング（１０＿ｉ−１）との間の距離ｄｉ，ｉ−１は、以下の式
    によって与えられることを特徴とし、
    ｄ１，０は、前記主ｐｎ接合（１１）の真隣の、最も内側のフローティングフィールドリング（１０＿１）と、前記主ｐｎ接合（１１）との間の距離であり、
    Δｚｏｎｅ１−０．０５・Δｚｏｎｅ２＜Δｊ＜Δｚｏｎｅ１＋０．０５・Δｚｏｎｅ２ （ｊ＝１〜ｌ−２）、
    ｜Δｊ｜＜１０・Δｚｏｎｅ２・ （ｊ＝ｌ−１）、
    ０．９５・Δｚｏｎｅ２＜Δｊ＜１．０５・Δｚｏｎｅ２ （ｊ＝ｌ〜ｎ−１）、
    Δｚｏｎｅ２＞０．１μｍ、
    −Δｚｏｎｅ２／２＜Δｚｏｎｅ１＜Δｚｏｎｅ２／２、
    ｊおよびｌは整数であり、
    ３≦ｌ≦ｎ／２であり、
    ｎは１０以上であり、
    ２・Δｚｏｎｅ２＜｜Δｊ｜ （ｊ＝ｌ−１）
    であることを特徴とする、パワー半導体装置。
  2. −１０・Δｚｏｎｅ２＜Δｊ＜−２・Δｚｏｎｅ２・ （ｊ＝ｌ−１）である、請求項１に記載のパワー半導体装置。
  3. ２・Δｚｏｎｅ２＜Δｊ＜１０・Δｚｏｎｅ２・ （ｊ＝ｌ−１）である、請求項１に記載のパワー半導体装置。
  4. Δｚｏｎｅ１＝０μｍである、請求項１〜３のいずれか１項に記載のパワー半導体装置。
  5. Δｚｏｎｅ２＞０．２μｍである、請求項１〜４のいずれか１項に記載のパワー半導体装置。
  6. ４≦ｌ≦ｎ／２または５≦ｌ≦ｎ／２である、請求項１〜５のいずれか１項に記載のパワー半導体装置。
  7. １〜ｎの範囲における任意の自然数をｉとすると、前記主ｐｎ接合（１１）から前記ｉ番目のフローティングフィールドリング（１０＿ｉ）までの横方向の幅ｗｉは、定数ｗｒと、２０％未満異なる、または１５％未満異なる、請求項１〜６のいずれか１項に記載のパワー半導体装置。
  8. ０．５μｍ≦ｗｒ≦２０μｍ、または、１μｍ≦ｗｒ≦２０μｍである、請求項７に記載のパワー半導体装置。
  9. 前記ウエハ（Ｗ）は第１の主面（２）と前記第１の主面（２）の反対側の第２の主面（３）とを有し、
    前記ウエハ（Ｗ）は、前記ウエハ（Ｗ）の前記第１の主面（２）に隣接する第１導電型の半導体層（５）を含み、
    前記フローティングフィールドリング（１０＿１〜１０＿ｎ）は、前記半導体層（５）に形成されたリング形状の第１のウェル領域であり、前記第１のウェル領域は、第２導電型であり、それぞれ前記半導体層（５）と第１のｐｎ接合を形成し、
    前記アクティブ領域（ＡＲ）は前記半導体層（５）内の第２のウェル領域のエリアであり、前記第２のウェル領域（４）は、前記第２導電型であり、前記半導体層（５）と前記主ｐｎ接合（１１）を形成する、請求項１〜８のいずれか１項に記載のパワー半導体装置。
  10. 前記第１のウェル領域の第１の深さ（ｄｒ）は、すべてのフローティングフィールドリング（１０＿１〜１０＿ｎ）において同一である、請求項９に記載のパワー半導体装置。
  11. 前記第２のウェル領域の第２の深さは、前記第１のウェル領域の前記第１の深さ（ｄｒ）と同一である、請求項１０に記載のパワー半導体装置。
  12. １μｍ≦ｄ１，０≦１５μｍである、請求項１〜１１のいずれか１項に記載のパワー半導体装置。
  13. 前記フローティングフィールドリング（１０＿１〜１０＿ｎ）の総数ｎは、２０以上または３０以上である、請求項１〜１２のいずれか１項に記載のパワー半導体装置。
JP2019527880A 2016-11-24 2017-11-20 フローティングフィールドリング終端を有するパワー半導体装置 Active JP6816278B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16200438.6 2016-11-24
EP16200438 2016-11-24
PCT/EP2017/079812 WO2018095870A1 (en) 2016-11-24 2017-11-20 Power semiconductor device with floating field ring termination

Publications (2)

Publication Number Publication Date
JP2020500429A JP2020500429A (ja) 2020-01-09
JP6816278B2 true JP6816278B2 (ja) 2021-01-20

Family

ID=57394456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019527880A Active JP6816278B2 (ja) 2016-11-24 2017-11-20 フローティングフィールドリング終端を有するパワー半導体装置

Country Status (5)

Country Link
US (1) US10566463B2 (ja)
EP (1) EP3545557B1 (ja)
JP (1) JP6816278B2 (ja)
CN (1) CN109964319B (ja)
WO (1) WO2018095870A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993009B (zh) * 2019-12-17 2023-04-18 株洲中车时代半导体有限公司 一种功率器件结终端结构、制造方法及功率器件
CN112967931A (zh) * 2021-02-26 2021-06-15 西安微电子技术研究所 一种碳化硅肖特基二极管的终端结构及其设计方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075739A (en) 1990-01-02 1991-12-24 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant and floating field plates
JP2812093B2 (ja) * 1992-09-17 1998-10-15 株式会社日立製作所 プレーナ接合を有する半導体装置
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
EP2339613B1 (en) * 2009-12-22 2015-08-19 ABB Technology AG Power semiconductor device and method for producing same
CN102005475B (zh) * 2010-10-15 2012-07-25 无锡新洁能功率半导体有限公司 具有改进型终端的igbt及其制造方法
JP2014509453A (ja) * 2011-02-23 2014-04-17 アーベーベー・テヒノロギー・アーゲー パワー半導体デバイス
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
TWI497665B (zh) * 2013-10-16 2015-08-21 A silicon carbide power element with a terminal structure
WO2015090971A1 (en) * 2013-12-16 2015-06-25 Abb Technology Ag Edge termination for semiconductor devices and corresponding fabrication method
CN103746002B (zh) * 2013-12-17 2016-04-20 西安理工大学 一种台阶形沟槽-场限环复合终端结构
CN105932046B (zh) * 2016-06-01 2019-03-01 清华大学 面向碳化硅高压大功率器件的边缘结终端结构

Also Published As

Publication number Publication date
WO2018095870A1 (en) 2018-05-31
JP2020500429A (ja) 2020-01-09
EP3545557B1 (en) 2020-12-30
CN109964319A (zh) 2019-07-02
US10566463B2 (en) 2020-02-18
CN109964319B (zh) 2022-06-07
EP3545557A1 (en) 2019-10-02
US20190288124A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
JP6407920B2 (ja) 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス
JP5185228B2 (ja) 電力半導体デバイスのためのメサ終端構造とメサ終端構造をもつ電力半導体デバイスを形成するための方法
US9425265B2 (en) Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure
US20080083966A1 (en) Schottky barrier semiconductor device
KR101802410B1 (ko) SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
JP7389038B2 (ja) ショットキーダイオードのｍｏｓｆｅｔとの集積化
KR20100128303A (ko) 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법
JP4488935B2 (ja) 高耐圧半導体装置
JP6816278B2 (ja) フローティングフィールドリング終端を有するパワー半導体装置
US20220139906A1 (en) Concept for silicon for carbide power devices
CN105226104B (zh) 一种碳化硅肖特基二极管及其制备方法
JP6709425B2 (ja) 半導体装置
US20160284872A1 (en) Schottky diode
US20160126308A1 (en) Super-junction edge termination for power devices
JP6609283B2 (ja) 炭化珪素半導体装置
Cho et al. Epitaxial Junction Termination Extension (Epi-JTE) for SiC Power Devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200828

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200828

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201223

R150 Certificate of patent or registration of utility model

Ref document number: 6816278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350