CN105210200B - 用于制造光电子半导体芯片的方法 - Google Patents
用于制造光电子半导体芯片的方法 Download PDFInfo
- Publication number
- CN105210200B CN105210200B CN201480027683.8A CN201480027683A CN105210200B CN 105210200 B CN105210200 B CN 105210200B CN 201480027683 A CN201480027683 A CN 201480027683A CN 105210200 B CN105210200 B CN 105210200B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- sequence
- functional layer
- sacrifice layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 239000002346 layers by function Substances 0.000 claims abstract description 68
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 230000008021 deposition Effects 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000010008 shearing Methods 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 4
- 238000003754 machining Methods 0.000 description 10
- 206010040844 Skin exfoliation Diseases 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 230000035618 desquamation Effects 0.000 description 6
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 3
- 230000032798 delamination Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- 229910021502 aluminium hydroxide Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Weting (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
一种用于制造光电子半导体芯片的方法，所述方法包括：用于提供衬底的步骤、用于沉积牺牲层的步骤、用于沉积功能性的半导体层序列的步骤、用于横向结构化功能性的半导体层序列的步骤和用于在湿热氧化工艺中氧化牺牲层的步骤。
Description
技术领域
提出一种用于制造光电子半导体芯片的方法。
发明内容
目的在于：提出一种用于制造光电子半导体芯片的改进的方法。
为了制造光电子半导体芯片，可行的是：使半导体层序列外延地在衬底上生长。为了制造所谓的薄膜芯片，还可行的是：外延生长的半导体层结构在外延生长之后键合到载体上并且移除衬底。衬底的移除例如能够通过打薄磨削和随后的湿法刻蚀来进行。然而，在此失去衬底并且不能够再次使用。
根据用于制造光电子半导体芯片的方法的至少一个实施方式，所述方法包括用于提供衬底的步骤、用于沉积牺牲层的步骤、用于沉积功能性的半导体层序列的步骤、用于将功能性的半导体层序列横向结构化的步骤和用于在湿热氧化工艺中氧化牺牲层的步骤。有利地，氧化牺牲层实现将功能性的半导体层序列从衬底剥离。这有利地实现功能性的半导体层序列和衬底的分离，对此不必破坏衬底。通过横向结构化功能性的半导体层序列，有利地简化了牺牲层的氧化。横向结构化功能性的半导体层序列实现大面积且均匀地氧化牺牲层。
在此处所描述的方法中尤其可行的是：不进行刻蚀来分离功能性的半导体层序列和衬底。这就是说：牺牲层被氧化并且不被刻蚀。尤其可行的是：除此之外也不进行刻蚀来分离功能性的半导体层序列和衬底。由此可行的是：衬底在分离时几乎不或完全不被损坏。衬底的剥离能够纯机械地进行，而不使用刻蚀溶液。
在所述方法的一个实施方式中，牺牲层具有AlAs。有利地，因此在氧化牺牲层期间能够在牺牲层的区域中引起脱层，通过所述脱层将功能性的半导体层序列从衬底剥离。
在所述方法的一个实施方式中，牺牲层具有AlxGa1-xAs。在此，铝与镓的比大于80比20，优选大于93比7。因此有利的是，在氧化牺牲层时能够在牺牲层的区域中形成多孔的层，所述多孔的层简化功能性的半导体层序列与衬底的分离。
在一个实施方式中，在氧化牺牲层期间形成AlOxHy。有利地，在氧化牺牲层期间所形成的材料随后能够借助于刻蚀溶液移除，以便将功能性的半导体层序列从衬底剥离。
在所述方法的一个实施方式中，在氧化牺牲层之后，执行另一个步骤以将功能性的半导体层序列与衬底分开。有利地，这实现衬底随后的再次使用，由此可成本适宜地且节约资源地执行所述方法。
在所述方法的一个实施方式中，将功能性的半导体层序列与衬底分开包括借助于刻蚀溶液移除在氧化牺牲层时形成的氧化物。有利地，这实现简单且在机械上保护性地将功能性的半导体层序列从衬底剥离。
在所述方法的一个实施方式中，使用具有氢氟酸的刻蚀溶液。有利地，氢氟酸已证实对于移除氧化的牺牲层是尤其有效的。
在所述方法的一个实施方式中，在将功能性的半导体层序列和衬底分开期间将剪力施加到功能性的半导体层序列上。由此有利地辅助功能性的半导体层序列和衬底的分离。
在所述方法的一个实施方式中，衬底随后再次被使用。有利地，所述方法由此可成本适宜地且节约资源地执行。
在所述方法的一个实施方式中，横向的结构化包括将沟槽布设在功能性的半导体层序列中。有利地，通过将沟槽布设在功能性的半导体层序列中实现用于氧化牺牲层的作用点。在此，刻蚀溶液例如能够穿过沟槽前进至牺牲层。通过横向结构保证牺牲层在其整个面上均匀且可靠地氧化。
在所述方法的一个实施方式中，该方法包括另一个将功能性的半导体层序列键合到载体上的步骤。有利地，载体在移除衬底之后能够用于机械地稳定功能性的半导体层序列。此外，在载体上能够设置用于电接触功能性的半导体层序列的电接触部。
在所述方法的一个实施方式中，在氧化牺牲层之前将功能性的半导体层序列键合到载体上。有利地，半导体层结构在氧化期间由此具有高的机械稳定性。此外，在氧化牺牲层期间由于载体和功能性的半导体层序列的不同的热膨胀会引起压应力的构建，所述压应力辅助功能性的半导体层序列和衬底的分离。
在所述方法的另一个实施方式中，在氧化牺牲层之后将功能性的半导体层序列键合到载体上。有利地，刻蚀介质在氧化牺牲层之后因此能够尤其有效地前进至牺牲层。
在所述方法的一个实施方式中，载体具有硅或锗。有利地，这实现载体的成本适宜的制造。
在所述方法的一个实施方式中，衬底具有GaAs。有利地，功能性的半导体层序列因此例如能够基于材料体系InGaAlP。
附图说明
本发明的在上文中所描述的特性、特征和优点以及如何实现其的方式方法结合当前对实施例的描述在理解上变得更加清楚和明确，所述实施例结合附图详细阐明。在此分别以示意的剖面图示出：
图1示出衬底与设置在其上的缓冲层；
图2示出衬底与设置在缓冲层上的牺牲层；
图3示出衬底与沉积在牺牲层上的功能性的半导体层序列；
图4示出在横向结构化之后的功能性的半导体层序列；
图5示出在氧化牺牲层之后的衬底与功能性的半导体层序列；
图6示出衬底与功能性的半导体层序列以及键合到功能性的半导体层序列上的载体；
图7示出在从衬底剥离之后的功能性的半导体层序列；
图8示出在横向结构化之后的功能性的半导体层序列与键合到功能性的半导体层序列上的载体；
图9示出在氧化牺牲层之后的功能性的半导体层序列与载体；以及
图10示出在从衬底剥离之后的功能性的半导体层序列。
具体实施方式
图1示出衬底100的示意剖面图。衬底100例如能够以半导体晶片(晶圆)的形式存在。衬底100例如能够具有砷化镓(GaAs)。
在衬底100的上侧上设置有缓冲层110。缓冲层110例如能够具有与衬底100相同的材料。缓冲层110能够外延地沉积在衬底100的上侧上。
图2示出在时间上跟随着图1的视图的加工状态下的衬底100的另一个示意剖面图。在缓冲层110的背离衬底100的上侧上设置有牺牲层120。牺牲层120例如能够通过外延生长来施加。
牺牲层120具有砷化镓铝(AlxGa1-xAs)。在此，铝(Al)的份额x相对于镓(Ga)的份额1-x是尽可能高的。优选地，铝份额x超过80％。尤其优选地，铝含量x超过93％。牺牲层120也能够具有没有镓份额的砷化铝(AlAs)。牺牲层120沿着生长方向例如能够具有30nm和300nm之间的厚度。但是，牺牲层120也能够具有更小的或者更大的厚度。
图3示出在时间上跟随着图2的视图的加工状态下的衬底100和设置在衬底100之上的层的另一个示意剖面图。在牺牲层120的背离缓冲层110的上侧之上布设功能性的半导体层序列130。功能性的半导体层序列130例如能够通过外延生长来施加。功能性的半导体层序列130例如能够基于InGaAlP材料体系。
功能性的半导体层序列130形成发光二极管结构。功能性的半导体层序列130包括沿着生长方向相继的第一掺杂层140、有源层150和第二掺杂层160。第一掺杂层140要么是p型掺杂的要么是n型掺杂的。第二掺杂层160具有相对于第一掺杂层140相反的掺杂，也就是说，要么n型掺杂的要么是p型掺杂的。有源层150设置用于产生电磁辐射并且例如能够具有一个或多个量子膜。
图4示出在时间上跟随着图3的视图的加工状态下的设置在衬底100之上的半导体层结构的另一个示意剖面图。半导体层结构在台面刻蚀工艺中被横向结构化。在此，布设沟槽170的网格状的体系。沟槽170自功能性的半导体层序列130的背离衬底100的上侧起，逆着生长方向延伸穿过半导体层结构。沟槽170在此将功能性的半导体层序列130和牺牲层120完全分开并且终止在缓冲层110中，所述缓冲层用作为刻蚀停止层。沟槽170例如能够通过各向异性干法刻蚀工艺、例如离子刻蚀工艺来布设。
沟槽170的体系将半导体层结构沿横向方向划分为优选矩形形状或方形形状的各个横向部段。在随后的加工步骤中从每个这种横向部段中形成各一个半导体芯片。半导体层结构的设置在相邻的沟槽170之间的横向部段沿横向方向具有特征性的芯片尺寸171。芯片尺寸171例如能够为300μm×300μm。
图5示出在时间上跟随着图4的视图的加工状态下的在衬底100之上构成的半导体层结构的另一个示意剖面图。牺牲层120在湿热氧化工艺中氧化成氧化的牺牲层125。
湿热氧化工艺例如能够在300℃和500℃之间的温度下执行。优选地,湿热氧化工艺在350℃和480℃之间的温度下执行。
在湿热氧化工艺期间，湿的氧化介质引导经过设置在衬底100之上的半导体层结构。湿的氧化介质例如能够包括经由蒸发器(Evaporator)输送的水(H2O)的6ml/min的流和氮气(N2)的4sl/min的流。
氧化介质能够穿过沟槽170前进至牺牲层120并且将该牺牲层氧化成氧化的牺牲层125。朝半导体层结构的上侧敞开的沟槽170允许不受阻碍地输送和输出湿的氧化介质，由此可实现高的氧化速率和短的所需要的氧化持续时间。通过沟槽170的沿着半导体层结构的横向方向的规则的网格，确保牺牲层120在设置在衬底100之上的半导体层结构的整个横向区域之上的均匀的氧化。
图6示出在时间上跟随着图5的视图的加工状态下的在衬底100之上构成的半导体层结构的另一个示意剖面图。功能性的半导体层序列130的背离衬底100的上侧键合到载体180上。载体180例如能够具有硅或锗。载体180例如能够具有晶圆的形式。
图7示出在时间上跟随着图6的视图的加工状态下的衬底100和与载体180连接的功能性的半导体层序列130的另一个示意剖面图。功能性的半导体层序列130已从衬底100剥离。功能性的半导体层序列130和衬底110在氧化的牺牲层125的区域中彼此分离。
如果牺牲层120已具有砷化镓铝(AlGaAs)，那么在将牺牲层120氧化成氧化的牺牲层125期间能够形成多孔的氢氧化铝(AlOxHy)。随后，氧化的牺牲层125能够借助于刻蚀溶液、例如具有氢氟酸(HF)的刻蚀溶液来移除。由此，功能性的半导体层序列130从缓冲层110和衬底100脱离。为了辅助将功能性的半导体层序列130从衬底100处剥离，能够附加地将剪力施加到功能性的半导体层序列130上。
如果牺牲层120已具有没有镓份额的砷化铝(AlAs)，那么在将牺牲层120氧化成氧化的牺牲层125时直接导致功能性的半导体层序列130从缓冲层120和衬底100脱开。这种脱开又能够通过相对于衬底100将剪力施加到功能性的半导体层序列130上而受到辅助。
衬底100能够在剥离功能性的半导体层序列130之后被清洁、冲洗和随后重新用于执行根据图1至7所阐述的制造方法。这有利地引起在执行所述方法时的成本节约。
通过沿着设置在功能性的半导体层序列130中的沟槽170分割与功能性的半导体层序列130连接的载体180和通过其它的加工步骤，能够由功能性的半导体层序列130和载体180制造多个光电子半导体芯片10。光电子半导体芯片10例如能够是发光二极管芯片(LED芯片)。
图8示出在时间上跟随着图4的视图的加工状态下的、在根据上文中所阐述的制造方法的一个变型形式的过程控制中的衬底100和在衬底100之上构成的半导体层结构的另一个示意剖面图。根据图1至4所阐述的加工步骤在该变型形式中相同地执行。半导体层结构的对应于图1至7的视图中的元件的元件在下面阐述的附图中设有与在上述附图中相同的附图标记。
功能性的半导体层序列130的背离衬底100的上侧从图4的加工状态起通过键合工艺与载体180连接。之前在功能性的半导体层序列130和牺牲层120中布设的沟槽170现在形成通道175，所述通道沿着横向方向朝半导体层结构的侧边缘敞开，然而向上和向下通过载体180和衬底100或缓冲层110限界。
图9示出在时间上跟随着图8的视图的加工状态下的半导体层结构与衬底100和载体180的另一个示意剖面图。借助于湿热氧化工艺将牺牲层120氧化成氧化的牺牲层125。牺牲层120的氧化能够如根据图5所描述的那样进行。在此所使用的氧化介质在氧化牺牲层120期间流动穿过半导体层结构中的通道175并且能够由此侵蚀牺牲层120并且将其氧化成氧化的牺牲层125。
图10示出在时间上跟随着图9的视图的加工状态下的载体180与功能性的半导体层序列130以及衬底100的另一个示意剖面图。功能性的半导体层序列130已经从衬底100和设置在衬底100上的缓冲层110处剥离。
功能性的半导体层序列130从衬底100和缓冲层110的剥离在氧化的牺牲层125的区域中进行，并且能够如根据图7所描述的那样，在相对于衬底100将剪力施加到功能性的半导体层序列130上的条件下和/或通过借助于刻蚀溶液移除氧化的牺牲层125来进行。
如果载体180具有硅，那么在将牺牲层120氧化成氧化的牺牲层125期间由于不同的热膨胀系数能够引起在功能性的半导体层序列130中构建压应力。由此，在将牺牲层120氧化成氧化的牺牲层125期间能够在氧化的牺牲层125的区域中构建压应力，所述压应力在氧化的牺牲层125的区域中辅助将功能性的半导体层序列130从衬底100剥离。
在下面的其它加工步骤中，能够由功能性的半导体层序列130和载体180制造多个光电子半导体芯片10。衬底100为了进一步执行所描述的方法能够被再次使用。
根据所描述的方法制造的光电子半导体芯片10的半导体层结构除了在示意图中示出层之外还能够包括另外的层。特别地，在衬底100和缓冲层110之间、在缓冲层110和牺牲层120之间、在牺牲层120和功能性的半导体层序列130之间并且在功能性的半导体层序列130之上还能够设有另外的层。功能性的半导体层序列130能够包括比所示出的层140、150、160更多的层。
在牺牲层120和功能性的半导体层序列130之间例如能够设有标记层。标记层例如能够具有GaAs。在用于产生沟槽170的台面刻蚀工艺期间(图4)，标记层能够用作为指示器，所述指示器显示出即将达到牺牲层120进而显示出很快达到所需要的刻蚀深度。
本发明根据优选的实施例来详细解释和描述。尽管如此，本发明不局限于所公开的实例。更确切地说，本领域技术人员能够从中推导出其它的变型形式，而不脱离本发明的保护范围。
本申请要求德国专利申请102013105035.2的优先权，其公开内容通过参考并入本文。
附图标记列表
10 光电子半导体芯片
100 衬底
110 缓冲层
120 牺牲层
125 氧化的牺牲层
130 功能性的半导体层序列
140 第一掺杂层
150 有源层
160 第二掺杂层
170 沟槽
171 芯片大小
175 通道
180 载体
Claims (18)
1.一种用于制造光电子半导体芯片(10)的方法，所述方法具有如下步骤：
-提供衬底(100)；
-沉积缓冲层(110)；
-沉积牺牲层(120)；
-沉积功能性的半导体层序列(130)；
-将所述功能性的半导体层序列(130)横向结构化，其中所述横向结构化包括将沟槽(170)布设在所述功能性的半导体层序列(130)中，其中所述沟槽(170)将所述功能性的半导体层序列(130)和所述牺牲层(120)完全分开并且终止在所述缓冲层(110)中，所述缓冲层用作为刻蚀停止层；
-在湿热氧化工艺中氧化所述牺牲层(120)。
2.根据权利要求1所述的方法，其中
-所述衬底(100)具有GaAs或由GaAs构成，
-所述牺牲层(120)具有AlxGa1-xAs或由其构成，其中铝与镓之比大于80比20，以及
-在氧化所述牺牲层(120)期间形成AlOxHy。
3.根据权利要求2所述的方法，其中
-所述铝与镓之比大于93比7。
4.根据权利要求1至3中任一项所述的方法，
其中所述牺牲层(120)具有AlAs或者由其构成。
5.根据权利要求1至3中任一项所述的方法，
其中所述牺牲层(120)具有AlxGa1-xAs或由其构成，
其中铝与镓之比大于80比20。
6.根据权利要求5所述的方法，
其中所述铝与镓之比大于93比7。
7.根据权利要求1至3中任一项所述的方法，
其中在氧化所述牺牲层(120)期间形成AlOxHy。
8.根据权利要求1至3中任一项所述的方法，
其中在氧化所述牺牲层(120)之后，执行如下另外的步骤：
-将所述功能性的半导体层序列(130)与所述衬底(100)分开。
9.根据权利要求8所述的方法，
其中将所述功能性的半导体层序列(130)与所述衬底(100)分开包括借助于刻蚀溶液移除在氧化所述牺牲层(120)时形成的氧化物(125)。
10.根据权利要求8所述的方法，
其中使用具有氢氟酸的刻蚀溶液。
11.根据权利要求8所述的方法，
其中在将所述功能性的半导体层序列(130)与所述衬底(100)分开期间将剪力施加到所述功能性的半导体层序列(130)上。
12.根据权利要求1至3中任一项所述的方法，
其中再次使用所述衬底(100)。
13.根据权利要求1至3中任一项所述的方法，
其中所述功能性的半导体层序列(130)与所述衬底(100)的分开是没有刻蚀的并且纯机械地进行。
14.根据权利要求1至3中任一项所述的方法，
其中执行下述另外的步骤：
-将所述功能性的半导体层序列(130)键合到载体(180)上。
15.根据权利要求14所述的方法，
其中在氧化所述牺牲层(120)之前将所述功能性的半导体层序列(130)键合到所述载体(180)上。
16.根据权利要求14所述的方法，
其中在氧化所述牺牲层(120)之后将所述功能性的半导体层序列(130)键合到所述载体(180)上。
17.根据权利要求14所述的方法，
其中所述载体(180)具有硅或锗。
18.根据权利要求1至3中任一项所述的方法，
其中所述衬底(100)具有GaAs或由GaAs构成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102013105035.2A DE102013105035A1 (de) | 2013-05-16 | 2013-05-16 | Verfahren zum Herstellen eines optoelektronischen Halbleiterchips |
| DE102013105035.2 | 2013-05-16 | ||
| PCT/EP2014/059840 WO2014184240A1 (de) | 2013-05-16 | 2014-05-14 | Verfahren zum herstellen eines optoelektronischen halbleiterchips |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105210200A CN105210200A (zh) | 2015-12-30 |
| CN105210200B true CN105210200B (zh) | 2018-01-02 |
Family
ID=50733060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480027683.8A Active CN105210200B (zh) | 2013-05-16 | 2014-05-14 | 用于制造光电子半导体芯片的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9799801B2 (zh) |
| JP (1) | JP6218933B2 (zh) |
| KR (1) | KR102262228B1 (zh) |
| CN (1) | CN105210200B (zh) |
| DE (2) | DE102013105035A1 (zh) |
| WO (1) | WO2014184240A1 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014115253A1 (de) * | 2014-10-20 | 2016-04-21 | Osram Opto Semiconductors Gmbh | Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung |
| US10062803B2 (en) * | 2016-03-29 | 2018-08-28 | X Development Llc | Micro-size devices formed by etch of sacrificial epitaxial layers |
| KR101889352B1 (ko) | 2016-09-13 | 2018-08-20 | 한국과학기술연구원 | 변형된 저마늄을 포함하는 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 |
| FR3061357B1 (fr) * | 2016-12-27 | 2019-05-24 | Aledia | Procede de realisation d’un dispositif optoelectronique comportant une etape de gravure de la face arriere du substrat de croissance |
| DE102017103041B4 (de) | 2017-02-15 | 2023-12-14 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement |
| DE102017125276A1 (de) * | 2017-10-27 | 2019-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip |
| CN108807324B (zh) * | 2018-06-11 | 2020-06-23 | 中国电子科技集团公司第十三研究所 | 微同轴结构的制备方法及微同轴结构 |
| DE102019108701A1 (de) * | 2019-04-03 | 2020-10-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen |
| DE102021128546A1 (de) * | 2021-11-03 | 2023-05-04 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442852B1 (ko) | 1997-09-12 | 2004-09-18 | 삼성전자주식회사 | 트렌치 소자분리 영역 형성방법 |
| US6320206B1 (en) * | 1999-02-05 | 2001-11-20 | Lumileds Lighting, U.S., Llc | Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks |
| US6280523B1 (en) | 1999-02-05 | 2001-08-28 | Lumileds Lighting, U.S., Llc | Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting |
| JP3923733B2 (ja) | 2001-01-29 | 2007-06-06 | 東芝マイクロエレクトロニクス株式会社 | 透過型電子顕微鏡の試料作製方法 |
| KR100755656B1 (ko) | 2006-08-11 | 2007-09-04 | 삼성전기주식회사 | 질화물계 반도체 발광소자의 제조방법 |
| JP5171016B2 (ja) | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ |
| JP2009094144A (ja) | 2007-10-04 | 2009-04-30 | Canon Inc | 発光素子の製造方法 |
| KR101018244B1 (ko) * | 2008-11-05 | 2011-03-03 | 삼성엘이디 주식회사 | 질화물계 반도체 발광소자의 제조방법 |
| TWI411129B (zh) * | 2009-12-31 | 2013-10-01 | Epistar Corp | 發光二極體的形成方法 |
| KR100993077B1 (ko) * | 2010-02-17 | 2010-11-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법, 발광소자 패키지 |
| US9455242B2 (en) * | 2010-09-06 | 2016-09-27 | Epistar Corporation | Semiconductor optoelectronic device |
| JP2012195407A (ja) * | 2011-03-16 | 2012-10-11 | Stanley Electric Co Ltd | 半導体発光素子の製造方法 |
| DE102011015725B4 (de) * | 2011-03-31 | 2022-10-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Vereinzeln eines Bauelementverbunds |
| KR101235239B1 (ko) | 2011-05-20 | 2013-02-21 | 서울대학교산학협력단 | 반도체 박막 구조 및 그 형성 방법 |
| JP5770542B2 (ja) | 2011-06-14 | 2015-08-26 | キヤノン・コンポーネンツ株式会社 | 半導体装置の製造方法 |
-
2013
- 2013-05-16 DE DE102013105035.2A patent/DE102013105035A1/de not_active Withdrawn
-
2014
- 2014-05-14 JP JP2016513348A patent/JP6218933B2/ja active Active
- 2014-05-14 US US14/891,658 patent/US9799801B2/en active Active
- 2014-05-14 WO PCT/EP2014/059840 patent/WO2014184240A1/de active Application Filing
- 2014-05-14 KR KR1020157032335A patent/KR102262228B1/ko active IP Right Grant
- 2014-05-14 DE DE112014002434.1T patent/DE112014002434B4/de active Active
- 2014-05-14 CN CN201480027683.8A patent/CN105210200B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE112014002434A5 (de) | 2016-02-18 |
| KR20160009554A (ko) | 2016-01-26 |
| CN105210200A (zh) | 2015-12-30 |
| KR102262228B1 (ko) | 2021-06-09 |
| JP2016522992A (ja) | 2016-08-04 |
| DE102013105035A1 (de) | 2014-11-20 |
| US20160104819A1 (en) | 2016-04-14 |
| DE112014002434B4 (de) | 2022-01-05 |
| US9799801B2 (en) | 2017-10-24 |
| WO2014184240A1 (de) | 2014-11-20 |
| JP6218933B2 (ja) | 2017-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105210200B (zh) | 用于制造光电子半导体芯片的方法 | |
| JP5819923B2 (ja) | 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子 | |
| TW201225171A (en) | Method of manufacturing a semiconductor device | |
| US9570351B2 (en) | Reusable semiconductor substrates | |
| JP6234787B2 (ja) | 基板再生方法及び再生基板 | |
| US8969175B2 (en) | Method for producing singulated semiconductor devices | |
| US10062803B2 (en) | Micro-size devices formed by etch of sacrificial epitaxial layers | |
| JP2010147164A (ja) | 半導体素子の製造方法 | |
| KR20120083307A (ko) | 화합물 반도체 결정의 제조 방법, 전자 디바이스의 제조 방법, 및 반도체 기판 | |
| US20140322899A1 (en) | Substrate recycling method | |
| US9287366B2 (en) | III nitride semiconductor device and method of producing the same | |
| KR101354491B1 (ko) | 고효율 발광다이오드 제조방법 | |
| CN102569551B (zh) | 具蚀刻停止层的磊晶结构及其制造方法 | |
| TWI474507B (zh) | 固態發光元件之製作方法 | |
| KR101001782B1 (ko) | 반도체소자를 기판으로부터 분리하는 방법 | |
| KR20050104151A (ko) | 질화물계 반도체 발광다이오드 및 그의 제조방법 | |
| JP2009105450A (ja) | 積層体 | |
| JP2005019590A (ja) | 半導体装置の製造方法 | |
| KR101001773B1 (ko) | 반도체 영역의 선택적 식각방법 | |
| KR102665386B1 (ko) | GaAs 재질의 단결정 층을 제조하는 방법 및 GaAs 재질의 단결정 층의 에피택셜 성장을 위한 기판 | |
| KR101984934B1 (ko) | 기판 재생 방법 및 재생 기판 | |
| US10453989B2 (en) | Method for producing a plurality of semiconductor chips and semiconductor chip | |
| JP5201229B2 (ja) | 半導体素子の製造方法 | |
| KR100889978B1 (ko) | 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법 | |
| JP2014150248A (ja) | 素子形成用基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |